JPS6246547A - 配線パタ−ンの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 崖１上Ω■朋斑団 この発明は、半導体装置における配線パターンの形成方
法に係り、特に少なくとも２種類の導体層からなる配線
パターンの形成方法に関する。

ｌ米皇肢術 半導体装置において、例えばシリコンからなる半導体基
板にアルミニウムからなる配線パターンを形成するもの
が最も多い。

ところで、前記アルミニウムをシリコン基板にオーミッ
クコンタクトさせるため熱処理してＡｌ−３ｉ共晶屓を
得るが、その際シリコン基板へのＡＩスパイク現象が生
じることがある。このＡＩスパイク現象は、デバイスの
ショートにつながるため、従来一般に、アルミニウムの
下側に高融点金属等の薄膜を介在させて前記ＡＩスパイ
ク現象を防止するようにしている。

このように、従来では、配線パターンを少なくとも２種
類の導体層構造にする必要があった。

■　＜”しよ゛と　る□　占 上記した２種類の導体層構造等の配線パターンを形成す
る場合において、２種類の導体層は２回のエツチング工
程を必要とすることになる。この場合、例えば上側の導
体層上にレジストをパターン付けし、このレジストをマ
スクとして上側の導体層をエツチングし、その後、上側
の導体層をマスクとして下側の導体層をエツチングする
ようにしている。しかしながら、前記上側の導体層のエ
ツチング時に、上側の導体層が徐々にエツチングされ、
下側の導体層が現れてきたときに、上側の導体層の上縁
角部に、あたかもねずみに噛まれたようないわゆるマウ
スニップ現象が生じる。このマウスニップ現象の発生原
因は、現段階においてまだ真相は分かっていないが、当
該マウスニップ現象の生じた配線パターンは、経時変化
により断線を引き起こすおそれがあると共に、外観面で
の製品価値を損う結果になる。

この発明は上記事情に着目して創案されたもので、いわ
ゆるマウスニップ現象を無くして再現性の良い配線パタ
ーンの形成方法を提供することを目的としている。

ロ　占　”るための 上記目的を達成するため、この発明では、上側の導体層
のエツチングを２回に分けた。しかも１回目と２回目の
エツチングの間に当該エツチングのマスクとなるレジス
トを熱変化させる工程を行うようにした。

即ち、１回目のエツチング時には、上側の導体層の途中
深さまでつまり下側の導体層が現れる前まで上側の導体
層をエツチングするようにした。

この後、マスクであるレジストを熱変化させ、前記途中
までエツチングして残った上側め導体層の上縁角部を前
記レジストで覆った。次いで、このレジストをマスクと
して前記上側の導体層の２回目のエツチングを行うよう
にした。

旦 １回目のエツチング時には、上側の導体層の途中深さま
でしかエツチングしないから、この時点ではいわゆるマ
ウスニップ現象が生じない。また、２回目のエツチング
を行う前に上側の導体層の上縁角部をレジストで覆わせ
たから、２回目のエツチング時において、上側の導体層
を最後までつまり下側の導体層が現れるまでエツチング
しても、上側の導体層にマウスニップ現象が発生するの
を前記レジストが防止することとなる。

実罷±　　　　　　　　　　　　　　　　４第１図はこ
の発明の一実施例を示す工程説明図である。同図を参照
して以下説明する。

第１図において、１０は例えばシリコンからなる半導体
基板、２０．２１は例えばエミッタ領域およびベース領
域からなるデバイス、３０は例えばシリコン酸化膜から
なる表面保護膜であり、この実施例では、前記エミッタ
領域２０およびベース領域２１に接続する配線パターン
を形成する場合とする。

■　そこで、表面保護膜３０の上全面に、例えばＴｔ−
Ｗ等の高融点金属層を蒸着法等により被着して、下側の
導体層４０を形成する（第１図（ａｌ参照）。

なお、下側の導体層４０はポリシリコンであってもよい
。

■　前記下側の導体層４０の上全面に、例えばアルミニ
ウム等を蒸着法等で被着して、上側の導体層５０を形成
する（第１図（ｂｌ参照）。

■　前記上側の導体層５０の上にレジスト６０をスピン
オン塗布して、このレジスト６０をホトリソグラフィ法
等でパターニングする（第１図（Ｃ）参照）。

■　前記レジスト６０をマスクとして上側の導体層５０
を、例えば等方性のウェットエツチング法によりエツチ
ングする。但し、ここでは、上側の導体層５０のエツチ
ング量は、上側の導体層５０の途中深さまで具体的には
総膜厚の約半分位までとする（第１図（ｄｌ参照）。

■　上記■までの工程を終えた半導体基板１０を例えば
約１７０℃で３０秒間位熱処理する。これにより、前記
レジスト６０が、熱変化し全体的に垂れてきて上側の導
体層５０の上縁角部５１を覆うようになる（第１図（ｅ
）参照）。

■　前記熱変化したレジスト６０をマスクとして上記■
工程と同様に、残余の上側の導体Ｊ’５ｉ５０を最後ま
でつまり下側の導体層４０が現れるまでエツチングする
（第１図（ｆ）参照）。

■　前記レジスト６０を除去してから、バターニングさ
れた上側の導体層５０をマスクとして下側の導体層４０
を一度でエツチングすることにより、２層の導体層４０
．５０からなる配線パターンを得る（第１図（ｇ）参照
）。

１旦勿立且 以上説明したように、この発明によれば、上側の導体層
の上縁角部に発生しやすいマウスニップ現象を無くし、
見た目のきれいな再現性の良い配線パターンを形成する
ことができる。結果的に、この発明は、マウスニップ現
象が原因となる経時変化によっても断線を防止でき、し
かも信頼性の向上に貢献しうるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す工程説明図である。 １０・・・半導体基板 ３０・・・表面保護膜 ４０・・・下側の導体層 ５０・・・上側の導体層 ６０・・・レジスト。 特許出願人　　　　ローム株式会社 代理人　弁理士　　大　西　孝　治 Ｃつ

Claims (1)

【特許請求の範囲】
1. （１）デバイスが形成されると共に、前記デバイスに関
   連して窓開けされた表面保護膜が形成された半導体基板
   に、少なくとも２種類の導体層からなる配線パターンを
   形成する方法であって、前記窓開けされた表面保護膜上
   全面に、少なくとも２種類の導体層を順次被着する工程
   と、前記導体層の上に、前記デバイスに関連したパター
   ンのレジストを形成した後、当該レジストをマスクとし
   て前記導体層のうち上側の導体層を、その途中深さまで
   つまり下側の導体層が現れる前までエッチングする工程
   と、 前記途中までエッチングされて残った上側の導体層の上
   縁角部を前記レジストで覆うように、当該レジストを熱
   変化させる工程と、 前記熱変化されたレジストをマスクとして前記上側の導
   体層を、下側の導体層が現れるまでエッチングする工程
   と、 前記レジストを除去してから、前記エッチングされた上
   側の導体層をマスクとして前記下側の導体層をパターニ
   ングする工程とを備えたことを特徴とする配線パターン
   の形成方法。