JPS6245070B2 - - Google Patents

Info

Publication number
JPS6245070B2
JPS6245070B2 JP57224992A JP22499282A JPS6245070B2 JP S6245070 B2 JPS6245070 B2 JP S6245070B2 JP 57224992 A JP57224992 A JP 57224992A JP 22499282 A JP22499282 A JP 22499282A JP S6245070 B2 JPS6245070 B2 JP S6245070B2
Authority
JP
Japan
Prior art keywords
pattern
conductor
resistor pattern
forming
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57224992A
Other languages
English (en)
Other versions
JPS59115871A (ja
Inventor
Masabumi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP57224992A priority Critical patent/JPS59115871A/ja
Publication of JPS59115871A publication Critical patent/JPS59115871A/ja
Publication of JPS6245070B2 publication Critical patent/JPS6245070B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335Structure of thermal heads

Landscapes

  • Electronic Switches (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は製造工程の簡略化を図り歩留がよく安
価なサーマルヘツドを得ることができるサーマル
ヘツドの製造方法に関する。
(従来技術) 従来のサーマルヘツドの製造方法を第1図によ
つて説明する。絶縁基板1上に真空蒸着法又はス
パツタリング法等により一様に抵抗膜2を生成
し、該抵抗膜2上に更に真空蒸着法又はスパツタ
リング法等によつて一様に導体膜3を生成する
(第1図a)。レジスト膜をマスクとして通常のホ
トリソエツチングにより所定の導体パターン3a
と、前述同様にレジスト膜をマスクとして抵抗体
パターン2aを形成すると共に前記導体パターン
3aの一部を選択的に食刻し、発熱部4を形成す
る(同図b,g)。前記発熱部4には抵抗体パタ
ーン2aの保護と摩滅防止のためスパツタリング
法によつて保護膜5を形成する(同図c)。二層
配線素子8やダイオード9等のボンデイングを容
易にするため導体パターン3a上に導体電解メツ
キ6を行う(同図d)。前記導体電解メツキ6を
行つた後、ダイオード9の接続部7をレジスト膜
をマスクとしてホトリソエツチングにより再形成
する。次に二層配線素子8を用いて所定の回路を
構成するように導体パターン3aと二層配線素子
8の導体8aをボンデイングによつて接続する。
所定の回路構成ができたところでパターンのシヨ
ートチエツク並びに修正作業を行う(同図e)。
ダイオード9を接続部7に橋絡する如く導体パタ
ーン3aにボンデイングすることによつて第1図
fに示すサーマルヘツドが完成する。
しかるに、かかる製造方法においては保護膜5
の生成作業が高温のため導体パターン3a表面に
他金属が拡散したり、導体パターン3a自身の表
面が一部酸化する。即ち導体パターン3aの表面
はボンデイング作業を行うには非常に不適切な状
態となつてしまう。従つてボンデイングの密着不
良を防止するため導体パターン3a表面に導体電
解メツキ6が必要となる。前記導体電解メツキ6
を行うにはパターンが入力端から出力端まで導体
パターン3aか抵抗体パターン2aで接続されて
いる状態、即ち第1図dに示す工程時点で行う必
要がある。従つて第1図eに示すダイオード9の
接続部7を予め設けることができず、導体電解メ
ツキ6を行つた後、ホトリソエツチングにより導
体パターンの再形成をすることにより接続部7を
設ける必要があつた。このためマスク合せ等工程
が複雑であるという欠点があつた。
(発明の目的) 本発明の目的はかかる欠点に鑑み前述のような
複雑な工程を簡略化し、歩留のよいサーマルヘツ
ドの製造方法を提供するものである。
(発明の構成) 前述の目的を達成するための本発明の基本的な
構成は、絶縁基板上に薄い抵抗膜と導体膜を一様
に生成した後、導体及び抵抗体パターンを形成す
ると共に導体パターンの一部をホトリソエツチン
グで所定の長さだけ食刻し抵抗体パターンを露出
させて発熱部とダイオード接続部を設け、ダイオ
ード接続部の抵抗体パターン幅を発熱部の抵抗体
パターン幅より幅細に設定する。つまり発熱部の
抵抗体パターンの電流容量よりもダイオード接続
部の電流容量を小さくする。しかる後発熱部には
保護膜を、導体パターン上には導体電解メツキを
施し、ここでダイオード接続部の抵抗体パターン
が焼損切断しかつ発熱部の抵抗体パターンに損傷
を与えない程度の電流を加えて抵抗体パターンを
切断し、ダイオード接続部を完成すると共に導体
パターンのシヨートチエツクを同時に行うもので
ある。以下図面に基づいて本発明に係る実施例を
詳細に説明する。
(実施例) 第2図は本発明に係るサーマルヘツドの中間製
造工程における回路、即ちダイオードを接続する
前の回路構成を示す。同図に示す如くサーマルヘ
ツドの回路はマトリクス状で共通電極A1〜An
複数の抵抗体パターン22aを並列に接続する。
該抵抗体パターン22aは二層配線素子8を用い
て共通電極B1〜Boに接続する。抵抗体パターン
22bは導体電解メツキ工程が終了するまで電流
の導通体として利用するもので、前記抵抗体パタ
ーン22bは導体電解メツキ工程終了後切断電流
を流して切断する。
第3図は本発明に係るサーマルヘツドの製造工
程を示す工程図である。同図によつて本発明のサ
ーマルヘツドの製造方法を説明する。
絶縁基板1上に真空蒸着法又はスパツタリング
法等により一様に抵抗膜2を生成し、更に該抵抗
膜2上に真空蒸着法又はスパツタリング法等によ
つて一様に導体膜3の生成を行う(第3図a)。
レジスト膜をマスクとして通常のホトリソエツチ
ングにより導体パターン23を形成すると共に該
導体パターン23の一部を所定の長さだけ食刻し
発熱部24とダイオード接続部25を形成する。
次に導体パターン23に重合するようにレジスト
膜をマスクとしてホトリソエツチングにより抵抗
体パターン22を形成する。ここでダイオード接
続部25の抵抗体パターン22bのパターン幅
W1は発熱部24の抵抗体パターン22aのパタ
ーン幅Wの例えば1/2以下に設定する。即ちW1
1/2Wとする(同図b,g)。また第3図hに示
す抵抗体パターン22cの如く中央部を更に細く
することによつてダイオード接続部25の中央が
効率良く切断できる。
次に発熱部24の抵抗体パターン22aには該
パターン22aの保護と摩滅防止のためスパツタ
リング法により保護膜26を形成する(同図
c)。また導体パターン23上に導体電解メツキ
27を行う(同図d)。絶縁基板1上に各パター
ン形成後二層配線素子8を用いて第2図に示す回
路を構成するように導体パターン23と前記二層
配線素子8の導体8aをボンデイング接続する。
配線作業終了後第2図に示す共通電極A1と共通
電極B1〜Bo間に抵抗体パターン22bが焼損切
断する程度の切断電流を同時に流し前記抵抗体パ
ターン22bを切断し切断部28を設ける(第3
図e)。前述の切断工程を共通電極Anまで繰り返
し各々の抵抗体パターン22bを切断する。また
前記の切断電流を流す切断器(図示せず)には導
体パターン23のシヨートチエツク機能を有して
おり、該機能により抵抗体パターン22bの切断
と同時にシヨートチエツクを自動的に行う。抵抗
体パターン22bを切断後、ダイオード9をダイ
オード接続部25を橋絡する如く導体パターン2
3にボンデイングすることによつて第3図fに示
すサーマルヘツドが完成する。
(発明の効果) 前述の製造方法によれば導体電解メツキ後の導
体パターン再形成工程を必要としないため、前記
パターン再形成のためのマスク合せ等複雑な工程
の簡略化によつてサーマルヘツドの歩留向上が図
れる。またダイオード接続部の抵抗体パターン2
2bを切断する切断電流によつて導体パターンの
シヨートチエツクが同時に可能となるなど工程縮
減ができる。
【図面の簡単な説明】
第1図a〜fは従来のサーマルヘツドの製造工
程断面図、同gはbのA―A′矢視図、第2図は
本発明に係る一実施例のダイオード接続前の回路
図、第3図a〜〜fは本発明のサーマルヘツドの
製造工程断面図、同gはbのB―B′矢視図、同h
は抵抗体パターンの第2の実施例を示す平面図で
ある。 1…絶縁基板、2…抵抗膜、3…導体膜、2
a,22,22a,22b…抵抗体パターン、
3,23…導体パターン、5,26…保護膜、
6,27…導体電解メツキ、8…二層配線素子、
9…ダイオード。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁基板上に抵抗膜を一様に生成し、該抵抗
    膜上に導体膜を一様に生成する工程と、レジスト
    膜をマスクとして導体パターンを形成すると共に
    導体パターンの一部を所定の長さだけ食刻し発熱
    部とダイオード接続部を形成する工程と、前記導
    体パターンと重合するようにレジスト膜をマスク
    として抵抗体パターンを形成し、かつ前記ダイオ
    ード接続部の抵抗体パターン幅を発熱部の抵抗体
    パターン幅より幅細に形成する工程と、発熱部の
    抵抗体パターン上に保護膜を形成し、導体パター
    ン上に導体電解メツキを行う工程と、前記ダイオ
    ード接続部の抵抗体パターンを切断する切断電流
    を流し、前記抵抗体パターンを切断することを特
    徴としたサーマルヘツドの製造方法。
JP57224992A 1982-12-23 1982-12-23 サ−マルヘツドの製造方法 Granted JPS59115871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57224992A JPS59115871A (ja) 1982-12-23 1982-12-23 サ−マルヘツドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57224992A JPS59115871A (ja) 1982-12-23 1982-12-23 サ−マルヘツドの製造方法

Publications (2)

Publication Number Publication Date
JPS59115871A JPS59115871A (ja) 1984-07-04
JPS6245070B2 true JPS6245070B2 (ja) 1987-09-24

Family

ID=16822387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57224992A Granted JPS59115871A (ja) 1982-12-23 1982-12-23 サ−マルヘツドの製造方法

Country Status (1)

Country Link
JP (1) JPS59115871A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506634B2 (ja) * 1985-04-19 1996-06-12 松下電器産業株式会社 感熱記録ヘッド
JPH0516768A (ja) * 1991-07-09 1993-01-26 Daifuku Co Ltd 洗車スペース短縮装置付き自動洗車機

Also Published As

Publication number Publication date
JPS59115871A (ja) 1984-07-04

Similar Documents

Publication Publication Date Title
JP2637662B2 (ja) チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法
JP2001118701A (ja) 電流検出用低抵抗器及びその製造方法
JPS604793B2 (ja) 厚膜型サ−マルヘツドの製造方法
JPS6245070B2 (ja)
JPH02251145A (ja) 突起電極形成方法
JPS63246844A (ja) 半導体ヒユ−ズ
JPS61283573A (ja) 熱線放射ヘツドの製造方法
JPS5987848A (ja) 半導体集積回路基板電極膜の形成方法
JP2002367801A (ja) チップ形抵抗器およびその製造方法
JP2002279883A (ja) チップ型ヒューズ抵抗器及びその製造方法
JPH07226301A (ja) 抵抗器
JPS6012778A (ja) 半導体装置の素子接続構造およびその製造方法
JP2001116771A (ja) 電流検出用低抵抗器及びその製造方法
JPS63268663A (ja) サーマルヘッド基板および製造方法
JP4795568B2 (ja) チップ形抵抗ネットワークの製造方法
JPS63122576A (ja) サ−マルヘツド
JP2556615B2 (ja) 導体欠損部の修正方法
JPS59107769A (ja) 半田流れ防止域の形成方法
JPH01123759A (ja) サーマルヘッドの製造方法
JPS59195843A (ja) 半導体装置
JPS62122764A (ja) サ−マルヘツドの製造方法
JPH10321403A (ja) 抵抗器の製造方法
JPH0274007A (ja) 厚膜抵抗体のトリミング方法
JPS62164555A (ja) サ−マルヘツド
JPS5824040B2 (ja) サ−マルヘッドにおけるクロスオ−バ配線部の絶縁層形成方法