JPS6244751B2 - - Google Patents
Info
- Publication number
- JPS6244751B2 JPS6244751B2 JP54057106A JP5710679A JPS6244751B2 JP S6244751 B2 JPS6244751 B2 JP S6244751B2 JP 54057106 A JP54057106 A JP 54057106A JP 5710679 A JP5710679 A JP 5710679A JP S6244751 B2 JPS6244751 B2 JP S6244751B2
- Authority
- JP
- Japan
- Prior art keywords
- screen
- memory
- timing
- read
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 52
- 238000010586 diagram Methods 0.000 description 18
- 238000003780 insertion Methods 0.000 description 8
- 230000037431 insertion Effects 0.000 description 8
- 241000110058 Candidatus Phytoplasma pini Species 0.000 description 6
- 238000000926 separation method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
本発明は画面に一部に他のチヤンネルの画面を
挿入することができるテレビジヨン受像機に関す
る。
挿入することができるテレビジヨン受像機に関す
る。
近年、テレビジヨン受像機におけるブラウン管
の有効活用をはかるために、本来のテレビ画面の
一部に他のテレビ番組を縮少して写し出す、いわ
ゆる２画面（PinP）テレビが発表されている
（日経エレクトロニクス・1977年12月26日号第127
〜134頁など）。このPinPの考え方を以下第１図
〜第４図により簡単に説明する。
の有効活用をはかるために、本来のテレビ画面の
一部に他のテレビ番組を縮少して写し出す、いわ
ゆる２画面（PinP）テレビが発表されている
（日経エレクトロニクス・1977年12月26日号第127
〜134頁など）。このPinPの考え方を以下第１図
〜第４図により簡単に説明する。
第１図はPinPの概念図であり、１がテレビジ
ヨン受像機、２がブラウン管、３が親画面部、４
が他のテレビ画面を縮少して挿入した子画面部で
あり、親画面、子画面はおのおの独立して選局で
きる形式となつている。
ヨン受像機、２がブラウン管、３が親画面部、４
が他のテレビ画面を縮少して挿入した子画面部で
あり、親画面、子画面はおのおの独立して選局で
きる形式となつている。
第２図に子画面挿入方法の一例を示す。が縮
少前の子画面、が子画面を挿入した親画面であ
る。画面縮少率を縮少後の走査周期／原信号の走査周期
とすると子画 面の画面縮少率を縦横1/3とした場合、子画面
の画面から走査線を３本に１本抜き取り、かつ水
平周期を1/3に時間軸圧縮して親画面との同期合
せを行なつたあと親画面に挿入する。走査線〜
は縮少前後の走査線の一部を示したものであ
る。
少前の子画面、が子画面を挿入した親画面であ
る。画面縮少率を縮少後の走査周期／原信号の走査周期
とすると子画 面の画面縮少率を縦横1/3とした場合、子画面
の画面から走査線を３本に１本抜き取り、かつ水
平周期を1/3に時間軸圧縮して親画面との同期合
せを行なつたあと親画面に挿入する。走査線〜
は縮少前後の走査線の一部を示したものであ
る。
第３図に小画面挿入の状態を時間軸で示す。
は子画面の縮少前の映像信号、は子画面を挿入
した親画面の映像信号である。子画面の映像信号
から、第２図に示したように、３本に１本ずつ
走査線を抜き出してアナログまたはデジタルのフ
イールドメモリに書き込み、親画面の映像信号
の子画面挿入位置（太線部）で３倍のクロツク
を用いて読み出すことにより、２画面テレビ信号
とすることができる。この時フイールドメモリ
はＡ，B2フイールド分が必要となる。すなわち
メモリＡを読み出している時、メモリＢには次の
フイールドを書き込み、メモリＢを読み出してい
る時、メモリＡには次のフイールドを書き込む。
は子画面の縮少前の映像信号、は子画面を挿入
した親画面の映像信号である。子画面の映像信号
から、第２図に示したように、３本に１本ずつ
走査線を抜き出してアナログまたはデジタルのフ
イールドメモリに書き込み、親画面の映像信号
の子画面挿入位置（太線部）で３倍のクロツク
を用いて読み出すことにより、２画面テレビ信号
とすることができる。この時フイールドメモリ
はＡ，B2フイールド分が必要となる。すなわち
メモリＡを読み出している時、メモリＢには次の
フイールドを書き込み、メモリＢを読み出してい
る時、メモリＡには次のフイールドを書き込む。
第４図に本発明に関連した部分の従来例の構成
図を示す。１１はアンテナ、１２は子画面挿入回
路、１３は映像処理回路、１４はブラウン管、２
１は親画面用チユーナ、２２はIF・映像検波回
路、２３は同期分離回路、３１は子画面用チユー
ナ、３２はIF・映像検波回路、３３は同期分離
回路、３４，３５はフイールドメモリ、Ａ，Ｂ，
３６は書込用クロツク発生回路、３７は読出用ク
ロツク発生回路である。
図を示す。１１はアンテナ、１２は子画面挿入回
路、１３は映像処理回路、１４はブラウン管、２
１は親画面用チユーナ、２２はIF・映像検波回
路、２３は同期分離回路、３１は子画面用チユー
ナ、３２はIF・映像検波回路、３３は同期分離
回路、３４，３５はフイールドメモリ、Ａ，Ｂ，
３６は書込用クロツク発生回路、３７は読出用ク
ロツク発生回路である。
チユーナ３１、IF・映像検波回路３２で得た
子画面用映像信号は同期分離回路３３でタイミン
グを取つた書込クロツク発生回路３６により、例
えばＡフイールドメモリ３４に書込まれる。この
間Ｂフイールドメモリ３５に書込まれている１フ
イールド前の映像信号は、親画面の映像信号から
同期分離回路２３で分離した同期信号にしたがつ
て挿入タイミングを決められた読出クロツク発生
回路３７のクロツクにより読み出され、子画面挿
入回路１２により親画面の映像信号に挿入され
る。
子画面用映像信号は同期分離回路３３でタイミン
グを取つた書込クロツク発生回路３６により、例
えばＡフイールドメモリ３４に書込まれる。この
間Ｂフイールドメモリ３５に書込まれている１フ
イールド前の映像信号は、親画面の映像信号から
同期分離回路２３で分離した同期信号にしたがつ
て挿入タイミングを決められた読出クロツク発生
回路３７のクロツクにより読み出され、子画面挿
入回路１２により親画面の映像信号に挿入され
る。
以上説明したように従来の２画面テレビは２つ
のフイールドメモリを交互に切りかえて使うこと
により目的を達している。この時フイールドメモ
リの必要メモリ量は走査線を1/3、水平周期のサ
ンプル数を100，１サンプルを８ビツトのデジタ
ルメモリで構成すると、 262.5×１／３×100×８＝70000ビツト となる。２フイールドでは140Kビツトのメモリ
が必要となり、２画面テレビを構成する上で大き
な障害となつている。
のフイールドメモリを交互に切りかえて使うこと
により目的を達している。この時フイールドメモ
リの必要メモリ量は走査線を1/3、水平周期のサ
ンプル数を100，１サンプルを８ビツトのデジタ
ルメモリで構成すると、 262.5×１／３×100×８＝70000ビツト となる。２フイールドでは140Kビツトのメモリ
が必要となり、２画面テレビを構成する上で大き
な障害となつている。
本発明の目的は上記した従来技術の欠点をなく
し、メモリ量をほぼ半減した２画面テレビを提供
するにある。
し、メモリ量をほぼ半減した２画面テレビを提供
するにある。
上記目的を達成するために、本発明において
は、子画面の映像信号を１水平周期（１ライン）
単位でフイールドメモリへ書込み、一方、親画面
の挿入位置に対応するタイミングになつたとき、
画面縮少率にみあう速いクロツクでその読出しを
行なつている。第５図はこのタイミングを示す図
でａのように書込タイミングＷを読出タイミング
Ｒが重ならなければＡの内容はA′として、Ｂの
内容はB′として読出される。一方、ｂのように書
込み中の期間に読出タイミングが重なると、メモ
リの初めの部分では新たに書込まれたB′1，C′1な
どが読出されるが、メモリの書込および読出アド
レスが合致した後ではまだ書込更新が行なわれて
いないので、前のフイールドで書込まれていた
A′2，B′2などを読出すことになる。これらの場
合、子画面と親画面とは全く独立の伝送系であつ
て、相互間の同期関係は全く規定されていないた
め、書込み中に読出しタイミングになる確率が大
きい。一般にメモリのクセス速度からみて書込
み、読出を同時に行なうことはむずかしく、これ
を行なうには高価な素子を必要とする。そこで書
込みを読出しのタイミングが重ならないように１
フイールドメモリの前に最大１水平周期（１ライ
ン）の可変遅延線、またはバツフアメモリを設け
る。このようにすることにより、ほぼ１フイール
ドのメモリでPinPテレビの目的を達することが
可能となる。本発明においては、上記のように１
水平走査の中で書込みと、読出しをシーケンシヤ
ルに行なうため子画面を書込める最大の時間は第
７図に示すように全期間というわけにはいかず、
NTSCの場合画面縮少率／画面縮少率＋１×63.5μｓとな
つて 挿入画面が若干欠けることになるが、欠ける部分
には水平帰線期間なども含まれるため大きな影響
はない。
は、子画面の映像信号を１水平周期（１ライン）
単位でフイールドメモリへ書込み、一方、親画面
の挿入位置に対応するタイミングになつたとき、
画面縮少率にみあう速いクロツクでその読出しを
行なつている。第５図はこのタイミングを示す図
でａのように書込タイミングＷを読出タイミング
Ｒが重ならなければＡの内容はA′として、Ｂの
内容はB′として読出される。一方、ｂのように書
込み中の期間に読出タイミングが重なると、メモ
リの初めの部分では新たに書込まれたB′1，C′1な
どが読出されるが、メモリの書込および読出アド
レスが合致した後ではまだ書込更新が行なわれて
いないので、前のフイールドで書込まれていた
A′2，B′2などを読出すことになる。これらの場
合、子画面と親画面とは全く独立の伝送系であつ
て、相互間の同期関係は全く規定されていないた
め、書込み中に読出しタイミングになる確率が大
きい。一般にメモリのクセス速度からみて書込
み、読出を同時に行なうことはむずかしく、これ
を行なうには高価な素子を必要とする。そこで書
込みを読出しのタイミングが重ならないように１
フイールドメモリの前に最大１水平周期（１ライ
ン）の可変遅延線、またはバツフアメモリを設け
る。このようにすることにより、ほぼ１フイール
ドのメモリでPinPテレビの目的を達することが
可能となる。本発明においては、上記のように１
水平走査の中で書込みと、読出しをシーケンシヤ
ルに行なうため子画面を書込める最大の時間は第
７図に示すように全期間というわけにはいかず、
NTSCの場合画面縮少率／画面縮少率＋１×63.5μｓとな
つて 挿入画面が若干欠けることになるが、欠ける部分
には水平帰線期間なども含まれるため大きな影響
はない。
以下、本発明を実施例により詳細に説明する。
なお本実施例では子画面の縮少率を縦横共1/3と
するが、本発明がこれに限定されるものでないこ
とは当然である。第６図は本発明の構成図であ
る。第４図と同じ番号は同じ機能ブロツクを示
す。４１は１ラインごとにアクセスできる１フイ
ールドメモリ、４２は書込用クロツク発生回路。
４３は読出用クロツク発生回路である。第７図は
第６図のタイミング図である。は子画面の映像
信号、は親画面の映像信号、は１フイールド
(F)メモリ、は書込タイミング、は読出タイミ
ングである。子画面の映像信号は３ラインを１
群としてその中の１ラインがサンプルされ、第６
図の１フイールドメモリ４１に書込まれる。この
時、１ライン全部をサンプルせず、水平帰線期間
など１ラインの前後端部を除いた、例えば3/4ラ
インだけを書込む。次に親画面の所定の挿入位置
で１フイールドメモリに書込んだ子画面信号を読
出す。読出はクロツク周波数を３倍とするため1/
４ラインの時間で読出すことができる。この結
果、書込が終了した後すぐ読出を開始すれば１フ
イールドメモリは書込と読出が重なることがな
く、１フイールドのメモリ容量でPinPの目的を
達することができる。
なお本実施例では子画面の縮少率を縦横共1/3と
するが、本発明がこれに限定されるものでないこ
とは当然である。第６図は本発明の構成図であ
る。第４図と同じ番号は同じ機能ブロツクを示
す。４１は１ラインごとにアクセスできる１フイ
ールドメモリ、４２は書込用クロツク発生回路。
４３は読出用クロツク発生回路である。第７図は
第６図のタイミング図である。は子画面の映像
信号、は親画面の映像信号、は１フイールド
(F)メモリ、は書込タイミング、は読出タイミ
ングである。子画面の映像信号は３ラインを１
群としてその中の１ラインがサンプルされ、第６
図の１フイールドメモリ４１に書込まれる。この
時、１ライン全部をサンプルせず、水平帰線期間
など１ラインの前後端部を除いた、例えば3/4ラ
インだけを書込む。次に親画面の所定の挿入位置
で１フイールドメモリに書込んだ子画面信号を読
出す。読出はクロツク周波数を３倍とするため1/
４ラインの時間で読出すことができる。この結
果、書込が終了した後すぐ読出を開始すれば１フ
イールドメモリは書込と読出が重なることがな
く、１フイールドのメモリ容量でPinPの目的を
達することができる。
しかし子画面の映像信号と親画面の映像信号の
同期関係に制約がある。すなわち、例えば書込タ
イミングのあとすぐ読出したような場合に、親画
面の周期位置が水平帰線期間に相当する時などは
挿入した子画面がブラウン管上からはみ出してし
まうことになる。そこでこの点に着目し子画面の
挿入位置を規定する方法について説明する。第８
図は本実施例の構成図、第９図、第１０図はタイ
ミング図である。第８図中第６図と同一の符号は
同一部分をあらわす。４４は１ないし３ラインの
ビデオメモリである。第９図はビデオメモリ４４
に１ラインのビデオメモリを用いた場合のタイミ
ング図、第１０図はビデオメモリ４４に３ライン
のビデオメモリを用いた場合のタイミング図であ
り〜は第７図と同じものを示し、はビデオ
メモリ４４の書込み、読出しタイミングである。
同期関係に制約がある。すなわち、例えば書込タ
イミングのあとすぐ読出したような場合に、親画
面の周期位置が水平帰線期間に相当する時などは
挿入した子画面がブラウン管上からはみ出してし
まうことになる。そこでこの点に着目し子画面の
挿入位置を規定する方法について説明する。第８
図は本実施例の構成図、第９図、第１０図はタイ
ミング図である。第８図中第６図と同一の符号は
同一部分をあらわす。４４は１ないし３ラインの
ビデオメモリである。第９図はビデオメモリ４４
に１ラインのビデオメモリを用いた場合のタイミ
ング図、第１０図はビデオメモリ４４に３ライン
のビデオメモリを用いた場合のタイミング図であ
り〜は第７図と同じものを示し、はビデオ
メモリ４４の書込み、読出しタイミングである。
まず第９図において１フイールドメモリ４１の
書込みタイミングの間に、親信号に子画面を挿
入するタイミングが始まつた場合、１フイールド
メモリの書込みを読出しが時間的に重なつてしま
うため（2H，5H…）読出しのタイミングをずら
す必要が生じる。そこで、１フイールドメモリが
書込みを行なつていない期間にあらかじめ、１ラ
インメモリとして動作するビデオメモリ４４をバ
ツフアとして用い、書込んでおき、必要な読出し
タイミングに１ラインメモリから読出すことによ
つて重なりを妨ぐことができる。第１０図はビデ
オメモリ４４に３ラインのビデオメモリを用いた
場合のタイミングチヤートで、この場合には１フ
イールドメモリ４１から３ラインメモリに転送す
る時間を第９図より長くとることができ、１フイ
ールドメモリ４１のアクセス速度を遅くすること
ができるメリツトがある。なお本発明では便宜上
２画面テテレビ受像機という名称で、子画面が１
つの場合について述べているが、子画面が２つ以
上の複数になつても全く同様の扱いが可能である
ことはいうまでもない。
書込みタイミングの間に、親信号に子画面を挿
入するタイミングが始まつた場合、１フイールド
メモリの書込みを読出しが時間的に重なつてしま
うため（2H，5H…）読出しのタイミングをずら
す必要が生じる。そこで、１フイールドメモリが
書込みを行なつていない期間にあらかじめ、１ラ
インメモリとして動作するビデオメモリ４４をバ
ツフアとして用い、書込んでおき、必要な読出し
タイミングに１ラインメモリから読出すことによ
つて重なりを妨ぐことができる。第１０図はビデ
オメモリ４４に３ラインのビデオメモリを用いた
場合のタイミングチヤートで、この場合には１フ
イールドメモリ４１から３ラインメモリに転送す
る時間を第９図より長くとることができ、１フイ
ールドメモリ４１のアクセス速度を遅くすること
ができるメリツトがある。なお本発明では便宜上
２画面テテレビ受像機という名称で、子画面が１
つの場合について述べているが、子画面が２つ以
上の複数になつても全く同様の扱いが可能である
ことはいうまでもない。
以上説明したように本発明により２画面テレビ
において必要不可決なビデオメモリの容量を従来
に比べ約半分にすることが可能となり、大きな経
済的効果をもたらす。
において必要不可決なビデオメモリの容量を従来
に比べ約半分にすることが可能となり、大きな経
済的効果をもたらす。
第１図はPinPの概念図、第２図、第３図は子
画面挿入法を説明するための線図、第４図は従来
装置のブロツク図、第５図は本発明の１フイール
ドメモリの書込・読出しのタイミングを示す図、
第６図は本発明の実施例のブロツク図、第７図は
そのタイミング図、第８図は本発明の他の実施例
のブロツク図、第９図、第１０図は第８図のタイ
ミング図である。 ３……親画面図、４……子画面図、１２……子
画面挿入回路、４１……フイールドメモリ、４２
……書込用クロツク発生回路、４３……読出用ク
ロツク発生回路、４４……１ないし３ラインメモ
リのビデオメモリ。
画面挿入法を説明するための線図、第４図は従来
装置のブロツク図、第５図は本発明の１フイール
ドメモリの書込・読出しのタイミングを示す図、
第６図は本発明の実施例のブロツク図、第７図は
そのタイミング図、第８図は本発明の他の実施例
のブロツク図、第９図、第１０図は第８図のタイ
ミング図である。 ３……親画面図、４……子画面図、１２……子
画面挿入回路、４１……フイールドメモリ、４２
……書込用クロツク発生回路、４３……読出用ク
ロツク発生回路、４４……１ないし３ラインメモ
リのビデオメモリ。
Claims (1)
- １ 第１のテレビジヨン信号の一部に、第２のテ
レビジヨン信号を時間圧縮して挿入するテレビジ
ヨン信号処理装置において、１水平走査周期ごと
に書込み、読出し可能な映像信号の１フイールド
メモリ手段および１水平走査周期ごとに書込み読
出し可能な映像信号の１水平走査周期のメモリ手
段を有し、第２のテレビジヨン信号を該１フイー
ルドメモリ手段に書込み、該書込んだ信号の一部
を該１水平走査周期メモリ手段を介し、残りを直
接読出し該第１のテレビジヨン信号に挿入するこ
とを特徴とするテレビジヨン信号処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5710679A JPS55149577A (en) | 1979-05-11 | 1979-05-11 | Television receiver |
| US06/074,761 US4249213A (en) | 1978-09-14 | 1979-09-11 | Picture-in-picture television receiver |
| DE2937133A DE2937133C2 (de) | 1978-09-14 | 1979-09-13 | Bild-im-Bild-Fernsehempfänger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5710679A JPS55149577A (en) | 1979-05-11 | 1979-05-11 | Television receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55149577A JPS55149577A (en) | 1980-11-20 |
| JPS6244751B2 true JPS6244751B2 (ja) | 1987-09-22 |
Family
ID=13046254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5710679A Granted JPS55149577A (en) | 1978-09-14 | 1979-05-11 | Television receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55149577A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4638360A (en) * | 1985-09-03 | 1987-01-20 | Rca Corporation | Timing correction for a picture-in-picture television system |
| JPH0157868U (ja) * | 1987-10-05 | 1989-04-11 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109082A (en) * | 1979-02-14 | 1980-08-21 | Sanyo Electric Co Ltd | Double-screen television picture receiver |
-
1979
- 1979-05-11 JP JP5710679A patent/JPS55149577A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109082A (en) * | 1979-02-14 | 1980-08-21 | Sanyo Electric Co Ltd | Double-screen television picture receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55149577A (en) | 1980-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930006455B1 (ko) | 화상 신호 발생 장치 | |
| JPS6292692A (ja) | 多重画像表示テレビジヨン受像機 | |
| KR100757735B1 (ko) | 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치. | |
| JP2975796B2 (ja) | 文字表示装置 | |
| JP2577926B2 (ja) | 画像データの書き込み及び読み出し方法 | |
| KR100316499B1 (ko) | 영상신호처리회로 | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JPS6244751B2 (ja) | ||
| JPS6242555B2 (ja) | ||
| US6392672B1 (en) | Adding method for ordered sorting of a group of windows on a display | |
| JPS6222506B2 (ja) | ||
| JPH0583686A (ja) | 映像信号入出力装置 | |
| US6407778B1 (en) | Video signal processing | |
| JP3237783B2 (ja) | ２画面表示テレビ受信機 | |
| US4903127A (en) | Field generator with incomplete line correction | |
| JPS6223507B2 (ja) | ||
| JP2687346B2 (ja) | 映像処理方法 | |
| JP2916149B2 (ja) | 映像信号の縮小表示回路 | |
| JP2622622B2 (ja) | 走査線数変換制御方式 | |
| JPS5894278A (ja) | テレビ受像機 | |
| KR100237918B1 (ko) | 피디피 텔레비젼의 적응적인 블랭크 신호 발생장치 | |
| JPH03505275A (ja) | 制御信号生成装置および方法 | |
| JPS6261197B2 (ja) | ||
| JP3007634B2 (ja) | 文字放送受信装置 | |
| JPS586430B2 (ja) | 文字放送受信装置 |