JPS6244546Y2 - - Google Patents
Info
- Publication number
- JPS6244546Y2 JPS6244546Y2 JP1981130671U JP13067181U JPS6244546Y2 JP S6244546 Y2 JPS6244546 Y2 JP S6244546Y2 JP 1981130671 U JP1981130671 U JP 1981130671U JP 13067181 U JP13067181 U JP 13067181U JP S6244546 Y2 JPS6244546 Y2 JP S6244546Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【考案の詳細な説明】
この考案はトランジスタの過電流保護装置に関
する。
する。
NPN型トランジスタには普通、過電流によつ
ても破壊しないように過電流検出回路が設けられ
ている。この過電流検出回路はトランジスタに過
電流が流れたときに、これを検出してトランジス
タのベース電流の供給をしや断させる作用を行な
い、これによりトランジスタを過電流によつて破
壊させないように保護している。しかし、過電流
検出回路は負荷短絡のように急激に電流が増大す
るような場合、前記検出回路の動作が遅れること
がある。このようなとき、トランジスタに定常時
のベース電流が流れている期間が長いとトランジ
スタの増巾率とベース電流の積の値との関係から
コレクタ電流は増々増大し、トランジスタが耐え
得る電流よりも大きくなつて、遂には破壊に至る
おそれがあつた。
ても破壊しないように過電流検出回路が設けられ
ている。この過電流検出回路はトランジスタに過
電流が流れたときに、これを検出してトランジス
タのベース電流の供給をしや断させる作用を行な
い、これによりトランジスタを過電流によつて破
壊させないように保護している。しかし、過電流
検出回路は負荷短絡のように急激に電流が増大す
るような場合、前記検出回路の動作が遅れること
がある。このようなとき、トランジスタに定常時
のベース電流が流れている期間が長いとトランジ
スタの増巾率とベース電流の積の値との関係から
コレクタ電流は増々増大し、トランジスタが耐え
得る電流よりも大きくなつて、遂には破壊に至る
おそれがあつた。
この考案は上記の事情に鑑みてなされたもので
負荷短絡のように急激な電流増大になつたときに
NPN型トランジスタのベース電流を減少させて
トランジスタが破壊しないように保護させるよう
にしたトランジスタの過電流保護装置を提供する
ことを目的とする。
負荷短絡のように急激な電流増大になつたときに
NPN型トランジスタのベース電流を減少させて
トランジスタが破壊しないように保護させるよう
にしたトランジスタの過電流保護装置を提供する
ことを目的とする。
以下図面を参照してこの考案の一実施例を説明
する。
する。
第１図において、１はNPN型トランジスタ２
のドライブ回路で、このドライブ回路１の出力は
トランジスタ２のベース・エミツタ間に供給され
る。３は後述する特性を有するダイオードを順方
向に複数個直列接続したダイオード群で、このダ
イオード群３はトランジスタ２のベース・エミツ
タ間に図示極性のように接続する。なお、前記ダ
イオード群３はツエナーダイオードでもよい。
のドライブ回路で、このドライブ回路１の出力は
トランジスタ２のベース・エミツタ間に供給され
る。３は後述する特性を有するダイオードを順方
向に複数個直列接続したダイオード群で、このダ
イオード群３はトランジスタ２のベース・エミツ
タ間に図示極性のように接続する。なお、前記ダ
イオード群３はツエナーダイオードでもよい。
上記のように構成された回路において、トラン
ジスタのベース・エミツタ間電圧ＶBEはコレクタ
電流Icと第２図に示すような関係にある。すなわ
ち、第２図において、コレクタ電流Icの増加に伴
ない、トランジスタ２のベース・エミツタ間電圧
ＶBEがある範囲ではリニアーであるが、Icがさら
に増大するとＶBEの増加率が急に図示のように大
きくなる。このように変化する点Ｐ（変位点）を
トランジスタ２の許容電流ピーク値と称す。トラ
ンジスタ２はこのピーク値を越えると破壊するお
それが生じるので、上記変位点Ｐを前述したダイ
オード群３で検出して、それ以上の電流はダイオ
ード群３を通してバイパスさせる。ダイオードの
各１個は第３図に示すような特性のものを用い
る。すなわち、ダイオードに対して、アノード側
に正、カソード側に負の順方向電圧を印加する
と、第３図に示すある電圧値ＶDFOまでは、ダイ
オードには順方向電流ＩDFは流れない。この電圧
ＶDFOは堰層電圧と称し、ダイオードの個々の特
性により決まつてくる。この堰層電圧ＶDFOを越
える電圧をさらに印加するとダイオードの順方向
の電流ＩDFは急激に流れだし、ダイオードはオン
状態となる。このダイオードの堰層電圧ＶDFOの
特性を利用し、ダイオード個々の堰層電圧ＶDFO
の和が前記第２図に示すＰ点電圧、すなわちトラ
ンジスタ２のベース、エミツタ間電圧ＶBEと同電
位になるように、ダイオードを複数個直列に接続
する。そしてこの直列回路をトランジスタ２のベ
ース、エミツタ間に接続することにより、負荷の
短絡等によりトランジスタ２のコレクタ電流Icが
増加して、ＶBE電圧が上昇し、各ダイオードの堰
層電圧ＶDFOの和の電圧以上になつたときに、ダ
イオード群３は導通しトランジスタ２に供給する
ベース電流ＩBの一部がダイオード群３に流れ込
んで、トランジスタ２のベースに供給するベース
電流を調整する。ダイオード群３はこのような動
作があるため、負荷短絡時にトランジスタ２のコ
レクタ電流のピーク値ベース電流を減らすことに
より許容電流ピーク範囲内に抑えることができ
る。このように電流が抑えられている間に図示し
ない過電流検出回路が動作し、ドライブ回路１に
その検出信号を与える。するとドライブ回路１か
らトランジスタ２のベース・エミツタ間を逆バイ
アスする信号が与えられるようになるので、トラ
ンジスタ２に流れる過電流はしや断され、トラン
ジスタは保護される。
ジスタのベース・エミツタ間電圧ＶBEはコレクタ
電流Icと第２図に示すような関係にある。すなわ
ち、第２図において、コレクタ電流Icの増加に伴
ない、トランジスタ２のベース・エミツタ間電圧
ＶBEがある範囲ではリニアーであるが、Icがさら
に増大するとＶBEの増加率が急に図示のように大
きくなる。このように変化する点Ｐ（変位点）を
トランジスタ２の許容電流ピーク値と称す。トラ
ンジスタ２はこのピーク値を越えると破壊するお
それが生じるので、上記変位点Ｐを前述したダイ
オード群３で検出して、それ以上の電流はダイオ
ード群３を通してバイパスさせる。ダイオードの
各１個は第３図に示すような特性のものを用い
る。すなわち、ダイオードに対して、アノード側
に正、カソード側に負の順方向電圧を印加する
と、第３図に示すある電圧値ＶDFOまでは、ダイ
オードには順方向電流ＩDFは流れない。この電圧
ＶDFOは堰層電圧と称し、ダイオードの個々の特
性により決まつてくる。この堰層電圧ＶDFOを越
える電圧をさらに印加するとダイオードの順方向
の電流ＩDFは急激に流れだし、ダイオードはオン
状態となる。このダイオードの堰層電圧ＶDFOの
特性を利用し、ダイオード個々の堰層電圧ＶDFO
の和が前記第２図に示すＰ点電圧、すなわちトラ
ンジスタ２のベース、エミツタ間電圧ＶBEと同電
位になるように、ダイオードを複数個直列に接続
する。そしてこの直列回路をトランジスタ２のベ
ース、エミツタ間に接続することにより、負荷の
短絡等によりトランジスタ２のコレクタ電流Icが
増加して、ＶBE電圧が上昇し、各ダイオードの堰
層電圧ＶDFOの和の電圧以上になつたときに、ダ
イオード群３は導通しトランジスタ２に供給する
ベース電流ＩBの一部がダイオード群３に流れ込
んで、トランジスタ２のベースに供給するベース
電流を調整する。ダイオード群３はこのような動
作があるため、負荷短絡時にトランジスタ２のコ
レクタ電流のピーク値ベース電流を減らすことに
より許容電流ピーク範囲内に抑えることができ
る。このように電流が抑えられている間に図示し
ない過電流検出回路が動作し、ドライブ回路１に
その検出信号を与える。するとドライブ回路１か
らトランジスタ２のベース・エミツタ間を逆バイ
アスする信号が与えられるようになるので、トラ
ンジスタ２に流れる過電流はしや断され、トラン
ジスタは保護される。
上述のようにダイオード群３は通常の運転域内
ではトランジスタ２に十分なベース電流を供給
し、トランジスタ２のコレクタ・エミツタ間電圧
を低くして、損失を少なくし、過電流発生時のみ
ベース電流を減少させる動作をするので、通常運
転には支障はない。
ではトランジスタ２に十分なベース電流を供給
し、トランジスタ２のコレクタ・エミツタ間電圧
を低くして、損失を少なくし、過電流発生時のみ
ベース電流を減少させる動作をするので、通常運
転には支障はない。
第４図は他の事故状態を示すための説明図であ
る。
る。
一般に負荷短絡等の事故が発生し、トランジス
タのコレクタ電流Icが急激に増加すると、第２図
に図示するＰ点を越えるコレクタ電流Icが流れ
て、トランジスタが破壊する場合がある。このト
ランジスタの破壊によりコレクタ、ベース、エミ
ツタ間は相互に短絡してしまう。この場合、短絡
後もコレクタ電流Icが流れ続けるのでついにはエ
ミツタワイヤーが断線しオープン状態（図中×印
でこの状態を示す）になる。このとき電流はトラ
ンジスタ２が短絡状態であるためコレクタ、ベー
ス、およびドライブ回路１を通つて電源の負極に
流れる。するとトランジスタ２のベース、エミツ
タ間にはコレクタ、エミツタ間の電圧が印加さ
れ、この電圧によつてドライブ回路１が破壊され
るおそれがある。しかし本考案の場合は、ダイオ
ード群３がベース、エミツタ間に接続されている
ので、故障電流Ic2はこのダイオード群３に流
れ、ドライブ回路１に高電圧（コレクタ、エミツ
タ間の電圧）が印加されることがないので、トラ
ンジスタ２の破壊によるドライブ回路１の破壊は
防止できる。
タのコレクタ電流Icが急激に増加すると、第２図
に図示するＰ点を越えるコレクタ電流Icが流れ
て、トランジスタが破壊する場合がある。このト
ランジスタの破壊によりコレクタ、ベース、エミ
ツタ間は相互に短絡してしまう。この場合、短絡
後もコレクタ電流Icが流れ続けるのでついにはエ
ミツタワイヤーが断線しオープン状態（図中×印
でこの状態を示す）になる。このとき電流はトラ
ンジスタ２が短絡状態であるためコレクタ、ベー
ス、およびドライブ回路１を通つて電源の負極に
流れる。するとトランジスタ２のベース、エミツ
タ間にはコレクタ、エミツタ間の電圧が印加さ
れ、この電圧によつてドライブ回路１が破壊され
るおそれがある。しかし本考案の場合は、ダイオ
ード群３がベース、エミツタ間に接続されている
ので、故障電流Ic2はこのダイオード群３に流
れ、ドライブ回路１に高電圧（コレクタ、エミツ
タ間の電圧）が印加されることがないので、トラ
ンジスタ２の破壊によるドライブ回路１の破壊は
防止できる。
以上述べたように、この考案によれば、NPN
型トランジスタのベース・エミツタ間に順方向に
直列接続したダイオード群あるいはツエナーダイ
オードを設けたので、過電流発生時に過電流検出
回路が遅れて動作してもNPN型トランジスタを
破壊させることが防止でき、保護回路の信頼性を
向上させることができる。また、NPN型トラン
ジスタのエミツタ回路がオープン状態になつたと
きでも、高電圧と過大な故障電流がドライブ回路
に流れるのをダイオード群によつて防止し、トラ
ンジスタの破壊のためにドライブ回路まで破壊す
ることを防止できる等の利点がある。
型トランジスタのベース・エミツタ間に順方向に
直列接続したダイオード群あるいはツエナーダイ
オードを設けたので、過電流発生時に過電流検出
回路が遅れて動作してもNPN型トランジスタを
破壊させることが防止でき、保護回路の信頼性を
向上させることができる。また、NPN型トラン
ジスタのエミツタ回路がオープン状態になつたと
きでも、高電圧と過大な故障電流がドライブ回路
に流れるのをダイオード群によつて防止し、トラ
ンジスタの破壊のためにドライブ回路まで破壊す
ることを防止できる等の利点がある。
第１図はこの考案の一実施例を示す回路図、第
２図及び第３図は第１図の動作を説明するための
特性図、第４図はNPN型トランジスタのエミツ
タ回路がオープン状態になつたときの動作説明の
ための回路図である。 １……ドライブ回路、２……NPN型トランジ
スタ、３……ダイオード群。
２図及び第３図は第１図の動作を説明するための
特性図、第４図はNPN型トランジスタのエミツ
タ回路がオープン状態になつたときの動作説明の
ための回路図である。 １……ドライブ回路、２……NPN型トランジ
スタ、３……ダイオード群。
Claims (1)
- NPN型トランジスタのベースに、順方向に直
列接続した複数個のダイオード群のアノード側あ
るいはツエナーダイオードのカソード側を接続
し、前記トランジスタのエミツタに前記ダイオー
ド群のカソード側あるいは前記ツエナーダイオー
ドのアノード側を接続し、過電流発生時にのみ、
トランジスタのベース電流を減じ、コレクタ電流
を減少させることを特徴とするトランジスタの過
電流保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13067181U JPS5837158U (ja) | 1981-09-02 | 1981-09-02 | トランジスタの過電流保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13067181U JPS5837158U (ja) | 1981-09-02 | 1981-09-02 | トランジスタの過電流保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5837158U JPS5837158U (ja) | 1983-03-10 |
| JPS6244546Y2 true JPS6244546Y2 (ja) | 1987-11-25 |
Family
ID=29924284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13067181U Granted JPS5837158U (ja) | 1981-09-02 | 1981-09-02 | トランジスタの過電流保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837158U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640675B2 (ja) * | 1973-12-27 | 1981-09-22 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979153U (ja) * | 1972-10-24 | 1974-07-09 | ||
| JPS5640675U (ja) * | 1979-09-05 | 1981-04-15 |
-
1981
- 1981-09-02 JP JP13067181U patent/JPS5837158U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640675B2 (ja) * | 1973-12-27 | 1981-09-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5837158U (ja) | 1983-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0190925B1 (en) | A protection circuit for an insulated gate bipolar transistor | |
| JPH0237234Y2 (ja) | ||
| US4355342A (en) | Power circuit including means for automatically protecting a chopping transistor thereof | |
| JPH08316808A (ja) | 半導体装置 | |
| US4723191A (en) | Electronic voltage regulator for use in vehicles with protection against transient overvoltages | |
| JPH0720057B2 (ja) | 誘導性負荷に蓄積されたエネルギーを放散させる集積化制御回路 | |
| JPS6244546Y2 (ja) | ||
| JPS6040219B2 (ja) | 集積回路 | |
| US4244344A (en) | Ignition system with overvoltage and excess current protection | |
| JPH02215163A (ja) | 集積回路保護用半導体装置 | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| US4644294A (en) | Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply | |
| JPH06276073A (ja) | Ｉｇｂｔの過電流保護装置 | |
| US5537064A (en) | Logic circuit capable of handling large input current | |
| JPH0147046B2 (ja) | ||
| JPH0412643B2 (ja) | ||
| JPS61245222A (ja) | 定電圧電源回路 | |
| JPH0918310A (ja) | 絶縁ゲート半導体素子の過電流保護回路 | |
| JP2001109527A (ja) | 保護回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JPS597479A (ja) | 溶接用電源 | |
| JPS60237707A (ja) | トランジスタの過電流保護回路 | |
| JPH0510846B2 (ja) | ||
| JPS5834054B2 (ja) | トランジスタ駆動回路 | |
| JPH1074896A (ja) | 入力サージ保護回路 |