JPS6243633B2 - - Google Patents
Info
- Publication number
- JPS6243633B2 JPS6243633B2 JP744881A JP744881A JPS6243633B2 JP S6243633 B2 JPS6243633 B2 JP S6243633B2 JP 744881 A JP744881 A JP 744881A JP 744881 A JP744881 A JP 744881A JP S6243633 B2 JPS6243633 B2 JP S6243633B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- group delay
- receiver
- frc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000009432 framing Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000005070 sampling Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0357—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for error detection or correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
本発明はテレビ文字多重受信機等のデジタル信
号受信機に関し、特にデータ及びこれにに先立つ
て送られるフレーミングコード信号が伝送路の群
遅延歪みによつて検出されなくなるのを防止する
ことを目的とする。
号受信機に関し、特にデータ及びこれにに先立つ
て送られるフレーミングコード信号が伝送路の群
遅延歪みによつて検出されなくなるのを防止する
ことを目的とする。
テレビジヨン受像機を対象とするデジタル伝送
システムとして文字多重放送があり、このシステ
ムは周知のようにテレビジヨン放送信号の垂直ブ
ランキング期間内の適当な1H〜数Ｈ（Ｈ：水平
走査期間）内に文字、図形等のデータを表わすデ
ジタル信号を挿入して伝送するものである。
システムとして文字多重放送があり、このシステ
ムは周知のようにテレビジヨン放送信号の垂直ブ
ランキング期間内の適当な1H〜数Ｈ（Ｈ：水平
走査期間）内に文字、図形等のデータを表わすデ
ジタル信号を挿入して伝送するものである。
第１図は斯るテレビ文字多重システムに於い
て、文字信号（データ）が挿入された垂直ブラン
キング期間内の20H目の1H分を表わしている。
即ち、この20H目の期間には、水平同期信号
（HS）のバツクポーチに位置するカラーバースト
信号（CG）から一定時間後に始まり“１”、
“０”の繰り返しからなるクロツク・ラン・イン
信号（CRI）と、このCRI信号に続く８ビツトの
フレーミングコード信号（FRC）と、このFRC
信号の次のビツトから1Hの終りまで続くデータ
信号（DA）が挿入されている。
て、文字信号（データ）が挿入された垂直ブラン
キング期間内の20H目の1H分を表わしている。
即ち、この20H目の期間には、水平同期信号
（HS）のバツクポーチに位置するカラーバースト
信号（CG）から一定時間後に始まり“１”、
“０”の繰り返しからなるクロツク・ラン・イン
信号（CRI）と、このCRI信号に続く８ビツトの
フレーミングコード信号（FRC）と、このFRC
信号の次のビツトから1Hの終りまで続くデータ
信号（DA）が挿入されている。
前記CRI信号は前述したように“１”、“０”の
繰り返しからなる16または18ビツトの信号として
構成されており、テレビジヨン受像機内で前記デ
ータ信号（DA）の抜き取り用のサンプリングパ
ルスを作成する際の時間基準となるものである。
また、前記FRC信号は１ビツトの誤り保護機能
が得られるように選定された８ビツトのコード信
号であり、サンプリングされて抜き取られたデー
タ信号を８ビツトずつ並列変換して行く際の時間
基準となるものである。そして、このFRC信号
としては可能なコード構成が多数あるので、その
うちの適当なものを採用すればよい訳であるが、
例えばNHKのC55方式では11100101が採用され、
また、英国のテレテキスト方式では11100100が、
更にフランスのアンテイオープ方式では11100111
がそれぞれ採用されている。
繰り返しからなる16または18ビツトの信号として
構成されており、テレビジヨン受像機内で前記デ
ータ信号（DA）の抜き取り用のサンプリングパ
ルスを作成する際の時間基準となるものである。
また、前記FRC信号は１ビツトの誤り保護機能
が得られるように選定された８ビツトのコード信
号であり、サンプリングされて抜き取られたデー
タ信号を８ビツトずつ並列変換して行く際の時間
基準となるものである。そして、このFRC信号
としては可能なコード構成が多数あるので、その
うちの適当なものを採用すればよい訳であるが、
例えばNHKのC55方式では11100101が採用され、
また、英国のテレテキスト方式では11100100が、
更にフランスのアンテイオープ方式では11100111
がそれぞれ採用されている。
第２図は上述の如き文字多重信号の受信機能を
備えたテレビジヨン受信機の概略構成を示してい
る。即ち、(1)は受信機内のチユーナからVIF（映
像中間周波）検波器を含む回路、(2)はそのVIF検
波出力から文字多重信号が挿入された1H〜数Ｈ
分を抜き取る文字信号抜取り用のゲート回路、(3)
はそのゲート出力を振幅の1/2のレベルでスライ
スすることによつて矩形波に変換するデータスラ
イサー回路である。また、(4)はこのスライサー回
路の出力信号（第１図）中のCRI信号を得てサン
プリングクロツクを作成するサンプリングクロツ
ク作成回路、５は上記スライサー回路の出力信号
中のFRC信号を検出してデータ信号の８ビツト
毎のタイミングパルスを作成するFRC信号検出
兼タイミングパルス発生回路、６は上記サンプリ
ングパルスによつて上記スライサー回路の出力信
号中からデータ信号をサンプリングして抜き取
り、且つ、その順次抜き取られたデータ信号を上
記タイミングパルスによつて８ビツトずつ並列信
号に変換して導出する直列／並列変換回路であ
る。そして、(7)はその導出された各８ビツトの信
号をテレビ画面上の適当な位置に映出できるよう
にデジタル処理する文字信号処理回路、(8)はこの
回路７からの出力信号を前記回路１からのテレビ
ジヨン映像信号に重畳して受像管９に供給する映
像回路である。
備えたテレビジヨン受信機の概略構成を示してい
る。即ち、(1)は受信機内のチユーナからVIF（映
像中間周波）検波器を含む回路、(2)はそのVIF検
波出力から文字多重信号が挿入された1H〜数Ｈ
分を抜き取る文字信号抜取り用のゲート回路、(3)
はそのゲート出力を振幅の1/2のレベルでスライ
スすることによつて矩形波に変換するデータスラ
イサー回路である。また、(4)はこのスライサー回
路の出力信号（第１図）中のCRI信号を得てサン
プリングクロツクを作成するサンプリングクロツ
ク作成回路、５は上記スライサー回路の出力信号
中のFRC信号を検出してデータ信号の８ビツト
毎のタイミングパルスを作成するFRC信号検出
兼タイミングパルス発生回路、６は上記サンプリ
ングパルスによつて上記スライサー回路の出力信
号中からデータ信号をサンプリングして抜き取
り、且つ、その順次抜き取られたデータ信号を上
記タイミングパルスによつて８ビツトずつ並列信
号に変換して導出する直列／並列変換回路であ
る。そして、(7)はその導出された各８ビツトの信
号をテレビ画面上の適当な位置に映出できるよう
にデジタル処理する文字信号処理回路、(8)はこの
回路７からの出力信号を前記回路１からのテレビ
ジヨン映像信号に重畳して受像管９に供給する映
像回路である。
第２図の受信機は概ね以上のように構成されて
いるが、ここで注意すべきは受信機内のチユーナ
からVIF回路まで含む回路１の出力点Ａでの総合
の群遅延特性である。即ち、一般にテレビジヨン
受信機では、チユーナー〜VIF回路の群遅延特性
が送信機側の群遅延特性によつて相殺されるよう
に選定されているが、これは映像信号帯域中の高
域部分（３〜4MHZ帯）についてのみ言えること
であり、映像信号帯域中の低域部分（０〜2MHZ
帯）については必ずしもそのように考慮されてい
ない。従つて、第２図のＡ点での群遅延特性即ち
送信機側及び受信機側を含む総合の群遅延特性の
低域部（以下、これを低域群遅延特性と称す）は
第３図に示すように平担な場合ａもあれば、傾斜
している場合ｂ，ｃもあり、これは送信機側の変
調器及び受信機内のチユーナ〜VIF回路のそれぞ
れの群遅延特性によつて決まる。
いるが、ここで注意すべきは受信機内のチユーナ
からVIF回路まで含む回路１の出力点Ａでの総合
の群遅延特性である。即ち、一般にテレビジヨン
受信機では、チユーナー〜VIF回路の群遅延特性
が送信機側の群遅延特性によつて相殺されるよう
に選定されているが、これは映像信号帯域中の高
域部分（３〜4MHZ帯）についてのみ言えること
であり、映像信号帯域中の低域部分（０〜2MHZ
帯）については必ずしもそのように考慮されてい
ない。従つて、第２図のＡ点での群遅延特性即ち
送信機側及び受信機側を含む総合の群遅延特性の
低域部（以下、これを低域群遅延特性と称す）は
第３図に示すように平担な場合ａもあれば、傾斜
している場合ｂ，ｃもあり、これは送信機側の変
調器及び受信機内のチユーナ〜VIF回路のそれぞ
れの群遅延特性によつて決まる。
ところで、前述した文字多重信号のビツト・レ
ートは例えば先のNHKのC55方式では5.73Mb／
Ｓに選定されている。このため、前述のクロツ
ク・ラン・イン（CRI）信号のように１ビツト毎
の“１”、“０”の繰り返し信号の場合には、その
繰り返し周波数はビツト・レートの1/2即ち約
2.86MHZに相当することになる。このことはCRI
信号は先の第３図の群遅延特性の低域部（０〜
2MHZ帯域）の影響を殆んど受けないことを意味
する。
ートは例えば先のNHKのC55方式では5.73Mb／
Ｓに選定されている。このため、前述のクロツ
ク・ラン・イン（CRI）信号のように１ビツト毎
の“１”、“０”の繰り返し信号の場合には、その
繰り返し周波数はビツト・レートの1/2即ち約
2.86MHZに相当することになる。このことはCRI
信号は先の第３図の群遅延特性の低域部（０〜
2MHZ帯域）の影響を殆んど受けないことを意味
する。
一方、文字多重信号中のフレーミングコード
（FRC）信号のビツト・レートも当然5.73Mb／Ｓ
になつている。しかし、このFRC信号は前述の
如く１ビツト毎の周期的な繰り返し信号となつて
いない。このことはFRC信号には比較的低い
（即ち、2MHZ以下の）周波数成分が含まれてい
ることを意味し、従つて、FRC信号が第３図の
低域群遅延特性の影響を受けて波形歪及び位相歪
を生じることになる。即ち、第４図はゲート回路
２から出力されるCRI信号をFRC信号が低域群遅
延特性によつて受ける波形歪を示したものであ
り、同図ａ，ｂ，ｃが第３図ａ，ｂ，ｃの各場合
にそれぞれ対応している。従つて、上記CRI信号
及びFRC信号に対するスライサー回路３のスラ
イスレベルが第４図の破線位置に設定されるもの
とすると、同図ａの場合は上記両信号とも正しく
再生されるが、同図ｂの場合はFRC信号の第１
ビツト目の、また、同図ｃの場合は第３ビツト目
の各符号がそれぞれ誤つて再生されることにな
る。このため、上記ｂ，ｃの場合は第２図の回路
５でFRC信号を正確に検出できないという事態
が生じていた。
（FRC）信号のビツト・レートも当然5.73Mb／Ｓ
になつている。しかし、このFRC信号は前述の
如く１ビツト毎の周期的な繰り返し信号となつて
いない。このことはFRC信号には比較的低い
（即ち、2MHZ以下の）周波数成分が含まれてい
ることを意味し、従つて、FRC信号が第３図の
低域群遅延特性の影響を受けて波形歪及び位相歪
を生じることになる。即ち、第４図はゲート回路
２から出力されるCRI信号をFRC信号が低域群遅
延特性によつて受ける波形歪を示したものであ
り、同図ａ，ｂ，ｃが第３図ａ，ｂ，ｃの各場合
にそれぞれ対応している。従つて、上記CRI信号
及びFRC信号に対するスライサー回路３のスラ
イスレベルが第４図の破線位置に設定されるもの
とすると、同図ａの場合は上記両信号とも正しく
再生されるが、同図ｂの場合はFRC信号の第１
ビツト目の、また、同図ｃの場合は第３ビツト目
の各符号がそれぞれ誤つて再生されることにな
る。このため、上記ｂ，ｃの場合は第２図の回路
５でFRC信号を正確に検出できないという事態
が生じていた。
そこで、本発明はFRC信号の検出に誤動作が
生じた場合に、それを検出して受信機内の伝送路
の群遅延特性を補正するようにしたものであり、
以下、その詳細を説明する。
生じた場合に、それを検出して受信機内の伝送路
の群遅延特性を補正するようにしたものであり、
以下、その詳細を説明する。
第５図は本発明による文字多重受信機の概略構
成を示しており、第２図と同一機能ブロツクには
同一図番を付すことによつて説明を省略するが、
ここでは特に次の回路ブロツクを追加した点を特
徴としている。即ち、チユーナからVIF検波器ま
でを含む回路１と文字信号抜取り用のゲート回路
２との間に適当なLCフイルタ等で構成された群
遅延補正回路１０がリレー１１によつて選択的に
接離されるようにすると共に、FRC信号検出兼
タイミングパルス作成回路５からのFRC検出出
力パルスの有無を判定する回路１２を設け、この
判定回路の出力によつて前記リレー１１を切換え
るようにした構成がそれである。
成を示しており、第２図と同一機能ブロツクには
同一図番を付すことによつて説明を省略するが、
ここでは特に次の回路ブロツクを追加した点を特
徴としている。即ち、チユーナからVIF検波器ま
でを含む回路１と文字信号抜取り用のゲート回路
２との間に適当なLCフイルタ等で構成された群
遅延補正回路１０がリレー１１によつて選択的に
接離されるようにすると共に、FRC信号検出兼
タイミングパルス作成回路５からのFRC検出出
力パルスの有無を判定する回路１２を設け、この
判定回路の出力によつて前記リレー１１を切換え
るようにした構成がそれである。
ここで、前記群遅延補正回路１０は第５図のＡ
点での総合の低域群遅延特性の傾斜を補正するた
めに設けたものであり、これを選択的に接離する
ようにしたのは次の理由による。即ち、前述した
ように、受信機内の回路１での低域群遅延特性が
文字多重放送の各チヤンネルに対して一様であつ
ても、その各チヤンネルの放送局側の変調器の低
域群遅延特性が異なつておれば、Ａ点での総合の
低域群遅延特性は、例えば或るチヤンネルに対し
ては第３図ａのように平坦になり、他のチヤンネ
ルに対しては同図ｂのように傾斜を持つことにな
る。従つて、後者のチヤンネルを受信した場合に
は、第５図のＢ点での総合の低域群遅延特性の傾
斜を平坦或いは充分緩慢にする必要がある。この
ためＡ点の低域群遅延特性が第３図のａ及びｂと
なる二つの放送チヤンネルを対象とする場合に
は、前記群遅延補正回路１０は第３図ｂと逆の特
性を有する一種の進相回路として構成すればよ
い。
点での総合の低域群遅延特性の傾斜を補正するた
めに設けたものであり、これを選択的に接離する
ようにしたのは次の理由による。即ち、前述した
ように、受信機内の回路１での低域群遅延特性が
文字多重放送の各チヤンネルに対して一様であつ
ても、その各チヤンネルの放送局側の変調器の低
域群遅延特性が異なつておれば、Ａ点での総合の
低域群遅延特性は、例えば或るチヤンネルに対し
ては第３図ａのように平坦になり、他のチヤンネ
ルに対しては同図ｂのように傾斜を持つことにな
る。従つて、後者のチヤンネルを受信した場合に
は、第５図のＢ点での総合の低域群遅延特性の傾
斜を平坦或いは充分緩慢にする必要がある。この
ためＡ点の低域群遅延特性が第３図のａ及びｂと
なる二つの放送チヤンネルを対象とする場合に
は、前記群遅延補正回路１０は第３図ｂと逆の特
性を有する一種の進相回路として構成すればよ
い。
一方、前記判定回路１２は、具体的には第６図
に示すように、前述のFRC検出出力パルスが抵
抗R1，R2及びコンデンサ（Ｃ）で積分されて一
方の入力端子に印加され、他方の入力端子に分圧
抵抗R3，R4によつて得る一定電圧がスレツシユ
ホールドレベルとして印加されるコンパレータ
（CP）と、このコンパレータの出力パルスがＪ端
子及びＫ端子に印加され、電源電圧（＋Ｂ）がリ
セツト端子（Ｒ）に印加されるJKフリツプフロ
ツプ（FF）と、この動作するJKフリツプ・フロ
ツプ（FF）と、このフリツプ・フロツプの出力
に応答してリレー１１を切換えるリレードライブ
回路（RD）から構成されている。
に示すように、前述のFRC検出出力パルスが抵
抗R1，R2及びコンデンサ（Ｃ）で積分されて一
方の入力端子に印加され、他方の入力端子に分圧
抵抗R3，R4によつて得る一定電圧がスレツシユ
ホールドレベルとして印加されるコンパレータ
（CP）と、このコンパレータの出力パルスがＪ端
子及びＫ端子に印加され、電源電圧（＋Ｂ）がリ
セツト端子（Ｒ）に印加されるJKフリツプフロ
ツプ（FF）と、この動作するJKフリツプ・フロ
ツプ（FF）と、このフリツプ・フロツプの出力
に応答してリレー１１を切換えるリレードライブ
回路（RD）から構成されている。
さて、前記FRC検出出力パルスは第５図の回
路５でFRC信号が検出される毎に１パルスずつ
発生（第１図参照）されるから、FRC信号が波
形歪等を受けずに正常に検出されている場合即ち
Ａ点の低域群遅延特性が第３図のａとなるチヤン
ネルの受信状態では、上記FRC検生パルスは繰
り返し周波数が60Hzの連続したパルス列信号とな
る。なぜなら、テレビ文字多重システムでは、前
述した如く1/60秒周期の各垂直ブランキング期間
に、文字信号が送られて来るからである。
路５でFRC信号が検出される毎に１パルスずつ
発生（第１図参照）されるから、FRC信号が波
形歪等を受けずに正常に検出されている場合即ち
Ａ点の低域群遅延特性が第３図のａとなるチヤン
ネルの受信状態では、上記FRC検生パルスは繰
り返し周波数が60Hzの連続したパルス列信号とな
る。なぜなら、テレビ文字多重システムでは、前
述した如く1/60秒周期の各垂直ブランキング期間
に、文字信号が送られて来るからである。
ところが、上記の状態から、Ａ点の低域群遅延
特性が例えば第３図ｂとなるチヤンネルに切換え
る（第７図のt1時点）と、前述の如くFRC信号が
正確に検出されなくなるので、t1時点以後では
FRC検出出力パルスが同図イの如く消滅する。
このため、コンデンサ（ｃ）及び抵抗R1，R2に
よる積分電圧波形が同図ロの如く低下し、これに
よりコンパレータ（CP）の出力は同図ハの如く
変化する。一方、JKフリツプ・フロツプ（FF）
は受信機の電源投入時の電源電圧（＋Ｂ）の立上
りによつてリセツトされており、この状態でコン
パレータ（CP）の出力ハが上記フリツプ・フロ
ツプ（FF）のＪ及びＫ端子に印加されるから、
ネガテイブエツジ動作型のＴフリツプ・フロツプ
として動作するこのFFは上記出力ハの立下り時
にのみ反転動作して、そのＱ出力が同図ニの如く
ロウからハイに切換わる。従つて、このＱ出力ニ
に応答するリレードライブ回路（RD）の出力電
圧も同様にロウ（OV）からハイ（＋Ｂ電圧）ま
で切換わるので、リレー１１がオフとなつてリレ
ースイツチが図示と逆の状態に切換わる。このた
め、第５図の群遅延補正回路１０が回路１，２間
の信号路に挿入されることになり、従つて、この
補正回路１０の出力点Ｂでの総合の低域群遅延特
性の傾斜が平坦或いは充分緩慢にされる。このた
め、Ｂ点について考えれば、FRC信号の波形歪
が改善されることになり、従つて、このFRC信
号の検出動作が正確に行なわれることになる訳で
ある。
特性が例えば第３図ｂとなるチヤンネルに切換え
る（第７図のt1時点）と、前述の如くFRC信号が
正確に検出されなくなるので、t1時点以後では
FRC検出出力パルスが同図イの如く消滅する。
このため、コンデンサ（ｃ）及び抵抗R1，R2に
よる積分電圧波形が同図ロの如く低下し、これに
よりコンパレータ（CP）の出力は同図ハの如く
変化する。一方、JKフリツプ・フロツプ（FF）
は受信機の電源投入時の電源電圧（＋Ｂ）の立上
りによつてリセツトされており、この状態でコン
パレータ（CP）の出力ハが上記フリツプ・フロ
ツプ（FF）のＪ及びＫ端子に印加されるから、
ネガテイブエツジ動作型のＴフリツプ・フロツプ
として動作するこのFFは上記出力ハの立下り時
にのみ反転動作して、そのＱ出力が同図ニの如く
ロウからハイに切換わる。従つて、このＱ出力ニ
に応答するリレードライブ回路（RD）の出力電
圧も同様にロウ（OV）からハイ（＋Ｂ電圧）ま
で切換わるので、リレー１１がオフとなつてリレ
ースイツチが図示と逆の状態に切換わる。このた
め、第５図の群遅延補正回路１０が回路１，２間
の信号路に挿入されることになり、従つて、この
補正回路１０の出力点Ｂでの総合の低域群遅延特
性の傾斜が平坦或いは充分緩慢にされる。このた
め、Ｂ点について考えれば、FRC信号の波形歪
が改善されることになり、従つて、このFRC信
号の検出動作が正確に行なわれることになる訳で
ある。
なお、これまでは第５図のＡ点での総合の低域
群遅延特性が第３図のａ又はｂとなる受信チヤン
ネルの場合について説明したが、更に上記遅延特
性が第３図ｃとなる受信チヤンネルも存在する場
合があるので、そのような場合には次のようにす
ればよい。即ち、進相特性及び遅相特性をそれぞ
れ有する群遅延補正回路を複数個設けると共に、
第６図の判定回路によつて駆動されるロータリー
リレーを使用し、このリレーによつて上記各補正
回路が順次切換えられて第５図のＡ，Ｂ点間に接
続され、その補正回路の特定の一つが接続された
状態で前記切換動作が停止されるよう構成すれば
よい。
群遅延特性が第３図のａ又はｂとなる受信チヤン
ネルの場合について説明したが、更に上記遅延特
性が第３図ｃとなる受信チヤンネルも存在する場
合があるので、そのような場合には次のようにす
ればよい。即ち、進相特性及び遅相特性をそれぞ
れ有する群遅延補正回路を複数個設けると共に、
第６図の判定回路によつて駆動されるロータリー
リレーを使用し、このリレーによつて上記各補正
回路が順次切換えられて第５図のＡ，Ｂ点間に接
続され、その補正回路の特定の一つが接続された
状態で前記切換動作が停止されるよう構成すれば
よい。
また、本発明は上述したテレビ文字多重受信機
に限定されるものではなく、FRC（フレーミン
グコード）信号に続くデータ信号を受信する装置
であれば適用できる。
に限定されるものではなく、FRC（フレーミン
グコード）信号に続くデータ信号を受信する装置
であれば適用できる。
以上説明した如く、本発明のデジタル信号受信
機はFRC信号の検出パルスを判定して受信機内
の伝送路の群遅延特性を切換えて補正するように
しているので、FRC信号及びデータ信号を常に
正確且つ確実に検出できると云う利点がある。
機はFRC信号の検出パルスを判定して受信機内
の伝送路の群遅延特性を切換えて補正するように
しているので、FRC信号及びデータ信号を常に
正確且つ確実に検出できると云う利点がある。
第１図はテレビ文字多重信号の構成を示す図、
第２図は従来の受信機の要部概略構成を示す図、
第３図は送信機側から受信機側までの総合の群遅
延特性を示す図、第４図は受信機内で検出される
CRI信号とFRC信号の観測波形を示す図、第５図
は本発明による受信機の概略構成を示す図、第６
図はその判定回路の具体例を示す図、第７図はそ
の各部の動作波形図である。 １…チユーナ〜VIF検波器までを含む回路、２
…文字信号抜取り用のゲート回路、３…スライサ
ー回路、４…サンプリングクロツク作成回路、５
…FRC信号検出兼タイミングパルス発生回路、
６…直列／並列変換回路、７…文字信号処理回
路、８…映像回路、１０…群遅延特性補正回路、
１１…リレー、１２…判定回路。
第２図は従来の受信機の要部概略構成を示す図、
第３図は送信機側から受信機側までの総合の群遅
延特性を示す図、第４図は受信機内で検出される
CRI信号とFRC信号の観測波形を示す図、第５図
は本発明による受信機の概略構成を示す図、第６
図はその判定回路の具体例を示す図、第７図はそ
の各部の動作波形図である。 １…チユーナ〜VIF検波器までを含む回路、２
…文字信号抜取り用のゲート回路、３…スライサ
ー回路、４…サンプリングクロツク作成回路、５
…FRC信号検出兼タイミングパルス発生回路、
６…直列／並列変換回路、７…文字信号処理回
路、８…映像回路、１０…群遅延特性補正回路、
１１…リレー、１２…判定回路。
Claims (1)
- 【特許請求の範囲】 １ データのサンプリングタイミングを決めるク
ロツク・ラン・イン信号とサンプリングされたデ
ータの並列変換タイミングを決めるフレーミング
コード信号がデータに先立つて順次送られる型式
のデジタル信号を受信する受信機に於いて、 受信復調した前記デジタル信号から前記フレー
ミングコード信号を抽出して検出する検出回路
と、 前記検出回路の出力を識別することによつて放
送局側から受信機内の復調回路の出力端までの伝
送路の総合の群遅延特性を判別する判別回路と、 前記復調回路の前段側の受信機内伝送路に設け
られ前記判別回路の出力に応答して前記復調回路
の出力端での群遅延特性を補正する回路とを備え
てなるデジタル信号受信機。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP744881A JPS57121383A (en) | 1981-01-20 | 1981-01-20 | Digital signal receiver |
| CA000394291A CA1177138A (en) | 1981-01-20 | 1982-01-15 | Digital signal receiver |
| AU79594/82A AU554973B2 (en) | 1981-01-20 | 1982-01-18 | Digital receiver error detection |
| EP19820100350 EP0056649B1 (en) | 1981-01-20 | 1982-01-19 | Digital signal receiver |
| DE8282100350T DE3266081D1 (en) | 1981-01-20 | 1982-01-19 | Digital signal receiver |
| US06/640,244 US4561100A (en) | 1981-01-20 | 1984-08-13 | Digital signal receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP744881A JPS57121383A (en) | 1981-01-20 | 1981-01-20 | Digital signal receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57121383A JPS57121383A (en) | 1982-07-28 |
| JPS6243633B2 true JPS6243633B2 (ja) | 1987-09-16 |
Family
ID=11666114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP744881A Granted JPS57121383A (en) | 1981-01-20 | 1981-01-20 | Digital signal receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57121383A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121334A (en) * | 1981-01-21 | 1982-07-28 | Sanyo Electric Co Ltd | Digital signal receiver |
-
1981
- 1981-01-20 JP JP744881A patent/JPS57121383A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57121383A (en) | 1982-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4358790A (en) | Electrical data pulse slicing | |
| US5497205A (en) | Apparatus for processing BPSK signal transmitted with NTSC TV on quadrature-phase video | |
| JP3299396B2 (ja) | 直角位相映像搬送波にディジタル信号を有するｎｔｓｃｔｖ信号処理装置 | |
| AU581502B2 (en) | Synchronization recovery in a communications system | |
| KR960028391A (ko) | 엔티에스시 텔레비젼신호의 추적 및 재추적 구간내에 실린 디지탈 신호를 수신하기 위한 수신기 | |
| EP0128921B1 (en) | Apparatus for deriving information signals for component television video signal reception | |
| CA2220740C (en) | Symbol decoding apparatus with plural data slicers and an adaptive ntsc co-channel interference filter | |
| US6023306A (en) | NTSC interference detectors using comb filters that suppress digital TV pilot carrier for NTSC extraction | |
| EP0056649B1 (en) | Digital signal receiver | |
| CA2224786C (en) | Method and device for transmitting additional data in television channels | |
| US4461002A (en) | Digital signal receiver | |
| JPS6243633B2 (ja) | ||
| JPS6243634B2 (ja) | ||
| JPS648938B2 (ja) | ||
| JPS6237872B2 (ja) | ||
| US6292223B1 (en) | Receiving device for receiving video and teletext signals | |
| KR0173693B1 (ko) | 텔레비젼 신호 내의 디지탈 신호를 위해 오버샘플링 아날로그-디지탈 변환을 하는 수신기 | |
| CA2241590C (en) | Digital tv receiver circuitry for detecting and suppressing ntsc co-channel interference | |
| JP2517003B2 (ja) | テレビジョン制御信号送受信方法 | |
| KR100230913B1 (ko) | 디지탈 수신기의 잔류 직류 제거장치 | |
| KR0167899B1 (ko) | 고품위 텔레비젼 시스템의 데이타 세그멘트 동기 검출회로 | |
| JPS59112776A (ja) | デジタルデ−タ受信機 | |
| JPS63314085A (ja) | ファクシミリ放送受信装置 | |
| JP2579141B2 (ja) | テレビジヨン受信機 | |
| JPS589448A (ja) | 多重化信号受信装置 |