JPS6237872B2 - - Google Patents
Info
- Publication number
- JPS6237872B2 JPS6237872B2 JP9325981A JP9325981A JPS6237872B2 JP S6237872 B2 JPS6237872 B2 JP S6237872B2 JP 9325981 A JP9325981 A JP 9325981A JP 9325981 A JP9325981 A JP 9325981A JP S6237872 B2 JPS6237872 B2 JP S6237872B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- receiver
- group delay
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 238000005070 sampling Methods 0.000 claims description 11
- 238000009432 framing Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0357—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for error detection or correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明はテレビ文字放送受信機等のデジタル信
号受信機に関し、特にデータが伝送路の群遅延歪
みを受けて正確にサンプリングされなくなるのを
防止することを目的とする。
号受信機に関し、特にデータが伝送路の群遅延歪
みを受けて正確にサンプリングされなくなるのを
防止することを目的とする。
テレビジヨン受像機を対象とするデジタル伝送
システムとして文字多重放送があり、このシステ
ムは周知のようにテレビジヨン放送信号の垂直ブ
ランキング期間内の適当な1H〜数Ｈ（Ｈ：水平
走査期間）内に文字、図形等のデータを表わすデ
ジタル信号を挿入して伝送するものである。
システムとして文字多重放送があり、このシステ
ムは周知のようにテレビジヨン放送信号の垂直ブ
ランキング期間内の適当な1H〜数Ｈ（Ｈ：水平
走査期間）内に文字、図形等のデータを表わすデ
ジタル信号を挿入して伝送するものである。
第１図は斯るテレビ文字多重システムに於い
て、文字信号（データ）が挿入された垂直ブラン
キング期間内の20H目の1H分を表わしている。
即ち、この20H目の期間には、水平同期信号
（HS）のバツクポーチに位置するカラーバースト
信号（CG）から一定時間後に始まり“１”、
“０”の繰り返しからなるクロツク・ラン・イン
信号（CRI）と、このCRI信号に続く８ビツトの
フレーミングコード信号（FRC）と、このFRC
信号の次のビツトから1Hの終りまで続くデータ
信号（DA）が挿入されている。
て、文字信号（データ）が挿入された垂直ブラン
キング期間内の20H目の1H分を表わしている。
即ち、この20H目の期間には、水平同期信号
（HS）のバツクポーチに位置するカラーバースト
信号（CG）から一定時間後に始まり“１”、
“０”の繰り返しからなるクロツク・ラン・イン
信号（CRI）と、このCRI信号に続く８ビツトの
フレーミングコード信号（FRC）と、このFRC
信号の次のビツトから1Hの終りまで続くデータ
信号（DA）が挿入されている。
前記CRI信号は前述したように“１”、“０”の
繰り返しからなる16または18ビツトの信号として
構成されており、テレビジヨン受像機内で前記デ
ータ信号（DA）の抜き取り用のサンプリングパ
ルスを作成する際の時間基準となるものである。
また、前記FRC信号は１ビツトの誤り保護機能
が得られるように選定された８ビツトのコード信
号であり、サンプリングされて抜き取られたデー
タ信号を８ビツトずつ並列変換して行く際の時間
基準となるものである。そして、このFRC信号
としては可能なコード構成が多数あるので、その
うちの適当なものを採用すればよい訳であるが、
例えばNHKのC55方式では11100101が採用され、
また、英国のテレテキスト方式では11100100が、
更にフランスのアンテイオープ方式では11100111
がそれぞれ採用されている。
繰り返しからなる16または18ビツトの信号として
構成されており、テレビジヨン受像機内で前記デ
ータ信号（DA）の抜き取り用のサンプリングパ
ルスを作成する際の時間基準となるものである。
また、前記FRC信号は１ビツトの誤り保護機能
が得られるように選定された８ビツトのコード信
号であり、サンプリングされて抜き取られたデー
タ信号を８ビツトずつ並列変換して行く際の時間
基準となるものである。そして、このFRC信号
としては可能なコード構成が多数あるので、その
うちの適当なものを採用すればよい訳であるが、
例えばNHKのC55方式では11100101が採用され、
また、英国のテレテキスト方式では11100100が、
更にフランスのアンテイオープ方式では11100111
がそれぞれ採用されている。
第２図は上述の如き文字多重信号の受信機能を
備えたテレビジヨン受信機の概略構成を示してい
る。即ち、１は受像機内のチユーナからVIF（映
像中間周波）検波器を含む回路、２はそのVIF検
波出力から文字多重信号が挿入された1H分を抜
き取る文字信号抜取り用のゲート回路、３はその
ゲート出力の振幅の1/2のレベルでスライスする
ことによつて矩形波に変換するデータスライサー
回路である。また、４はこのスライサー回路の出
力信号（第１図）中のCRI信号を得てサンプリン
グロツクを作成するサンプリングクロツク作成回
路、５は上記スライサー回路の出力信号のFRC
信号を検出してデータ信号の８ビツト毎のタイミ
ングパルスを作成するFRC信号検出兼タイミン
グパルス発生回路、６は上記サンプリングパルス
によつて上記スライサー回路の出力信号中からデ
ータ信号をサンプリングして抜き取り、且つ、そ
の順次抜き取られたデータ信号を上記タイミング
パルスによつて８ビツトずつ並列信号に変換して
導出する直列／並列変換回路である。そして、７
はその導出された各８ビツトの信号をテレビ画面
上の適当な位置に映出できるようにデジタル処理
する文字信号処理回路、８はこの回路７からの出
力信号を前記回路１からのテレビジヨン映像信号
に重畳して受像管９に供給する映像回路である。
備えたテレビジヨン受信機の概略構成を示してい
る。即ち、１は受像機内のチユーナからVIF（映
像中間周波）検波器を含む回路、２はそのVIF検
波出力から文字多重信号が挿入された1H分を抜
き取る文字信号抜取り用のゲート回路、３はその
ゲート出力の振幅の1/2のレベルでスライスする
ことによつて矩形波に変換するデータスライサー
回路である。また、４はこのスライサー回路の出
力信号（第１図）中のCRI信号を得てサンプリン
グロツクを作成するサンプリングクロツク作成回
路、５は上記スライサー回路の出力信号のFRC
信号を検出してデータ信号の８ビツト毎のタイミ
ングパルスを作成するFRC信号検出兼タイミン
グパルス発生回路、６は上記サンプリングパルス
によつて上記スライサー回路の出力信号中からデ
ータ信号をサンプリングして抜き取り、且つ、そ
の順次抜き取られたデータ信号を上記タイミング
パルスによつて８ビツトずつ並列信号に変換して
導出する直列／並列変換回路である。そして、７
はその導出された各８ビツトの信号をテレビ画面
上の適当な位置に映出できるようにデジタル処理
する文字信号処理回路、８はこの回路７からの出
力信号を前記回路１からのテレビジヨン映像信号
に重畳して受像管９に供給する映像回路である。
第２図の受信機は概ね以上のように構成されて
いるが、ここで注意すべきは受像機内のチユーナ
からVIF回路までを含む回路１の出力点Ａでの総
合の群遅延特性である。即ち、一般にテレビジヨ
ン受信機では、チユーナ〜VIF回路の群遅延特性
が送信機側の群遅延特性によつて相殺されるよう
に選定されているが、これは映像信号帯域中の高
域部分（３〜4MHz帯）についてのみ言えること
であり、映像信号帯域中の低域部分（０〜2MHz
帯）については必ずしもそのように考慮されてい
ない。従つて、第２図のＡ点での群遅延特性即ち
送信機側及び受信機側を含む総合の群遅延特性の
低域部（以下、これを低域群遅延特性と称す）は
第３図に示すように平担な場合ａもあれば、傾斜
している場合ｂ，ｃもあり、これは送信機側の変
調器及び受信機内のチユーナ〜VIF回路のそれぞ
れの群遅延特性によつて決まる。
いるが、ここで注意すべきは受像機内のチユーナ
からVIF回路までを含む回路１の出力点Ａでの総
合の群遅延特性である。即ち、一般にテレビジヨ
ン受信機では、チユーナ〜VIF回路の群遅延特性
が送信機側の群遅延特性によつて相殺されるよう
に選定されているが、これは映像信号帯域中の高
域部分（３〜4MHz帯）についてのみ言えること
であり、映像信号帯域中の低域部分（０〜2MHz
帯）については必ずしもそのように考慮されてい
ない。従つて、第２図のＡ点での群遅延特性即ち
送信機側及び受信機側を含む総合の群遅延特性の
低域部（以下、これを低域群遅延特性と称す）は
第３図に示すように平担な場合ａもあれば、傾斜
している場合ｂ，ｃもあり、これは送信機側の変
調器及び受信機内のチユーナ〜VIF回路のそれぞ
れの群遅延特性によつて決まる。
ところで、前述した文字多重信号のビツト・レ
ートは例えば先のNHKのC55方式では5.73Mb／
Ｓに選定されている。このため、前述のクロツ
ク・ラン・イン（CRI）信号のように１ビツト毎
の“１”、“０”の繰り返し信号の場合には、その
繰り返し周波数はビツト・レートの1/2即ち約
2.86MHzに相当することになる。このことはCRI
信号は先の第３図の遅延特性の低域部（０〜
2MHz帯域）の影響を殆んど受けないことを意味
する。
ートは例えば先のNHKのC55方式では5.73Mb／
Ｓに選定されている。このため、前述のクロツ
ク・ラン・イン（CRI）信号のように１ビツト毎
の“１”、“０”の繰り返し信号の場合には、その
繰り返し周波数はビツト・レートの1/2即ち約
2.86MHzに相当することになる。このことはCRI
信号は先の第３図の遅延特性の低域部（０〜
2MHz帯域）の影響を殆んど受けないことを意味
する。
一方、文字多重信号中のフレーミングコード
（FRC）信号のビツト・レートも当然5.73Mb／Ｓ
になつている。しかし、このFRC信号は前述の
如く１ビツト毎の周期的な繰り返し信号となつて
いない。このことはFRC信号には比較的低い
（即ち、2MHz以下の）周波数成分が含まれてい
ることを意味し、従つて、FRC信号が第３図の
群遅延特性の低域部の影響を受け、波形歪及び位
相歪が生じることになる。
（FRC）信号のビツト・レートも当然5.73Mb／Ｓ
になつている。しかし、このFRC信号は前述の
如く１ビツト毎の周期的な繰り返し信号となつて
いない。このことはFRC信号には比較的低い
（即ち、2MHz以下の）周波数成分が含まれてい
ることを意味し、従つて、FRC信号が第３図の
群遅延特性の低域部の影響を受け、波形歪及び位
相歪が生じることになる。
第４図イ〜ヘは先のNHK−C55方式（FRC：
11100101）の文字多重信号に対して、第３図の低
域遅延量（DL）を変化させた場合に、第２図の
ゲート回路２から導出されるCRI信号とFRC信号
の波形を示したものである。この第４図から判る
ように、上記低域遅延量（DL）が負方向に増大
〔イ〜ニ〕した場合には、FRC信号の冒頭部を連
続する“１”（ハイレベル信号）の期間のうち最
後のビツト（３ビツト目）での波形歪が大きくな
り、逆に上記低域遅延量（DL）が正方向に増大
〔ホ〜ヘ〕した場合には、上記冒頭部の最初のビ
ツト（１ビツト目）での波形歪が大きくなる訳で
ある。そして、このFRC信号がスライスされた
後にサンプリングされるのであるが、ここで
FRC信号の前述した冒頭部とスライスレベルＬ
及びサンプリングパルス（SP）との関係を示せ
ば第５図のようになる。その際、同図中の破線は
低域遅延量（DL）が正の場合を表わし、一点鎖
線は負の場合を表わしている。従つて、この第５
図から判るように、低域遅延量（DL）が正の場
合はFRC信号の冒頭部の１ビツト目が正確に検
出されず、逆に上記遅延量（DL）が負の場合は
上記冒頭部のビツト目が正確に検出されなくなつ
て所謂ビツト・エラーが生じることになる。この
ことはFRC信号と同様に2MHz以下の低域成分を
含むデータ信号についても言えることであり、従
つて、低域遅延量（DL）の影響によつてデータ
信号が正確にサンプリングされないと言う問題が
あつた。
11100101）の文字多重信号に対して、第３図の低
域遅延量（DL）を変化させた場合に、第２図の
ゲート回路２から導出されるCRI信号とFRC信号
の波形を示したものである。この第４図から判る
ように、上記低域遅延量（DL）が負方向に増大
〔イ〜ニ〕した場合には、FRC信号の冒頭部を連
続する“１”（ハイレベル信号）の期間のうち最
後のビツト（３ビツト目）での波形歪が大きくな
り、逆に上記低域遅延量（DL）が正方向に増大
〔ホ〜ヘ〕した場合には、上記冒頭部の最初のビ
ツト（１ビツト目）での波形歪が大きくなる訳で
ある。そして、このFRC信号がスライスされた
後にサンプリングされるのであるが、ここで
FRC信号の前述した冒頭部とスライスレベルＬ
及びサンプリングパルス（SP）との関係を示せ
ば第５図のようになる。その際、同図中の破線は
低域遅延量（DL）が正の場合を表わし、一点鎖
線は負の場合を表わしている。従つて、この第５
図から判るように、低域遅延量（DL）が正の場
合はFRC信号の冒頭部の１ビツト目が正確に検
出されず、逆に上記遅延量（DL）が負の場合は
上記冒頭部のビツト目が正確に検出されなくなつ
て所謂ビツト・エラーが生じることになる。この
ことはFRC信号と同様に2MHz以下の低域成分を
含むデータ信号についても言えることであり、従
つて、低域遅延量（DL）の影響によつてデータ
信号が正確にサンプリングされないと言う問題が
あつた。
そこで、本発明はFRC信号の前述の如きビツ
ト・エラーを検出し、その検出出力に応じて受信
機内の信号略の群遅延特性を切換え、それによつ
て前述の問題を解決したものである。以下、その
詳細を説明する。
ト・エラーを検出し、その検出出力に応じて受信
機内の信号略の群遅延特性を切換え、それによつ
て前述の問題を解決したものである。以下、その
詳細を説明する。
第６図は本発明による文字放送受信機の一実施
例の概略構成を示しており、第２図と同一機能ブ
ロツクには同一図番を付すことによつて説明を省
略するが、ここでは次の回路ブロツクを付加した
点を特徴としている。即ち、チユーナからVIF検
波器までを含む回路１と文字信号抜取り用のゲー
ト回路２との間に、適当なLCフイルタで構成さ
れた第１、第２の群遅延特性補正回路１０，１１
がリレー１２，１３によつて選択的に接離される
ようにすると共に、FRC信号中の数ビツト連続
するハイレベル期間の最初のビツトと最後のビツ
トのビツト・エラーを検出するビツト・エラー検
出回路１４を設け、この検出回路の各検出出力に
応じて前記リレー１２，１３をそれぞれ切換える
ようにした構成がそれである。
例の概略構成を示しており、第２図と同一機能ブ
ロツクには同一図番を付すことによつて説明を省
略するが、ここでは次の回路ブロツクを付加した
点を特徴としている。即ち、チユーナからVIF検
波器までを含む回路１と文字信号抜取り用のゲー
ト回路２との間に、適当なLCフイルタで構成さ
れた第１、第２の群遅延特性補正回路１０，１１
がリレー１２，１３によつて選択的に接離される
ようにすると共に、FRC信号中の数ビツト連続
するハイレベル期間の最初のビツトと最後のビツ
トのビツト・エラーを検出するビツト・エラー検
出回路１４を設け、この検出回路の各検出出力に
応じて前記リレー１２，１３をそれぞれ切換える
ようにした構成がそれである。
ここで、前記第１第２群遅延特性補正回路１
０，１１は第３図の低域群遅延特性を補正するた
めに設けたものであり、その第１群遅延特性補正
回路１０には第３図ｂと逆即ち横軸に対して対称
な特性（進相特性）を持たせ、第２群遅延特性補
正回路１１には第３図ｃと逆の特性（遅相特性）
を持たせる。その際、その各特性の具体的な設計
に当つては、各文字放送チヤンネルの低域群遅延
特性を考慮し、それらの平均的域いは代表的な特
性に選定する。
０，１１は第３図の低域群遅延特性を補正するた
めに設けたものであり、その第１群遅延特性補正
回路１０には第３図ｂと逆即ち横軸に対して対称
な特性（進相特性）を持たせ、第２群遅延特性補
正回路１１には第３図ｃと逆の特性（遅相特性）
を持たせる。その際、その各特性の具体的な設計
に当つては、各文字放送チヤンネルの低域群遅延
特性を考慮し、それらの平均的域いは代表的な特
性に選定する。
一方、前記ビツト・エラー検出回路４４は、例
えば具体的には、FRC信号検出兼タイミングパ
ルス発出回路５から得るFRC信号と予め適当な
メモリ内に格納されたFRC信号の１ビツト目及
び３ビツト目を比較し、その各一致・不一致を検
出する回路として構成されており、１ビツト目と
３ビツト目の各検出出力b1，b3が第１第２リレー
ドライブ回路１５，１６の各スイツチング信号と
して印加されるようになつている。
えば具体的には、FRC信号検出兼タイミングパ
ルス発出回路５から得るFRC信号と予め適当な
メモリ内に格納されたFRC信号の１ビツト目及
び３ビツト目を比較し、その各一致・不一致を検
出する回路として構成されており、１ビツト目と
３ビツト目の各検出出力b1，b3が第１第２リレー
ドライブ回路１５，１６の各スイツチング信号と
して印加されるようになつている。
さて、斯る第６図の実施例に於いて、今、受信
した域る文字放送チヤンネルのＡ点での低域群遅
特性が第３図ｂのようになつている場合は、ゲー
ト回路２からのFRC信号は第５図の破線のよう
になつて１ビツト目の“１”が誤つて“０”とし
てサンプリングされることになる。このため、ビ
ツト・エラー検出回路１４の１ビツト目の検出出
力b1は不一致を示すものとなり、この検出出力を
得て第１リレードライブ回路１５がリレー１２を
図示と逆の状態に切換える。他方、上記検出回路
１４の３ビツト目の検出出力b3は一致を示すもの
となつており、このため第２リレードライブ回路
１６はリレー１３を図示の状態に保持せしめてい
る。従つて、この場合は第３図ｂと逆特性を持つ
第１群遅延特性補正回路１０が回路１，２間に挿
入され、Ｂ点での低域群遅延特性が平担化される
ことになる。その結果、FRC信号及びデータ信
号の波形歪が補正され、正確にサンプリングが行
なわれる訳である。
した域る文字放送チヤンネルのＡ点での低域群遅
特性が第３図ｂのようになつている場合は、ゲー
ト回路２からのFRC信号は第５図の破線のよう
になつて１ビツト目の“１”が誤つて“０”とし
てサンプリングされることになる。このため、ビ
ツト・エラー検出回路１４の１ビツト目の検出出
力b1は不一致を示すものとなり、この検出出力を
得て第１リレードライブ回路１５がリレー１２を
図示と逆の状態に切換える。他方、上記検出回路
１４の３ビツト目の検出出力b3は一致を示すもの
となつており、このため第２リレードライブ回路
１６はリレー１３を図示の状態に保持せしめてい
る。従つて、この場合は第３図ｂと逆特性を持つ
第１群遅延特性補正回路１０が回路１，２間に挿
入され、Ｂ点での低域群遅延特性が平担化される
ことになる。その結果、FRC信号及びデータ信
号の波形歪が補正され、正確にサンプリングが行
なわれる訳である。
また、受信した文字放送チヤンネルの、Ａ点で
の低域群遅延特性が第３図Ｃのようになつている
場合には、ゲート回路２からのFRC信号は第５
図の一点鎖線のようになつて３ビツト目が誤つて
サンプリングされる。このため、ビツト・エラー
検出回路１４の検出出力b1，b3のb1が一致を示
し、b3が不一致を示すことになるから前述と同様
にしてリレー１２が図示の状態となり、リレー１
３が図示と逆の状態になる。従つて、この場合に
は第３図Ｃと逆特性を持つ第２群遅延特性補正回
路１１が回路１，２間に挿入され、Ｂ点での低域
群遅延特性が同様に平担化される。このため、こ
の場合もFRC信号及びデータ信号のサンプリン
グが正確に行なわれる訳である。
の低域群遅延特性が第３図Ｃのようになつている
場合には、ゲート回路２からのFRC信号は第５
図の一点鎖線のようになつて３ビツト目が誤つて
サンプリングされる。このため、ビツト・エラー
検出回路１４の検出出力b1，b3のb1が一致を示
し、b3が不一致を示すことになるから前述と同様
にしてリレー１２が図示の状態となり、リレー１
３が図示と逆の状態になる。従つて、この場合に
は第３図Ｃと逆特性を持つ第２群遅延特性補正回
路１１が回路１，２間に挿入され、Ｂ点での低域
群遅延特性が同様に平担化される。このため、こ
の場合もFRC信号及びデータ信号のサンプリン
グが正確に行なわれる訳である。
なお、第１第２群遅延特性補正回路１０，１１
の各特性は一義的に決定されるので、種々の低域
群遅延特性を呈する文字放送チヤンネルが多数存
在する場合には、その全ての文字放送チヤンネル
に対して完全な補正を行うことはできないが、前
述の如き波形歪をそのチヤンネルの各々について
或る程度改善できることになる。
の各特性は一義的に決定されるので、種々の低域
群遅延特性を呈する文字放送チヤンネルが多数存
在する場合には、その全ての文字放送チヤンネル
に対して完全な補正を行うことはできないが、前
述の如き波形歪をそのチヤンネルの各々について
或る程度改善できることになる。
また、第７図は本発明の他の実施例を示してお
り、同図においては第６図との対応部分に同一図
番を付して簡単に説明する。即ち、この実施例で
は、チユーナ１′とVIF増幅兼検波器１″との間
に、それぞれ第８図ａ，ｂ，ｃの群遅延特性を有
するIF帯域特性決定用のSAW（表面弾性波）フ
イルタ１７，１８，１９を配置し、これらのフイ
ルタをビツト・エラー検出回路１４の出力b1，b3
に応答するリレー１２，１３によつて選択的に切
換接続するようにしたものである。
り、同図においては第６図との対応部分に同一図
番を付して簡単に説明する。即ち、この実施例で
は、チユーナ１′とVIF増幅兼検波器１″との間
に、それぞれ第８図ａ，ｂ，ｃの群遅延特性を有
するIF帯域特性決定用のSAW（表面弾性波）フ
イルタ１７，１８，１９を配置し、これらのフイ
ルタをビツト・エラー検出回路１４の出力b1，b3
に応答するリレー１２，１３によつて選択的に切
換接続するようにしたものである。
なお、上記SAWフイルタ１７〜１８は映像中
間周波数帯域で動作するものであるが、ここでは
その特性を便宜上ベースバンドで示している。
間周波数帯域で動作するものであるが、ここでは
その特性を便宜上ベースバンドで示している。
この実施例に於いて、今、例えば、前記SAW
フイルタ１７〜１９の１７がチユーナ１′とVIF
増幅兼検波器１″の間に接続されているものとす
ると、送信機側の群遅延特性が第９図ｂである文
字放送チヤンネルを受信した場合は、Ａ点での総
合の群遅延特性は前述の第３図ｂのようになる。
従つて、この場合は第６図の実施例と同様にビツ
ト・エラー検出回路１４の出力b1によつてリレー
１２が図示と逆の状態に切換えられ前記SAWフ
イルタの１８に切換接続される。その結果、Ａ点
での総合の群遅延特性の低域部が平担になる訳で
ある。また、送信機側の群遅延特性が第９図ｃで
ある文字放送チヤンネルを受信した場合は、同様
にリレー１３によつてSAWフイルタの１９に切
換接続され、上記群遅延特性の低域部が平担にな
る訳である。
フイルタ１７〜１９の１７がチユーナ１′とVIF
増幅兼検波器１″の間に接続されているものとす
ると、送信機側の群遅延特性が第９図ｂである文
字放送チヤンネルを受信した場合は、Ａ点での総
合の群遅延特性は前述の第３図ｂのようになる。
従つて、この場合は第６図の実施例と同様にビツ
ト・エラー検出回路１４の出力b1によつてリレー
１２が図示と逆の状態に切換えられ前記SAWフ
イルタの１８に切換接続される。その結果、Ａ点
での総合の群遅延特性の低域部が平担になる訳で
ある。また、送信機側の群遅延特性が第９図ｃで
ある文字放送チヤンネルを受信した場合は、同様
にリレー１３によつてSAWフイルタの１９に切
換接続され、上記群遅延特性の低域部が平担にな
る訳である。
以上説明した如く、本発明のデジタル信号受信
機は、受信機内の伝送路の群遅延特性を判定し、
その判定結果に応じて上記群遅延特性を補正する
ようにしているので、受信機内の群遅延歪に起因
するFRC信号やデータ信号のサンプリング時の
誤動作を解消することができる。また、その際、
FRC信号中の数ビツト連続するハイレベル信号
期間のビツト・エラーを検出することによつて上
記群遅延特性の判定を行うようにしているので、
上記群遅延特性の低域部が正負何れの方向に傾斜
していても、それを正確に判定でき、従つて、上
述の誤動作を確実に解消できることになる。
機は、受信機内の伝送路の群遅延特性を判定し、
その判定結果に応じて上記群遅延特性を補正する
ようにしているので、受信機内の群遅延歪に起因
するFRC信号やデータ信号のサンプリング時の
誤動作を解消することができる。また、その際、
FRC信号中の数ビツト連続するハイレベル信号
期間のビツト・エラーを検出することによつて上
記群遅延特性の判定を行うようにしているので、
上記群遅延特性の低域部が正負何れの方向に傾斜
していても、それを正確に判定でき、従つて、上
述の誤動作を確実に解消できることになる。
なお、本発明は上述したテレビ文字多重受信機
に限定されるものではなく、FRC（フレーミン
グコード）信号に続きデータ信号を受信する装置
であれば適用できるものである。
に限定されるものではなく、FRC（フレーミン
グコード）信号に続きデータ信号を受信する装置
であれば適用できるものである。
第１図はテレビ文字多重信号の構成を示す図、
第２図は従来の文字多重受信機の要部概略構成を
示す図、第３図はその送信機側から受信機側まで
の総合の群遅延特性を示す図、第４図は受信機内
で検出されるCRI信号とFRC信号の観測波形を示
す図、第５図はFRC信号とサンプリングパルス
の関係を示す図、第６図は本発明受信機の一実施
例の概略構成を示す図、第７図は本発明受信機の
他の実施例の概略構成を示す図、第８図は第７図
の実施例に使用するSAWフイルタの群遅延特性
を示す図、第９図は送信機側の群遅延特性を示す
図である。 １……チユーナ〜VIF検波器までを含む回路、
２……文字信号抜取り用のゲート回路、３……ス
ライサー回路、４……サンプリングクロツク作成
回路、５……FRC信号検出兼タイミングパルス
発生回路、６……直列／並列変換回路、７……文
字信号処理回路、８……映像回路、１０，１１…
…群遅延特性補正回路、１４……ビツト・エラー
検出回路、１５，１６……リレードライブ回路、
１７，１８，１９……SAWフイルタ。
第２図は従来の文字多重受信機の要部概略構成を
示す図、第３図はその送信機側から受信機側まで
の総合の群遅延特性を示す図、第４図は受信機内
で検出されるCRI信号とFRC信号の観測波形を示
す図、第５図はFRC信号とサンプリングパルス
の関係を示す図、第６図は本発明受信機の一実施
例の概略構成を示す図、第７図は本発明受信機の
他の実施例の概略構成を示す図、第８図は第７図
の実施例に使用するSAWフイルタの群遅延特性
を示す図、第９図は送信機側の群遅延特性を示す
図である。 １……チユーナ〜VIF検波器までを含む回路、
２……文字信号抜取り用のゲート回路、３……ス
ライサー回路、４……サンプリングクロツク作成
回路、５……FRC信号検出兼タイミングパルス
発生回路、６……直列／並列変換回路、７……文
字信号処理回路、８……映像回路、１０，１１…
…群遅延特性補正回路、１４……ビツト・エラー
検出回路、１５，１６……リレードライブ回路、
１７，１８，１９……SAWフイルタ。
Claims (1)
- 【特許請求の範囲】 １ データのサンプリングタイミングを決めるク
ロツク・ラン・イン信号とサンプリングされたデ
ータの並列変換タイミングを決めるフレーミング
コード信号がデータに先立つて順次送られる型式
のデジタル信号を受信する受信機に於いて、 受信復調された前記デジタル信号から受信フレ
ーミングコード信号を分離再生する回路と、 前記受信フレーミングコード信号のコードと予
め受信機内に記憶されたフレーミングコードとを
比較して上記受信フレーミングコード信号のビツ
トエラーを検出することにより、放送局側から受
信機内の復調回路の出力端までの総合の群遅延特
性を判別する検出回路と、 前記復調回路の前段側の受信機内伝送路に設け
られ前記検出出力に応答して前記復調回路の出力
端での群遅延特性を補正する回路とを備えてなる
デジタル信号受信機。 ２ 前記ビツトエラーの検出は前記受信フレーミ
ングコード信号中の連続するハイレベル信号期間
の最初のビツトと最後のビツトに対して行なわれ
ることを特徴とする特許請求の範囲第１項記載の
デジタル信号受信機。 ３ 前記群遅延特性の補正回路は、前記受信機内
伝送路に設けられる帯域特性決定用の複数個の
SAWフイルタを前記検出回路の出力に応じて選
択的に接続するようにしたことを特徴とする特許
請求の範囲第１項記載のデジタル信号受信機。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9325981A JPS57207491A (en) | 1981-06-16 | 1981-06-16 | Digital signal receiver |
| CA000394291A CA1177138A (en) | 1981-01-20 | 1982-01-15 | Digital signal receiver |
| AU79594/82A AU554973B2 (en) | 1981-01-20 | 1982-01-18 | Digital receiver error detection |
| US06/340,829 US4461002A (en) | 1981-04-07 | 1982-01-19 | Digital signal receiver |
| DE8282100350T DE3266081D1 (en) | 1981-01-20 | 1982-01-19 | Digital signal receiver |
| EP19820100350 EP0056649B1 (en) | 1981-01-20 | 1982-01-19 | Digital signal receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9325981A JPS57207491A (en) | 1981-06-16 | 1981-06-16 | Digital signal receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57207491A JPS57207491A (en) | 1982-12-20 |
| JPS6237872B2 true JPS6237872B2 (ja) | 1987-08-14 |
Family
ID=14077487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9325981A Granted JPS57207491A (en) | 1981-01-20 | 1981-06-16 | Digital signal receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57207491A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162082A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu General Ltd | 文字放送受信機の波形等価回路 |
-
1981
- 1981-06-16 JP JP9325981A patent/JPS57207491A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57207491A (en) | 1982-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4358790A (en) | Electrical data pulse slicing | |
| JP3299396B2 (ja) | 直角位相映像搬送波にディジタル信号を有するｎｔｓｃｔｖ信号処理装置 | |
| US5497205A (en) | Apparatus for processing BPSK signal transmitted with NTSC TV on quadrature-phase video | |
| KR960028391A (ko) | 엔티에스시 텔레비젼신호의 추적 및 재추적 구간내에 실린 디지탈 신호를 수신하기 위한 수신기 | |
| KR100424496B1 (ko) | 디지털 ｖｓｂ시스템의 동기신호를 이용한 이퀄라이져 제어 방법 및 장치 | |
| US4626913A (en) | Chroma burst derived clock regenerator for teletext decoder | |
| CN100592762C (zh) | 用于数字接收器中的同步获取的设备及其方法 | |
| KR100246767B1 (ko) | 보조 아날로그 텔레비젼 수신기로부터의 영상신호를 이용하여 엔.티.에스.씨 간섭을 검파하는 디지탈 텔레비젼 수신기 | |
| CA2220740C (en) | Symbol decoding apparatus with plural data slicers and an adaptive ntsc co-channel interference filter | |
| US6023306A (en) | NTSC interference detectors using comb filters that suppress digital TV pilot carrier for NTSC extraction | |
| EP0056649B1 (en) | Digital signal receiver | |
| CA2224786C (en) | Method and device for transmitting additional data in television channels | |
| US4461002A (en) | Digital signal receiver | |
| US4561100A (en) | Digital signal receiver | |
| JPS6237872B2 (ja) | ||
| JPS6243634B2 (ja) | ||
| JPS6243633B2 (ja) | ||
| EP0394493A1 (en) | Audio signal demodulation circuit | |
| JPS648938B2 (ja) | ||
| US5363384A (en) | Audio signal demodulation circuit | |
| JP3300178B2 (ja) | Ｔｖ信号内のディジタル信号のためにオーバサンプリングアナログ−ディジタル変換を遂行する受信機 | |
| JP2579141B2 (ja) | テレビジヨン受信機 | |
| JPS589448A (ja) | 多重化信号受信装置 | |
| JPS59112776A (ja) | デジタルデ−タ受信機 | |
| KR0167899B1 (ko) | 고품위 텔레비젼 시스템의 데이타 세그멘트 동기 검출회로 |