JPS6243130A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6243130A JPS6243130A JP18331285A JP18331285A JPS6243130A JP S6243130 A JPS6243130 A JP S6243130A JP 18331285 A JP18331285 A JP 18331285A JP 18331285 A JP18331285 A JP 18331285A JP S6243130 A JPS6243130 A JP S6243130A
- Authority
- JP
- Japan
- Prior art keywords
- cover
- alignment marks
- semiconductor substrate
- alignment mark
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、＃！ｆにアライ
メントマークを有する半導体基板にＡ形を被着する工程
を含む半導体装置の製造方法に関する。
メントマークを有する半導体基板にＡ形を被着する工程
を含む半導体装置の製造方法に関する。
従来、半導体装置はホトリソグラフィー技術を用いて半
導体基板上に何層ものパターンを重ね合せることによっ
て製造されている。
導体基板上に何層ものパターンを重ね合せることによっ
て製造されている。
アライメントマークの付は方の一例を第３図（ａ）。
由）を用いて説明する。
まず、第３図（ａ）に示すように、半導体基板１を熱酸
化して表面に酸化膜２を形成する。酸化膜２の上にホト
レジスト３のマスクを形成する。次に、ホトレジスト３
をマスクにして酸化膜２をエツチングする。次に、第３
図Φ）に示すようにホトレジスト３のマスクを除去する
。これによりアライメントマーク４が形成される。
化して表面に酸化膜２を形成する。酸化膜２の上にホト
レジスト３のマスクを形成する。次に、ホトレジスト３
をマスクにして酸化膜２をエツチングする。次に、第３
図Φ）に示すようにホトレジスト３のマスクを除去する
。これによりアライメントマーク４が形成される。
次に、アライメントマーク付きの半導体基板にＡＪを被
着する方法を第４図（ａ） 、 （ｂ）及び第５図を用
いて説明する。
着する方法を第４図（ａ） 、 （ｂ）及び第５図を用
いて説明する。
まず、第４図（ａ） 、 （ｂ）に示すように基板ホル
ダー８に半導体基板ｌを載せ、カバー６で覆う。セして
ＡＪをスパッタ法等を用いて被着する。カバー６、基板
ホルダー８から取シ出す。これにより第５図に示すよう
な人−ｅ膜５を被着した半導体基板１が得られる。
ダー８に半導体基板ｌを載せ、カバー６で覆う。セして
ＡＪをスパッタ法等を用いて被着する。カバー６、基板
ホルダー８から取シ出す。これにより第５図に示すよう
な人−ｅ膜５を被着した半導体基板１が得られる。
上記の従来の方法によれば第４図に示すように半導体基
板１のアライメントマーク４はカバー６によって覆われ
ていないので八！をスパッタすれば第５図のようにアラ
イメントマーク４はＡ１膜５を被ってし捷う。このＡｌ
膜５は結晶粒界のため、アライメントマーク４の形状を
著しく歪める。
板１のアライメントマーク４はカバー６によって覆われ
ていないので八！をスパッタすれば第５図のようにアラ
イメントマーク４はＡ１膜５を被ってし捷う。このＡｌ
膜５は結晶粒界のため、アライメントマーク４の形状を
著しく歪める。
その後の工程において、半導体基板上にパターンを形成
する物質の膜を形成する。ホトレジストを塗布した後、
露光装置で半導体基板１上のアライメントマーク４を用
いて半導体基板とホトマスクとの重ね合わせを行い、露
光するという作業が行われる。半導体基板とホトマスク
との重ね合せ時における位置の認識は、アライメントマ
ークにレーザ光を照射し、その反射光を検出し、電気的
に処理することによって行われる。露光後は視像、エツ
チング、ホトレジストの剥離によって重ね合せる物質の
所定のパターンを得る。
する物質の膜を形成する。ホトレジストを塗布した後、
露光装置で半導体基板１上のアライメントマーク４を用
いて半導体基板とホトマスクとの重ね合わせを行い、露
光するという作業が行われる。半導体基板とホトマスク
との重ね合せ時における位置の認識は、アライメントマ
ークにレーザ光を照射し、その反射光を検出し、電気的
に処理することによって行われる。露光後は視像、エツ
チング、ホトレジストの剥離によって重ね合せる物質の
所定のパターンを得る。
上述したアライメントマークの位置認識は、アライメン
トマークからの反射光を利用しているため、検出された
位置の精度はアライメントマーク及びアライメントマー
ク上の物質の材質と形状に大きく左右される。
トマークからの反射光を利用しているため、検出された
位置の精度はアライメントマーク及びアライメントマー
ク上の物質の材質と形状に大きく左右される。
最もアライメントマークの位置の検出誤差が大きいのは
、第５図に示すようにアライメントマーク上にＡ１が形
成された場合である。これはＡ、４膜５の結晶粒界によ
る凹凸がアライメントマーク４０反射党を乱すためであ
る。
、第５図に示すようにアライメントマーク上にＡ１が形
成された場合である。これはＡ、４膜５の結晶粒界によ
る凹凸がアライメントマーク４０反射党を乱すためであ
る。
このアライメントマーク４の位置の検出誤差は直接パタ
ーンの重ね合わせ誤差となるため、ＡノＰＩＡ５のパタ
ーン上に史に膜を形成する時は大きな問題となっていｆ
ｃ。
ーンの重ね合わせ誤差となるため、ＡノＰＩＡ５のパタ
ーン上に史に膜を形成する時は大きな問題となっていｆ
ｃ。
本発明の目的は半導体基板とホトマスクを重ね合せる時
に正確に位置合せすることができるアライメントマーク
を保持し彦がらＡ１を被着する工程を含む半導体装置の
製造方法全提供することにりる。
に正確に位置合せすることができるアライメントマーク
を保持し彦がらＡ１を被着する工程を含む半導体装置の
製造方法全提供することにりる。
本発明の半導体装置の製造方法はアライメントマーク付
の半導体基板を前記アライメントマークを櫃う爪紮有す
るカバーと基板ホルダーとから成る治具にセットする第
１の工程と、前記カバー上からＡ勇を被着する第２の工
程とを含んで構成される。
の半導体基板を前記アライメントマークを櫃う爪紮有す
るカバーと基板ホルダーとから成る治具にセットする第
１の工程と、前記カバー上からＡ勇を被着する第２の工
程とを含んで構成される。
次に、本発明の実施例について図面全参照して説明する
。
。
第１図（ａｌ 、 （ｂ）は本発明の一実施例を説明す
るための半導体基板を基板ホルダー及びカバーから成せ
、カバー７をかぶせる。カバー７にはアライメントマー
ク４を積うような爪９がついている。、従って、アライ
メントマーク４は爪の下にかくれる。
るための半導体基板を基板ホルダー及びカバーから成せ
、カバー７をかぶせる。カバー７にはアライメントマー
ク４を積うような爪９がついている。、従って、アライ
メントマーク４は爪の下にかくれる。
この状態でＡ形のスバ、りを行うとカバーの爪９の下に
はＡぷ膜が形成されない。従って、第２図に示すように
、元のアライメントマーク４はそのまま残９、中央にの
みＡＪ良５が形成される。
はＡぷ膜が形成されない。従って、第２図に示すように
、元のアライメントマーク４はそのまま残９、中央にの
みＡＪ良５が形成される。
こハから判るように、本発明によれば形状のきれいなア
ライメントマークが残シ、このアライメントマークを使
って、パターンの重ね合せを行えば重ね合せ精度が従来
より良く々ることは明らかである。このように、膜を形
成することによってアライメントマークの形状が歪むと
きには本発明はこれを避ける有効な手段となる。
ライメントマークが残シ、このアライメントマークを使
って、パターンの重ね合せを行えば重ね合せ精度が従来
より良く々ることは明らかである。このように、膜を形
成することによってアライメントマークの形状が歪むと
きには本発明はこれを避ける有効な手段となる。
以上説明したように本発明は半導体基板の表面に膜を形
成する工程において、アライメントマークを元のまま残
すことによってパターン同志の重ね合せ精度を高めるこ
とができ、歩留り及び信頼性の高い半導体装置を製造で
きるという効果がある。
成する工程において、アライメントマークを元のまま残
すことによってパターン同志の重ね合せ精度を高めるこ
とができ、歩留り及び信頼性の高い半導体装置を製造で
きるという効果がある。
第１図（ａ）、ら）は本発明の一実施例を説明するため
の半導体基板と基板ホルダーと刀パーの平面図及び断面
図、第２図は本発明によりＡ１１Ｊを被セした半導体基
板の断面図、第３図（ａ） 、 （ｂｌは半導体基板に
アライメントマークを形成する方法を説明するための工
程順に示した半導体基板の断面９、第４図（ａ） 、
（ｂｌｌｄ従来の半導体基板をカバー及び基板ホルダー
から成る治具にセ、トシたものの平面図及び断面図、第
５図は従来の方法でＡ７膜を被着した半導体基板の断面
図である。 １・・・・・・半導体基板、２・・・・・・改札膜、３
・・・・・・ホトレジスト、４・・・・・・アライメン
トマーク、５・・・・・・Ｍ膜、６，７・・・・・・カ
バー、８・・・・・・基板ホルダー、９・・・・・・爪
。 （ａン （ｂ） 華 １ 図 第２ 目 （ａ＞ 茅 ３ 図 ４アライメントマーク （α〕 （ｂン 染４ 図 第 ５ 図
の半導体基板と基板ホルダーと刀パーの平面図及び断面
図、第２図は本発明によりＡ１１Ｊを被セした半導体基
板の断面図、第３図（ａ） 、 （ｂｌは半導体基板に
アライメントマークを形成する方法を説明するための工
程順に示した半導体基板の断面９、第４図（ａ） 、
（ｂｌｌｄ従来の半導体基板をカバー及び基板ホルダー
から成る治具にセ、トシたものの平面図及び断面図、第
５図は従来の方法でＡ７膜を被着した半導体基板の断面
図である。 １・・・・・・半導体基板、２・・・・・・改札膜、３
・・・・・・ホトレジスト、４・・・・・・アライメン
トマーク、５・・・・・・Ｍ膜、６，７・・・・・・カ
バー、８・・・・・・基板ホルダー、９・・・・・・爪
。 （ａン （ｂ） 華 １ 図 第２ 目 （ａ＞ 茅 ３ 図 ４アライメントマーク （α〕 （ｂン 染４ 図 第 ５ 図
Claims (1)
- アライメントマーク付の半導体基板を前記アライメント
マークを覆う爪を有するカバーと基板ホルダーとから成
る治具にセットする第１の工程と、前記カバー上からＡ
ｌを被着する第２の工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18331285A JPS6243130A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18331285A JPS6243130A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243130A true JPS6243130A (ja) | 1987-02-25 |
Family
ID=16133487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18331285A Pending JPS6243130A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243130A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5734450A (en) * | 1980-08-09 | 1982-02-24 | Satake Eng Co Ltd | Cracked rice detector for unhulled rice or brancleared rice |
| JPS642149U (ja) * | 1987-06-24 | 1989-01-09 |
-
1985
- 1985-08-20 JP JP18331285A patent/JPS6243130A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5734450A (en) * | 1980-08-09 | 1982-02-24 | Satake Eng Co Ltd | Cracked rice detector for unhulled rice or brancleared rice |
| JPS642149U (ja) * | 1987-06-24 | 1989-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0126621A2 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| JP2754609B2 (ja) | 半導体装置の製造方法 | |
| JPS6243130A (ja) | 半導体装置の製造方法 | |
| JPH0722179B2 (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| JPS6131610B2 (ja) | ||
| JPH0437113A (ja) | 縮小投影露光装置 | |
| JPH0325914A (ja) | Ｘ線露光マスクの欠陥検出方法 | |
| JPS58161346A (ja) | 金属突起電極の形成方法 | |
| JP2523901B2 (ja) | パタ―ン検査方法 | |
| JPH08274013A (ja) | 半導体装置の製造方法 | |
| KR0149189B1 (ko) | 웨이퍼와 마스크의 자동정렬방법 | |
| JPH01149435A (ja) | 半導体装置の製造方法 | |
| JPH0792045A (ja) | 圧力センサ素子の製造方法 | |
| JPH0466094B2 (ja) | ||
| JPS62193249A (ja) | 半導体装置の製造方法 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPH0565048B2 (ja) | ||
| JPS61256635A (ja) | 半導体装置の製造方法 | |
| JPH05166805A (ja) | パターン形成方法 | |
| JPS6188525A (ja) | 集積回路の製造方法 | |
| JPH01140625A (ja) | 半導体ウエハの位置合わせ方法 | |
| JPH0214749B2 (ja) | ||
| JP2004039903A (ja) | 合わせマーク、マスク、半導体装置及びその製造方法 | |
| JPS60211838A (ja) | 光学露光用自動目合せマ−ク | |
| JPS63148614A (ja) | 半導体製造装置 |