JPH0565048B2 - - Google Patents

Info

Publication number
JPH0565048B2
JPH0565048B2 JP61248790A JP24879086A JPH0565048B2 JP H0565048 B2 JPH0565048 B2 JP H0565048B2 JP 61248790 A JP61248790 A JP 61248790A JP 24879086 A JP24879086 A JP 24879086A JP H0565048 B2 JPH0565048 B2 JP H0565048B2
Authority
JP
Japan
Prior art keywords
alignment
semiconductor wafer
alignment mark
resist layer
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61248790A
Other languages
English (en)
Other versions
JPS63102314A (ja
Inventor
Masayuki Tomoyasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP61248790A priority Critical patent/JPS63102314A/ja
Publication of JPS63102314A publication Critical patent/JPS63102314A/ja
Publication of JPH0565048B2 publication Critical patent/JPH0565048B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体ウエハ回路基板等の被処理基
板上に所望のパターンを転写する多層レジストプ
ロセスにおけるアライメント方法に関する。
(従来の技術) 一般に、多層レジストプロセスは、極めて薄い
レジスト層により高感度化、高解像度化を図ると
ともに平坦化プロセスを兼ねるもので、アスペク
ト比の大きな微細パターンを形成できるので、各
種のリソグラフイ技法に適用されている。
例えば、半導体装置の製造プロセスでは、半導
体ウエハ表面に半導体デバイスの微細な回路パタ
ーンを形成するのに用いられている。
すなわち、半導体ウエハ表面に例えば2乃至3
層のレジスト層を形成し、まず最上層のレジスト
層にマイクパターンを転写した後、この最上層の
レジスト層に転写されたパターンにより、下層の
レジスト層に順次パターンを転写していく。
この時、マスクと半導体ウエハとのアライメン
トは、半導体ウエハ表面に形成されたアライメン
トマークを作業員等が目視して合わせるか、アラ
イメントマークを、例えば光学系、光学変換系、
サーボ系等を組み合わせて構成されたオートアラ
イメント装置等によつて読み取ることによつて行
なわれる。
(発明が解決しようとする問題点) しかしながら、上記説明の従来の多層レジスト
プロセスにおけるアライメント方法では、アライ
メントマークの上に複数層のレジスト層が形成さ
れているため、このレジスト層により光が吸収、
屈折あるいは散乱等を受けて、アライメントマー
クの像に惚け、歪み等が生じ、精度の高いアライ
メントを行なうことができないという問題があ
る。
本発明は、かかる従来の事情に対処してなされ
たもので、高精度にアライメントを行なうことの
できる多層レジストプロセスにおけるアライメン
ト方法を提供しようとするものである。
[発明の構成] (問題点を解決するための手段) すなわち本発明の多層レジストプロセスにおけ
るアライメント方法は、まず被処理基板の外周形
状によりプリアライメントを行ない、この後エネ
ルギービームにより前記被処理基板表面に形成さ
れたアライメントマークの上部に被着されたレジ
スト層を除去し、しかる後前記アライメントマー
クによりアライメントを行なうことを特徴とす
る。
(作用) 本発明の多層レジストプロセスにおけるアライ
メント方法では、まず被処理基板の外周形状によ
りプリアライメントを行い、この後エネルギービ
ームにより被処理基板表面に形成されたアライメ
ントマークの上部に被着されたレジスト層を除去
し、しかる後アライメントマークのによりアライ
メントを行なう。
したがつて、レジスト層により光が吸収、屈折
あるいは散乱等を受けて、アライメントマークの
像に惚け、歪み等が生じることなく、高精度のア
ライメントを行なうことができる。
(実施例) 以下本発明の多層レジストプロセスにおけるア
ライメント方法の一実施例を図面を参照して説明
する。
図に示す装置において、半導体ウエハ1を保持
する載置台2は、回転自在に構成されており、載
置台2には、例えば光センサ、電気容量センサ、
接触センサ等からなり、円板状の半導体ウエハ1
の外周縁部の一部が直線状に切除されて形成され
たオリエンテーシヨンフラツト1aを検出するセ
ンサ3を備えている。
載置台2の上方には、高出力のレーザ射出装置
4およびこのレーザ射出装置4からのレーザ光を
半導体ウエハ1上に収束させる光学系5が配置さ
れている。この光学系5は、制御装置5aによつ
て制御され、レーザ射出装置4からのレーザ光を
半導体ウエハ1上の所望の位置に照射する。
上記構成の装置を用いてこの実施例では、次の
ようにしてアライメントを行なう。
すなわち、まず載置台2上に、表面に複数層の
レジストを被着された半導体ウエハ1を載置し、
半導体ウエハ1を回転させるとともに、半導体ウ
エハ1の上下に発光素氏、受光素子を備えた光セ
ンサ3により半導体ウエハ1の周辺形状を検出
し、その検出信号を処理して偏心とオリエンテー
シヨンフラツト1aの位置を求め、オリエンテー
シヨンフラツト1aを所定の方向に向けプリアラ
イメントを行なう。
プリアライメントが終了すると、次に、制御装
置5aによつて光学系5を制御することにより、
レーザ射出装置4からの高出力のレーザ光を、半
導体ウエハ1上に形成された一または複数のアラ
イメントマーク上に照射し、このアライメントマ
ーク上に被着されたレジスト層のみを除去する。
この場合、半導体ウエハ1上のアライメントマ
ークの位置は既知であるので、制御装置5aにア
ライメントマークの位置をプログラムしておき、
制御装置5aは、このプログラムにしたがつて光
学系5を制御することにより、半導体ウエハ1上
に形成されたアライメントマーク上に被着された
レジスト層のみを除去することができる。
この後、アライメントマーク上に被着されたレ
ジスト層のみを除去された半導体ウエハ1と、回
路パターンを形成されたマスクとのアライメント
を従来と同様な通常の方法によつて行い、多層レ
ジストプロセスを行なう。
すなわち、この実施例の多層レジストプロセス
におけるアライメント方法では、半導体ウエハ1
のオリエンテーシヨンフラツト1aによりプリア
ライメントを行い、この後、半導体ウエハ1表面
に形成されたアライメントマーク上に被着された
レジストを除去し、しかる後に、従来と同様な通
常の方法にしたがつて、半導体ウエハ1とマスク
とのアライメントを行なう。
したがつて、アライメント時に、アライメント
マークの位置を目視あるいはオートアライメント
装置による読み取りによつて確認する場合に、レ
ジスト層による光の屈折および散乱等によるアラ
イメントマークの像の惚け、歪み等が生じること
がなく、正確にアライメントを行なうことができ
る。
[発明の効果] 上述のように、本発明の多層レジストプロセス
におけるアライメント方法では、アライメントマ
ークの像に惚け、歪み等が生じることがなく、正
確にアライメントを行なうことができる。
【図面の簡単な説明】
図は本発明の一実施例の多層レジストプロセス
におけるアライメント方法を説明するための装置
の構成図である。 1……半導体ウエハ、1a……オリエンテーシ
ヨンフラツト、2……載置台、3……センサ、4
……レーザ射出装置、5……光学系。

Claims (1)

  1. 【特許請求の範囲】 1 被処理基板の外周形状によりプリアライメン
    トを行ない、この後エネルギービームにより前記
    被処理基板表面に形成されたアライメントマーク
    の上部に被着されたレジスト層を除去し、しかる
    後前記アライメントマークによりアライメントを
    行なうことを特徴とする多層レジストプロセスに
    おけるアライメント方法。 2 エネルギービームは、レーザビームである特
    許請求の範囲第1項記載の多層レジストプロセス
    におけるアライメント方法。
JP61248790A 1986-10-20 1986-10-20 多層レジストプロセスにおけるアライメント方法 Granted JPS63102314A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61248790A JPS63102314A (ja) 1986-10-20 1986-10-20 多層レジストプロセスにおけるアライメント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61248790A JPS63102314A (ja) 1986-10-20 1986-10-20 多層レジストプロセスにおけるアライメント方法

Publications (2)

Publication Number Publication Date
JPS63102314A JPS63102314A (ja) 1988-05-07
JPH0565048B2 true JPH0565048B2 (ja) 1993-09-16

Family

ID=17183435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61248790A Granted JPS63102314A (ja) 1986-10-20 1986-10-20 多層レジストプロセスにおけるアライメント方法

Country Status (1)

Country Link
JP (1) JPS63102314A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536837U (ja) * 1991-10-14 1993-05-18 株式会社アドバンテスト ウエーハof位置検出装置

Also Published As

Publication number Publication date
JPS63102314A (ja) 1988-05-07

Similar Documents

Publication Publication Date Title
JPH021241B2 (ja)
US4798470A (en) Pattern printing method and apparatus
JPH09260250A (ja) 露光装置および露光方法
US4461567A (en) Method of and apparatus for the positioning of disk-shaped workpieces, particularly semiconductor wafers
JPH0565048B2 (ja)
US4007988A (en) Manufacture of multi-layer structures
JPH08264423A (ja) 半導体ウェハ
JPH01196822A (ja) 半導体集積回路装置
JPH04287909A (ja) ウエハのアライメント方法
JPS6254434A (ja) 露光方法
JPS60256002A (ja) 位置検出装置
US4050817A (en) Manufacture of multi-layer structures
JP2854050B2 (ja) 半導体装置の製造方法
JP2921129B2 (ja) 撮像装置の校正方法
JPS63287030A (ja) ウェハ保持具
JPS63285947A (ja) 半導体装置の製造方法
KR0186077B1 (ko) 반도체 웨이퍼의 주변노광용 마스크 및 이를 이용한 주변노광방법
JPS6243130A (ja) 半導体装置の製造方法
JPS62240188A (ja) レ−ザマ−キング用回転ガラスマスク
JPS6111461B2 (ja)
JPH03229104A (ja) 位置ずれ検出方法
JPS6232612A (ja) アライメントマ−ク
JPH02183511A (ja) 半導体装置の製造方法
JP2797195B2 (ja) 半導体ウエハ・アライメント方法
JPS60262423A (ja) 投影露光方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees