JPH01140625A - 半導体ウエハの位置合わせ方法 - Google Patents

半導体ウエハの位置合わせ方法

Info

Publication number
JPH01140625A
JPH01140625A JP62298669A JP29866987A JPH01140625A JP H01140625 A JPH01140625 A JP H01140625A JP 62298669 A JP62298669 A JP 62298669A JP 29866987 A JP29866987 A JP 29866987A JP H01140625 A JPH01140625 A JP H01140625A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
alignment
pattern
resist
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62298669A
Other languages
English (en)
Inventor
Nobuo Konishi
信夫 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP62298669A priority Critical patent/JPH01140625A/ja
Publication of JPH01140625A publication Critical patent/JPH01140625A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体ウェハの位置合わせ方法に関する。
(従来の技術) 従来、半導体ウェハ等の電子部品の製造プロセスでは、
半導体ウェハにレジストを塗布し、この半導体ウェハに
マスク等を用いてパターンを焼き付は露光する露光工程
がある。
この露光工程では、レジストを塗布した半導体ウェハと
パターン印刷用のマスクとを精度良く位置合わせする必
要°がある。
このような露光装置、例えばステッパ露光装置における
半導体ウェハの位置合わせ方法としては、第5図に示す
ように、半導体ウェハ1上に予めチップ2とともに位置
合わせ用マーク、例えばアライメントターゲット3を形
成し、これを用いて位置合わせを行う方法がある。
このようなステッパ露光装置における露□光作業は、第
6図に示すように、まず半導体ウェハ1上にレジストを
塗布しく101) 、このレジストをべ一キング工程に
て乾燥させた後(102) 、半導体ウェハ1を露光装
ばの処理台例えばX−Yステージ上に載置して処理対象
チップの位置合わせを行い(103) 、露光を行う(
104)。
位置合わせに際しては、検出機構例えばCODカメラ等
でアライメントターゲット3を撮像し、この撮像情報と
予め記憶機構に記憶されたパターンの画像情報とを確認
しながら位置合わせが行われる。
こうしてチップの位置合わせ作業と、露光作業を終了し
た後、次処理以降のチップについても同様に位置合わせ
、露光作業を行い、この作業を繰返して全てのチップの
露光が終了する。
(発明が解決しようとする問題点) ところで、このような露光装置におけるレジスト塗布方
法には種々あるが、例えば、半導体ウェハ上の中心部に
レジスト液を滴下した後、半導体ウニ′ハを回転させて
その遠心力によりレジストを均一に分散させる方法等が
一般的に行われている。このような方法により分散した
レジストは、′第7図に示すように凹凸部近傍□におい
てん−に分散しないため、アライメントターゲット3付
近のレジスト4の塗布状態は、レジスト4の流れる方向
即ちアライメントターゲット3の外径方向aでレジスト
膜厚が厚くなった状態となっている。
この状態でアライメントターゲットの位置検出を行おう
とすれば、レジスト層の厚みの違いによる光透過率、反
射率および屈折率等のバラツキにより、撮像コントラス
トが著しく低下し、アライメントターゲット3の正しい
位置検出が困難となり、高精度な位置合わせができない
という問題があった。
即ち、上述した従来の位置合わせ方法では、レジストの
塗布状態によって画・像のコントラストが著しく変化す
るため、正確な撮像情報が得られず、またレジストが透
光率の低い材質のものである場合には、アライメントタ
ーゲットの検出が困難となる等、正確なアライメントタ
ーゲットの検出を行うことが難しく、高精度の位置合わ
せを行うことは不可能であった。
本発明は上述した問題点を解決するためになされたもの
で、レジスト膜による位置検出精度の低下を解消し、高
精度な位置合わせが可能な半導体ウェハの位置合わせ方
法を提供することを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明の半導体ウェハの位置合わせ方法は、レジスト膜
に被覆された半導体ウェハの位置合わせパターンを読み
取り、このパターン情報に基づいて前記半導体ウェハの
位置合わせを行う方法において、前記半導体ウェハの少
なくとも上記位置合わせパターン上に形成されたレジス
ト膜のみ透明度を比較的高くすることを特徴とするもの
である。
(作 用) 位置合わせ作業の前工程として、位置合わせ用パターン
上のレジスト膜を予備露光しておくことで、レジストが
硬化して透明度、が良好となり、位置合わせ用パターン
の確認が容易になる。また、予備露光後、予備露光した
レジスト膜を除去してもよい。
(実施例) 以下、本発明方法をステッパ露光作業に適用した一実施
例について図を参照して説明する。
まず、レジスト膜厚にてアライメントターゲットの形成
された半導体ウェハS1基板上にレジストを塗布しく2
01) 、ベーキング工程でこの半導体ウェハに塗布さ
れタレシストを乾燥させた後(202) 、半導体ウェ
ハを露光装置の処理台例えばX−Yステージ上に載置し
て処理対象チップに形成された少なくともアライメント
ターゲラ計上またはその近傍のレジスト膜のみを透明度
を比較的高くする如く例えば露光する(203) 。
次に、アライメントターゲット近傍の画像を検出機楢例
えばCODカメラ等により読取り、この撮像情報と予め
定められたパターンの画像情報とを確認しながら半導体
ウェハの位置合わせを行う(204) 。
こうして、位置合わせ作業を終了した後、処理対象チッ
プの本露光作業を行う(205)。
少なくともアライメントターゲットのレジストの透明度
を比較的高くする、即ち上記アライメントターゲットの
露光作業(203)は、第2図に示したように、アライ
メントターゲット5以外を覆うマスク6を用いて、予め
半導体ウェハ7上の全てのアライメントターゲットを一
括露光しておけばよい。
このように予めアライメントターゲット近傍のレジスト
のみを露光しておけば、レジストの透明度が良好になり
、レジスト膜によるコントラストの低下を防止できる。
従って、アライメントターゲットの識別が容易になり、
高精度の位置合わせが可能となる。上記実施例では、マ
スク6は透明死後除去して本露光工程に移動する。
上述実施例では、アライメントターゲット上のレジスト
膜を予め露光することにより、レジストの透明度を向上
させてアライメントターゲットの識別を容易としたが、
本発明方法はこれに限定されるものではなく、第3図に
示すようにアライメントターゲットの露光後(203)
 、これを現像しく301) 、アライメントターゲッ
ト近傍のレジスト膜を除去する方法でもよい(302)
。この後、半導体ウェハの位置合わせをして(204)
 、処理対象チップの本露光を行う。
即ち、位置合わせ作業時においては、第4図に示すよう
にアライメントターゲット5上のレジスト膜8が除去さ
れた状態であるので、どのようなレジスト膜を塗布した
半導体ウェハでも正確にアライメントターゲット8の確
認ができ、高精度の位置合わせを行うことができる。特
に、濃色のレジストを使用する場合や、レジスト膜厚が
厚い場合等には上記方法は有効である。
尚、位置合わせ用のパターンとしてはアライメントター
ゲット以外のものでもよく、予備露光をしても支障のな
いパターンであればどのパターンでもよい。
[発明の効果] 以上説明したように、本発明の半導体ウェハの位置合わ
せ方法によれば、半導体ウェハ」二に形成されるレジス
ト膜の種類にかかわらず、確実にアライメントターゲッ
トを検出することができるので、高精度の位置合わせを
行うことができる。
【図面の簡単な説明】
第1図は本発明方法をステッパ露光に適用した一実施例
を示す図、第2図はアライメントターゲット露光作業時
に用いる露光用マスクの一例を示す図、第3図は本発明
方法の他の実施例を示す図、第4図はアラ・イメントタ
ーゲット」−のレジスト膜を除去した半導体ウェハを示
す部分断面図、第5図は半導体ウェハに形成されたアラ
イメントターゲットを示す図、第6図は従来の方法を示
す図、第7図はアライメントターゲット上のレジストの
ev状態を示す図°である。 5・・・・・・アライメントターゲット、6・・・・・
・マスク、7・・・・・・半導体ウェハ、8・・・・・
・レジスト。 出願人   東京エレクトロン株式会社代理人   弁
理士  須 山 佐 −第3図 第4図 第6図 a 第7図

Claims (4)

    【特許請求の範囲】
  1. (1)レジスト膜に被覆された半導体ウェハの位置合わ
    せパターンを読み取り、このパターン情報に基づいて前
    記半導体ウェハの位置合わせを行う方法において、 前記半導体ウェハの少なくとも上記位置合わせパターン
    上に形成されたレジスト膜のみ透明度を比較的高くする
    ことを特徴とする半導体ウェハの位置合わせ方法。
  2. (2)透明度を比較的高くする手段は、露光により行う
    ことを特徴とする特許請求の範囲第1項記載の半導体ウ
    ェハの位置合わせ方法。
  3. (3)半導体ウェハの所定のパターンとして前記半導体
    ウェハに予め形成された位置合わせ用パターンを用いる
    ことを特徴とする特許請求の範囲第1項記載の半導体ウ
    ェハの位置合わせ方法。
  4. (4)パターン情報の読み取りは、予備露光したレジス
    ト膜を除去した後行うことを特徴とする特許請求の範囲
    第1項記載の半導体ウェハの位置合わせ方法。
JP62298669A 1987-11-26 1987-11-26 半導体ウエハの位置合わせ方法 Pending JPH01140625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62298669A JPH01140625A (ja) 1987-11-26 1987-11-26 半導体ウエハの位置合わせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62298669A JPH01140625A (ja) 1987-11-26 1987-11-26 半導体ウエハの位置合わせ方法

Publications (1)

Publication Number Publication Date
JPH01140625A true JPH01140625A (ja) 1989-06-01

Family

ID=17862736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62298669A Pending JPH01140625A (ja) 1987-11-26 1987-11-26 半導体ウエハの位置合わせ方法

Country Status (1)

Country Link
JP (1) JPH01140625A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246315A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
JP2020527742A (ja) * 2017-07-17 2020-09-10 エーエスエムエル ネザーランズ ビー.ブイ. 情報を測定する装置及び方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246315A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
JP2020527742A (ja) * 2017-07-17 2020-09-10 エーエスエムエル ネザーランズ ビー.ブイ. 情報を測定する装置及び方法
US10948837B2 (en) 2017-07-17 2021-03-16 Asml Netherlands B.V. Information determining apparatus and method

Similar Documents

Publication Publication Date Title
US6245584B1 (en) Method for detecting adjustment error in photolithographic stepping printer
JP3402750B2 (ja) 位置合わせ方法及びそれを用いた素子の製造方法
US20060028631A1 (en) Exposure apparatus and exposure method
JP2005101455A (ja) 位置決め装置
JPH0263285B2 (ja)
JPH01140625A (ja) 半導体ウエハの位置合わせ方法
JPH11162833A (ja) 基板周縁露光方法
JP3523819B2 (ja) 基板処理装置
JP3136780B2 (ja) 半導体製造装置および半導体装置の製造方法
KR20070109447A (ko) 웨이퍼 얼라인을 할 수 있는 웨이퍼 이송 장치 및 웨이퍼얼라인 방법
JPH03209711A (ja) 半導体装置の製造方法
JP3136218B2 (ja) フォトマスクパターンの評価方法及びその装置
JPH0325914A (ja) X線露光マスクの欠陥検出方法
KR100545208B1 (ko) 반도체 소자 제조장치 및 제조 방법
KR100834222B1 (ko) 반도체 웨이퍼용 노광 장치의 프리 얼라인먼트 방법
JPH05232714A (ja) 露光工程における基板と原版との位置合わせ方法
JPS6254434A (ja) 露光方法
JPH0570925B2 (ja)
JPH04133307A (ja) 半導体装置の製造方法およびそれに使用する製造装置
KR0186077B1 (ko) 반도체 웨이퍼의 주변노광용 마스크 및 이를 이용한 주변노광방법
JPH04282822A (ja) 縮小投影型露光装置のステージ
JPH0878316A (ja) 露光装置
JPS6111461B2 (ja)
KR0168353B1 (ko) 넌패턴 웨이퍼의 검사방법
JPS632346A (ja) ワ−ク位置検出方法およびその位置検出装置ならびにワ−ク