JPS6242573A - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法Info
- Publication number
- JPS6242573A JPS6242573A JP60182276A JP18227685A JPS6242573A JP S6242573 A JPS6242573 A JP S6242573A JP 60182276 A JP60182276 A JP 60182276A JP 18227685 A JP18227685 A JP 18227685A JP S6242573 A JPS6242573 A JP S6242573A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- monitor pattern
- layer
- optical semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
発光ダイオード（ＬＥＤ ）のウェハ工程中に電気的特
性を測定し、不良品の早期発見を図った光半導体装置の
製造方法である。
性を測定し、不良品の早期発見を図った光半導体装置の
製造方法である。
本発明は光半導体装置（ＬＥＤ）の製造方法に関するも
ので、さらに詳しく言えば、化合物半導体ウェハのプロ
セスの良否を早期に検知することによりＬＥ口製造プロ
セスの効率を向上させる方法に関するものである。
ので、さらに詳しく言えば、化合物半導体ウェハのプロ
セスの良否を早期に検知することによりＬＥ口製造プロ
セスの効率を向上させる方法に関するものである。
従来、光半導体装置の製造プロセスにおいては、通常の
場合ウェハ工程中各チップのアイソレーションをなすこ
となく行われる。従って、各チップが良品であるか不良
品であるかの区別はウニハエ程の全プロセスが終了した
後、ウェハ２０を第２図に示すように各チップ２１毎に
切断し、次いで切断されたチップのうち任意のチップ３
１を抜き出し、これを第３図に示すように所望の測定装
置３２により電気的特性を測定する方式がとられていた
。一般に、電気的特性試験は、順方向電圧（Ｖ、）と逆
方向電圧（Ｖ、）の双方の特性を測定して行う。
場合ウェハ工程中各チップのアイソレーションをなすこ
となく行われる。従って、各チップが良品であるか不良
品であるかの区別はウニハエ程の全プロセスが終了した
後、ウェハ２０を第２図に示すように各チップ２１毎に
切断し、次いで切断されたチップのうち任意のチップ３
１を抜き出し、これを第３図に示すように所望の測定装
置３２により電気的特性を測定する方式がとられていた
。一般に、電気的特性試験は、順方向電圧（Ｖ、）と逆
方向電圧（Ｖ、）の双方の特性を測定して行う。
上記した従来例によると、ウニハエ程を終了しウェハを
チップごとに切断した後でないとチップの不良品を発見
できず、光半導体装置の製造プロセスＧど無駄があった
。すなわち、不良品を多く作り出すウェハに対してもす
べての所定のプロセスを実施するからである。
チップごとに切断した後でないとチップの不良品を発見
できず、光半導体装置の製造プロセスＧど無駄があった
。すなわち、不良品を多く作り出すウェハに対してもす
べての所定のプロセスを実施するからである。
またウェハ切断後に欠陥が発見されたとしても、この段
階ではもはや再生処理が不可能であり、ウェハの損失と
なっていた。
階ではもはや再生処理が不可能であり、ウェハの損失と
なっていた。
本発明はこのような問題点に鑑みて創作されたもので、
ウェハ工程中に不良品の早期発見を可能にすることによ
って効率的、経済的な光半導体装置を製造する方法を提
供することを目的とする。
ウェハ工程中に不良品の早期発見を可能にすることによ
って効率的、経済的な光半導体装置を製造する方法を提
供することを目的とする。
第１図は本発明実施例工程の断面図で、ウェハ１９にお
いて、ｎ−ＧａＡｓ基板ｌｌ上にｎ−ＧａＡｊ？ Ａｓ
層１２、ｐ−ＧａＡｌ ＡｓＮ １３が積層され、ｐ側
電極１４がｐ−Ｇａ−Ｑ７！Ａｓ層１３の上に形成され
ている。
いて、ｎ−ＧａＡｓ基板ｌｌ上にｎ−ＧａＡｊ？ Ａｓ
層１２、ｐ−ＧａＡｌ ＡｓＮ １３が積層され、ｐ側
電極１４がｐ−Ｇａ−Ｑ７！Ａｓ層１３の上に形成され
ている。
第１図において、ウェハ（１０）に対し工程が実施され
ている間に、モニター用パターン１５が形成された光半
導体装置を凹部１６をエツチングで形成することにより
分離し、その分離された光半導体装置の電気的特性（Ｖ
、 、 Ｖλ）を測定し、その測定結果により次工程に
移るがまたは再生処理工程に移るかを選択するものであ
る。
ている間に、モニター用パターン１５が形成された光半
導体装置を凹部１６をエツチングで形成することにより
分離し、その分離された光半導体装置の電気的特性（Ｖ
、 、 Ｖλ）を測定し、その測定結果により次工程に
移るがまたは再生処理工程に移るかを選択するものであ
る。
上記方法においては、通常のウェハ工程に前述した分離
工程が付加されるが、この分離工程により不良品の早期
発見が可能となる。すなわち、第１図（ａ）に示した状
態ではＬＥＤはすべてが共通化されているので電気的特
性の測定が不可能であるが、上記の如くにして任意のＬ
ＥＤを他のＬＥＤから分離することによってそれの電気
的特性が測定可能となるのである。
工程が付加されるが、この分離工程により不良品の早期
発見が可能となる。すなわち、第１図（ａ）に示した状
態ではＬＥＤはすべてが共通化されているので電気的特
性の測定が不可能であるが、上記の如くにして任意のＬ
ＥＤを他のＬＥＤから分離することによってそれの電気
的特性が測定可能となるのである。
Ｃ実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図（ａｌに示される如く、例えば２０ｍｍＸ ２０
ｍｍ（７）ウェハｌＯ内にチップサイズ０．４０の光半
導体装置を形成する場合において、先ずｎ−ＧａＡｓ
（ガリウム砒素）基板１１上に従来の技術によってｎ−
ＧａＡｌ！Ａｓ層１２． ｐ−ＧａＡｌ Ａｓ層１３
を順次エピタキシャル成長させる。次に、最上層のｐ−
ＧａＡｌＡｓ層１３上に八ｕＺｎ（金亜鉛）からなるｐ
側電極１４を配設する。このうち電極１５は、ウェハ１
０内の任意の部所に設定されたモニター用パターンであ
る。なお、基板１１上に形成されるエピタキシャル層は
活性層、クラッド層を含む構造のものであるが、第１図
には簡略化して図示した。エピタキシャル層の厚さは一
般に４０μｍ程度のものである。
ｍｍ（７）ウェハｌＯ内にチップサイズ０．４０の光半
導体装置を形成する場合において、先ずｎ−ＧａＡｓ
（ガリウム砒素）基板１１上に従来の技術によってｎ−
ＧａＡｌ！Ａｓ層１２． ｐ−ＧａＡｌ Ａｓ層１３
を順次エピタキシャル成長させる。次に、最上層のｐ−
ＧａＡｌＡｓ層１３上に八ｕＺｎ（金亜鉛）からなるｐ
側電極１４を配設する。このうち電極１５は、ウェハ１
０内の任意の部所に設定されたモニター用パターンであ
る。なお、基板１１上に形成されるエピタキシャル層は
活性層、クラッド層を含む構造のものであるが、第１図
には簡略化して図示した。エピタキシャル層の厚さは一
般に４０μｍ程度のものである。
次に第１図（ｂｌに示される如く、前記モニター用パタ
ーン１５の周囲にエツチングにより凹部１６を形成する
。エツチングには、硫酸、硝酸または燐酸系のエッチャ
ントを用いる。この凹部１６の深さは、最上層のｐ−Ｇ
ａＡｌ Ａｓ層１３を超えて中間層のｎ−ＧａＡｓ層１
２の内部までに至るようにする。例えばｐ−ＧａＡｓ層
１２の厚さが３ミクロンの場合、凹部１６の深さは１０
ミクロン程度が適当である。以上が分ｌ１１ｉ（アイソ
レーション）工程である。
ーン１５の周囲にエツチングにより凹部１６を形成する
。エツチングには、硫酸、硝酸または燐酸系のエッチャ
ントを用いる。この凹部１６の深さは、最上層のｐ−Ｇ
ａＡｌ Ａｓ層１３を超えて中間層のｎ−ＧａＡｓ層１
２の内部までに至るようにする。例えばｐ−ＧａＡｓ層
１２の厚さが３ミクロンの場合、凹部１６の深さは１０
ミクロン程度が適当である。以上が分ｌ１１ｉ（アイソ
レーション）工程である。
このアイソレーション工程終了後、ウェハ状態のまま、
すなわちウェハを１固々のチップごとに切断する前に、
前記モニター用パターン１５についてその電気的特性を
所望の測定装置によって検査する。モニター用パターン
１５はアイソレーションされているため、この測定試験
は通常のチップを測定するのと同様の方法で順方向、逆
方向電圧特性を検査するもので足りる。不良品と判定す
れば、その原因に応じて再生処理に移る。また不良品で
ないと判定すれば、本来の次工程に移り、最後に基板を
エツチングで除去し個々のＬＥＤにダイシングによって
切断する。１例として、基板１１の図に見て下側表面を
銅板に接触させ、パターン１５と前記銅板に探針（プロ
ーブ）を接触させてＬＥＤにとって重要なり４．ｖ５を
モニターパターンの電極に十と−の電圧を印加すること
によって測定する。
すなわちウェハを１固々のチップごとに切断する前に、
前記モニター用パターン１５についてその電気的特性を
所望の測定装置によって検査する。モニター用パターン
１５はアイソレーションされているため、この測定試験
は通常のチップを測定するのと同様の方法で順方向、逆
方向電圧特性を検査するもので足りる。不良品と判定す
れば、その原因に応じて再生処理に移る。また不良品で
ないと判定すれば、本来の次工程に移り、最後に基板を
エツチングで除去し個々のＬＥＤにダイシングによって
切断する。１例として、基板１１の図に見て下側表面を
銅板に接触させ、パターン１５と前記銅板に探針（プロ
ーブ）を接触させてＬＥＤにとって重要なり４．ｖ５を
モニターパターンの電極に十と−の電圧を印加すること
によって測定する。
本発明によれば、モニター用パターンとして特殊なパタ
ーンを設定することは必ずしも必要でない。ウェハ工程
中に任意のパターンを選択し、これにアイソレーション
工程を施せばよい。なお、アイソレーションをすべての
ＬＬｉＤについて形成し、１１Ａ１々のＬＥＤについて
電気的特性を測定することも考えられるが、そうすると
後のウェハプロセスで基板１１をアンモニア／過酸化水
素の混合液でエツチングしたとき、１固々のＬＥＤがバ
ラバラになってこわされることになるので、実際的でな
い。また、ウェハ全体について電気的特性を検知するこ
とも考えられるが、その場合、ある１つのＬＥＤにリー
クやショートがある場合、それがウェハ全体の評価に入
ってくるので正確な測定がなされないから、前記した方
法は実際的でない。
ーンを設定することは必ずしも必要でない。ウェハ工程
中に任意のパターンを選択し、これにアイソレーション
工程を施せばよい。なお、アイソレーションをすべての
ＬＬｉＤについて形成し、１１Ａ１々のＬＥＤについて
電気的特性を測定することも考えられるが、そうすると
後のウェハプロセスで基板１１をアンモニア／過酸化水
素の混合液でエツチングしたとき、１固々のＬＥＤがバ
ラバラになってこわされることになるので、実際的でな
い。また、ウェハ全体について電気的特性を検知するこ
とも考えられるが、その場合、ある１つのＬＥＤにリー
クやショートがある場合、それがウェハ全体の評価に入
ってくるので正確な測定がなされないから、前記した方
法は実際的でない。
以上述べてきたように本発明によれば、ウェハ工程中に
任意の光半導体装置をアイソレーションしその後に測定
をなすものであるため、ウェハ状態で不良品の早期発見
が可能となり、ウェハの無駄を最小限に抑えることがで
き、ＬＥＤ ＭＡ造の歩留りを向上するに有効である。
任意の光半導体装置をアイソレーションしその後に測定
をなすものであるため、ウェハ状態で不良品の早期発見
が可能となり、ウェハの無駄を最小限に抑えることがで
き、ＬＥＤ ＭＡ造の歩留りを向上するに有効である。
第１図ｆａ）と（ｂｌは本発明実施例の工程の断面図、
第２図と第３図は従来例を説明する図である。 第１図において、 １０はウェハ、 １１はｎ−ＧａＡｓ基板、 １２は ｎ−ＧａＡｌ Ａｓ層、 １３は ｐ−ＧａＡ Ｉ Ａｓｒｆｌ １１４はｐ側電
極、 １５はモニター用パターン、 １６は凹部である。 二０．。 代理人 弁理士 井 桁 貞 −、−“Ｗ、′−ｆ＝ −・、−一′ （ｂ） 、＄塵９１”ｌ賞斃例工程断面図 第１図 咬来例の説明図 第２図 １＝ミヨシミイタジのフζ嘴：ｑｅ 第３８
第２図と第３図は従来例を説明する図である。 第１図において、 １０はウェハ、 １１はｎ−ＧａＡｓ基板、 １２は ｎ−ＧａＡｌ Ａｓ層、 １３は ｐ−ＧａＡ Ｉ Ａｓｒｆｌ １１４はｐ側電
極、 １５はモニター用パターン、 １６は凹部である。 二０．。 代理人 弁理士 井 桁 貞 −、−“Ｗ、′−ｆ＝ −・、−一′ （ｂ） 、＄塵９１”ｌ賞斃例工程断面図 第１図 咬来例の説明図 第２図 １＝ミヨシミイタジのフζ嘴：ｑｅ 第３８
Claims (1)
- 【特許請求の範囲】 光半導体装置のウェハ工程中に、 化合物半導体ウェハ（１０）内の任意のモニターパター
ン（１５）の周囲にエッチングにより凹部（１６）を形
成しモニターパターン（１５）を分離し、しかる後に当
該モニターパターン（１５）の電気的特性を測定するこ
とを特徴とする光半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182276A JPS6242573A (ja) | 1985-08-20 | 1985-08-20 | 光半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182276A JPS6242573A (ja) | 1985-08-20 | 1985-08-20 | 光半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242573A true JPS6242573A (ja) | 1987-02-24 |
Family
ID=16115434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182276A Pending JPS6242573A (ja) | 1985-08-20 | 1985-08-20 | 光半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242573A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017013836A1 (ja) * | 2015-07-22 | 2017-01-26 | 株式会社日本マイクロニクス | 二次電池用中間構造体、及び二次電池の製造方法 |
-
1985
- 1985-08-20 JP JP60182276A patent/JPS6242573A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017013836A1 (ja) * | 2015-07-22 | 2017-01-26 | 株式会社日本マイクロニクス | 二次電池用中間構造体、及び二次電池の製造方法 |
| JP2017028075A (ja) * | 2015-07-22 | 2017-02-02 | 株式会社日本マイクロニクス | 二次電池用中間構造体、及び二次電池の製造方法 |
| CN107851590A (zh) * | 2015-07-22 | 2018-03-27 | 日本麦可罗尼克斯股份有限公司 | 用于二次电池的中间结构单元和用于制造二次电池的方法 |
| US10705151B2 (en) | 2015-07-22 | 2020-07-07 | Kabushiki Kaisha Nihon Micronics | Intermediate structure unit for secondary cell and method for manufacturing secondary cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5419807A (en) | Method of providing electrical interconnect between two layers within a silicon substrate, semiconductor apparatus, and method of forming apparatus for testing semiconductor circuitry for operability | |
| US6518079B2 (en) | Separation method for gallium nitride devices on lattice-mismatched substrates | |
| EP0567075B1 (en) | A method for producing semiconductor device | |
| US4180439A (en) | Anodic etching method for the detection of electrically active defects in silicon | |
| JPS6242573A (ja) | 光半導体装置の製造方法 | |
| US20200051878A1 (en) | Semiconductor wafer and method of probe testing | |
| JP2004363213A (ja) | 半導体装置の製造方法 | |
| JPS60144985A (ja) | 半導体発光素子の製造方法 | |
| JP2009200382A (ja) | 半導体発光素子の製造方法 | |
| JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
| JP3261904B2 (ja) | 半導体装置 | |
| JPS63153880A (ja) | 半導体レ−ザ装置の検査方法 | |
| JP2803157B2 (ja) | 発光ダイオードの製造方法 | |
| JPS6387736A (ja) | 半導体装置 | |
| JPS6048104B2 (ja) | 半導体ウエハの分割方法 | |
| JPH0974076A (ja) | 発光半導体ウエハの個別分離方法 | |
| JPS62224096A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH08204233A (ja) | 端面発光型ｌｅｄの製造方法および端面発光型ｌｅｄの検査方法 | |
| JPH09237918A (ja) | 発光ダイオードの製造方法 | |
| KR940004424B1 (ko) | 웨이퍼 상태의 발광소자 칩 분리방법 | |
| KR20240022701A (ko) | 테스트 소자 그룹 제조 방법 | |
| JPS6058690A (ja) | 半導体装置およびその製造方法 | |
| JPS6080291A (ja) | 半導体レ−ザ装置 | |
| JPH04373192A (ja) | 発光素子の製造方法 | |
| JP2005032895A (ja) | ダイシング方法 |