JPS6236393B2 - - Google Patents

Info

Publication number
JPS6236393B2
JPS6236393B2 JP55146656A JP14665680A JPS6236393B2 JP S6236393 B2 JPS6236393 B2 JP S6236393B2 JP 55146656 A JP55146656 A JP 55146656A JP 14665680 A JP14665680 A JP 14665680A JP S6236393 B2 JPS6236393 B2 JP S6236393B2
Authority
JP
Japan
Prior art keywords
plating
layer
brazing
metal
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55146656A
Other languages
English (en)
Other versions
JPS5660038A (en
Inventor
Shinzo Anazawa
Takeshi Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14665680A priority Critical patent/JPS5660038A/ja
Publication of JPS5660038A publication Critical patent/JPS5660038A/ja
Publication of JPS6236393B2 publication Critical patent/JPS6236393B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
本発明は、半導体容器の構造に係るものであ
る。最近の電子部品工業の分野における傾向は、
半導体装置の目覚ましい発展に伴い適用範囲が
増々広がつて来た反面、激しい原価低減が要求さ
れ、その為に種々の技術革新が行われている。 半導体装置を構成する部品の原価の内、容器が
大きな位置を占めているので、半導体装置の信頼
性を損わず如何に容器の価格を下げるか、又如何
にその組立プロセスを合理的にするかが重要な鍵
になつている。そのために民需用半導体装置では
一般に樹脂モールドが行なわれている。しかし工
業用装置に於いては、厳しい信頼性規格を満足さ
せなければならないので金属カンケースやセラミ
ツクケース等の半導体容器を用いているが従来の
方法では高価にならざるを得なかつた。しかし本
発明によれば、従来に比較し、容易に高信頼性を
もち、且つ低廉な半導体容器を得る事が出来たの
で、ここに提供するものである。本発明に基く、
半導体容器は特にセラミツクケースに於いて有効
である。よつて本発明の要旨をセラミツクケース
を例にとり説明する。 従来のセラミツクケースの殆んどはセラミツク
にMo−Mn等を、メタライズする方法によつて製
造されている。その構造は、第1図に示す如く、
セラミツク層1、メタライズ層2(例えばMo−
Mn)、ロウ付を容易にする金属層3(例えばNiメ
ツキ層)、又半導体素子の固定や電気的導通をと
る為のメツキ層4(例えば金メツキ層)、ロウ付
層5(例えばAg−Cuロウ)、金属リード6(例
えばコバー)から成る場合、又第2図に示す如
く、セラミツク1とセラミツク1′とをロウ付で
結合する場合、および第3図の如く、金属リード
6に酸化膜7を設け硝子8で連結する場合等があ
げられる。勿論セラミツク1の代りに金属を用い
ても同様である。之等の構造は下記に示す工程に
より製造され、且つ下記に述べる如く種々の問題
点を有する。 1 ロウ付法 工程の右方の数字は、第1〜第2図の参照番
号に一致する。
【表】
(ロウ付) →(Niメツキ)′→(Auメツキ)
830℃
メタライズ焼結のNiメツキ3は、Ag−Cuロ
ウ等でロウ付する場合、ロウ材5がメタライズ
層2にぬれ易くなるようにする為(裸のMo−
Mnは、余程ロウ付温度を高くしないとAg−
Cuを弾いてしまい、ロウ付温度を高くする
と、Ag、Cu若しくは、その酸化物の蒸発が起
きたり蒸発しない迄も必要以上のロウが他の材
料、例えばリード6に流れてしまい、化学反応
して、機械的強度を弱くしてしまう)およびメ
タライズ層の耐湿性を向上させる為に必要であ
る(メタライズ金属がWはよいがMo−Mnは長
期高温高湿の環境に放置すると、浸蝕される事
がある)。更に、Ni層はメタライズ層2とリー
ド6の間の接合強度をよくする効果をもつ。一
般にNiメツキは、無電解Niメツキを行うと、
無電解Niメツキの中に含まれる燐の為にメタ
ライズ金属の融点を下げる傾向が強く、ロウ付
の際、セラミツク層1とメタライズ層2の間の
接合強度を著しく弱める為電解メツキを行うの
が普通である。しかしメタライズパターンが互
いに電気的に絶縁されている場合、又メタライ
ズしてあるセラミツクの表裏の面積が異つてい
る場合には、通常行われるバレルメツキに於い
て、メツキ厚のバラツキが大きくロウ材による
反応速度、耐湿性等に対して、バラツキを大き
くし、トラブルを起し易い。通常のメタライズ
製品のトラブルは殆んど、このNiメツキによ
るトラブルと考えてよいといわれている程であ
る。又、ロウ付後のNiメツキ3′は、防蝕と、
半導体素子に悪影響を与えるロウ材の隠蔽の為
に行われるが、メタライズ層2の表面に設けた
Niメツキ層3及びロウ材5及びリード金属6
の表面を余程注意して、前処理を行わないとメ
ツキ脹れや剥離の原因になり易い。 2 硝子付法 通常の金属カンケースと称せられる容器の製
造方法は、衆知の如く、金属の表面に酸化膜を
設け、この酸化膜と硝子とをなじませる事によ
り気密に保つ方法である。セラミツクの場合は
殆んどセラミツク自体酸化物より構成されてい
るので、酸化膜を表面に設ける必要はない。従
つて金属に比較し、その作業は、容易になる。
しかしセラミツク自体殆んどが絶縁体であるの
で前述の如く、セラミツクの表面に金属層(メ
タライズ層)を設けるか、セラミツクを基板と
し、適当な形状に加工した金属フレームを硝子
等で固定するか、又はセラミツク基板にメタラ
イズを施し、金属フレームをロウ付等で固定し
た後、壁部材を硝子で固定する方法がとられ
る。之等を更に具体的に述べると次の様にな
る。
【表】 衆知の如く、メタライズは還元雰囲気が望ま
しく、硝子付は酸化雰囲気が望ましい。即ち相
反する雰囲気で作業を行なう必要がある。若し
工程の省略化を計る為に、中性雰囲気で同時に
接合しようとする場合、当然の事ながら両者と
も不満足な条件で行われるので信頼性のよいも
のが得られない。従つて余程の理由がない限り
各々の工程を最適条件に設置して行われてい
る。しかしロウ付に於けるロウ流れのトラブ
ル、又は金属部の酸化条件は交互作用により、
複雑になり高度の技術、並びに高度の品質管理
が必要になる。一方硝子付の強度はメタライズ
強度及びロウ付強度の数十分の一であるので、
小型な容器を形成する場合、機械的シヨツクに
弱く、更にロウ材と硝子の膨脹係数が著しく異
る為に熱シヨツクにも弱く、従つて信頼性は極
めて低くなる。 以上で明らかな様に、従来の製造方法による半
導体容器では、形状、寸法、材料の組合せ、製造
方法等により信頼性および原価が著しく制限さ
れ、所望の高信頼度をもち、低廉な容器を得る事
は、困難である。更に最近高価格材料を出来るだ
け省略化する為に、行われている部分金メツキ
は、遮蔽の為のマスクの取付け除去等に問題があ
り、金メツキ厚を少くしても、工数がかかりかえ
つて高価格になり又、技術的品質管理的に於ても
困難度が高い。 本発明の目的は、安価でしかも実装性、耐蝕性
が向上した半導体装置を提供することにある。本
発明によれば、絶縁材と、この絶縁材に選択的に
施されたメタライズ層と、このメタライズ層の表
面を被覆する貴金属層と、この貴金属層にロウ材
を介して固定されたリードと、このリードの表面
およびロウ材の表面を被覆する金属層とを有する
ことを特徴とする半導体装置を得る。本発明によ
る半導体装置は、このような構造をしているの
で、本構造のプロセスを工程図に示すと次の様に
なる。
【表】 本発明のプロセスは前述した従来のプロセスの
1、ロウ付法と比較してみると明らかな様に、メ
タライズ以降のプロセスが極端に簡素化されてい
る。即ち、ロウ付する為のNiメツキやシンタリ
ングがなく、金メツキとロウ付の工程順序が逆に
なつている。すなわち従来の方法であると、ロウ
付の為にNiメツキが必要であり、且つ該Niメツ
キとメタライズ層との密着の為にシンターが必要
であつたが、本発明は、金メツキした後ロウ付す
る際に、金はメタライズ層にシンターして密着度
がよくなり且つ金とロウ材とのぬれはよいので
Niメツキは全く不要になる。 更に従来の方法であるとペレツトマウント及び
ボンデイングの際金メツキが必要であり該金メツ
キ層の多孔性の為に生じる耐候性防止とロウ材の
金属への拡散、即ち、半導体装置の寿命に影響す
る。熱抵抗増大、ペレツト剥離等の防止の為の
Niメツキが必要であり之等の組合せは、メツキ
汚れ、メツキ脹れ、メツキ剥離等のトラブルが生
じ易かつたが、本発明によれば、高温でロウ付さ
れる際に、前述の如く、メタライズ層に金が拡散
すると同時に、金メツキ層の再結晶により多孔性
でなくなり、耐候性が増大すると同時に、メツキ
汚れ、メツキ脹れ、メツキ剥離等のトラブルは激
減し、ロウ材の拡張もロウ付の際の管理により容
易に防止出来る。又経済性に於いても本発明の構
成によれば従来の構成に比較し、40〜60%の原価
を低減する事が出来る。 本発明の特徴は、ロウ材で固定されたリードの
表面およびリードで覆われないロウ材表面が、例
えば外装錫メツキ、半田メツキあるいは金メツキ
による金属層で被覆することにあり、その結果実
装性、耐蝕性が向上する。また、後述する実施例
で明らかになるが、たとえば高出力半導体装置の
如く、金メツキ厚さを非常に厚くする必要がある
場合には、リードをロウ材により貴金属被覆され
たメタライズ層にロウ付したロウ付品を、更に電
界金メツキすることにより、リードやリードフレ
ームのごとく不要な部分には薄く、ペレツトマウ
ント部には厚く金メツキすることが容易となる。
しかる後、金メツキによりペレツトマウント部の
金層が厚くなつたロウ付品にペレツトマウント、
ボンデイングおよびキヤツプシール作業を行な
う。この場合には、ペレツトマウント部の金層を
厚くするための金メツキにより、ロウ付リード表
面およびロウ材表面に金メツキ層が被覆されるの
で、実装性、耐蝕性が向上する。必要に応じて、
さらに外装錫メツキや半田メツキを行なう事によ
り、実装性、耐蝕性をさらに増大せしめる事が出
来る。 実施例 1 第5図に示す如く積層型セラミツク焼結体1
(例えばセラミツクとしてアルミナ磁器)、メタラ
イズ金属2(例えばW)より構成される。セラミ
ツクベースに無電解金メツキ4を施し、約830
℃、dry H2中でリード6(例えばKovar)をロウ
材5(例えばAg−Cu)でロウ付した後、半導体
素子9をマウントし、金属細線10(例えば30μ
φの金線)でボンデイングした後、シーリングロ
ウ材11を具備したキヤツプ12(例えば
Kovar)で気密に封着し然る後外装メツキ13、
例えば錫や金メツキ(無電解)、ニツケル、等を
かける。尚この様にして、製造した容器は、従来
の容器と信頼性が変らず、ジユアルインラインパ
ツケージに於いて、Niメツキを行つたロウ付品
よりロウ付強度の平均値を1Kg以上大きく且つ、
バラツキが小さく品質が著しく向上された。外装
メツキ13により実装性、耐蝕性も向上される。 実施例 2 実施例1に於いて、リード6をロウ材5でロウ
付した後、電解金メツキ2μを施してマウント部
の金層を厚くし、半導体素子9のマウント、金属
細線10によるボンデイング、そしてシーリング
ロウ材11によるキヤツプシールを順に行なう。
この場合、素子9のマウント前の金メツキにより
リード6およびロウ材5の表面には金メツキ層が
形成されて、実装性、耐蝕性が向上する。さら
に、この後外装メツキを施してもよい。本発明は
単に、金メツキについてのみ、詳説したが、白
金、銀等の貴金属に於いても、有効である。
【図面の簡単な説明】
第1図〜第3図は、従来の基本的構造を示した
部分断面図である。第4図は本発明の一実施例を
示す断面図である。 1,1′:セラミツク等の絶縁基板、又は壁部
材、2:メタライズ層、3:Ni層、4:金層、
5:ロウ材、6:リード、7:金属酸化膜、8:
硝子等の接着材、9:半導体素子、10:金属細
線、11:シーリングロウ材、12:キヤツプ、
13:外装メツキ。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁材と、該絶縁材に選択的に施されたメタ
    ライズ層と、該メタライズ層の表面を被覆する貴
    金属層と、該貴金属層にロウ材を介して固定され
    たリードと、該リードの表面および前記ロウ材の
    表面を被覆する金属層とを有することを特徴とす
    る半導体装置。
JP14665680A 1980-10-20 1980-10-20 Semiconductor device Granted JPS5660038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14665680A JPS5660038A (en) 1980-10-20 1980-10-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14665680A JPS5660038A (en) 1980-10-20 1980-10-20 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6296972A Division JPS553821B2 (ja) 1972-06-22 1972-06-22

Publications (2)

Publication Number Publication Date
JPS5660038A JPS5660038A (en) 1981-05-23
JPS6236393B2 true JPS6236393B2 (ja) 1987-08-06

Family

ID=15412649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14665680A Granted JPS5660038A (en) 1980-10-20 1980-10-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS5660038A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10973876B2 (en) 2011-11-09 2021-04-13 Cedars-Sinai Medical Center Transcription factor-based generation of pacemaker cells and methods of using same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5822741U (ja) * 1981-08-07 1983-02-12 京セラ株式会社 半導体パツケ−ジ
JPS5961155A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置
JPH073850B2 (ja) * 1985-11-29 1995-01-18 京セラ株式会社 電子部品における外部リ−ド端子の表面加工法
JP2711375B2 (ja) * 1988-08-09 1998-02-10 イビデン株式会社 リードフレームを有する電子部品搭載用基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4827683A (ja) * 1971-08-13 1973-04-12

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4827683A (ja) * 1971-08-13 1973-04-12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10973876B2 (en) 2011-11-09 2021-04-13 Cedars-Sinai Medical Center Transcription factor-based generation of pacemaker cells and methods of using same

Also Published As

Publication number Publication date
JPS5660038A (en) 1981-05-23

Similar Documents

Publication Publication Date Title
US3729820A (en) Method for manufacturing a package of a semiconductor element
US4675243A (en) Ceramic package for semiconductor devices
JPS60257160A (ja) 半導体装置
JPS61142750A (ja) 絶縁基板
US3982908A (en) Nickel-gold-cobalt contact for silicon devices
JPS6236393B2 (ja)
JPS6243343B2 (ja)
JPH01257356A (ja) 半導体用リードフレーム
US4765528A (en) Plating process for an electronic part
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
KR20010076196A (ko) 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법
JP3420469B2 (ja) 配線基板
JPS588586B2 (ja) 半導体装置の封止方法
JP2710893B2 (ja) リード付き電子部品
JP3645744B2 (ja) セラミック配線基板
JP4364033B2 (ja) リードピン付き配線基板
JPS6311744Y2 (ja)
JPS60195953A (ja) 半導体装置およびその製造方法
JPH05267496A (ja) セラミックス配線基板の製造方法
JPS5926985A (ja) ガラスまたはセラミツクスと銅とのろう付け結合方法
JP3176246B2 (ja) 半導体素子収納用パッケージ
JPH08125098A (ja) 半導体装置及びその製造方法
JP2001308498A (ja) 配線基板
JPH0789574B2 (ja) ペレット取付基板の製造方法
JP3537667B2 (ja) 配線基板