JPS623582A - 画像信号変換装置 - Google Patents
画像信号変換装置Info
- Publication number
- JPS623582A JPS623582A JP60143324A JP14332485A JPS623582A JP S623582 A JPS623582 A JP S623582A JP 60143324 A JP60143324 A JP 60143324A JP 14332485 A JP14332485 A JP 14332485A JP S623582 A JPS623582 A JP S623582A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はテレビジョン信号等の画像信号の変換装置に関
するものである。
するものである。
［従来の技術］
現在のＮＴＳＣ方式のテレビジョン信号は、ｌフィール
ド毎即ち１／６０秒毎に走査線２６２．５木のフィール
ド信号をインターレース走査し、２フイールドで走査線
５２５本の１フレーｌ、信号が形成されるが、例えば現
行のテレビジョン信号の走査線を２倍にし、このような
テレビジョン信号を高精細度モニタ等に表示するための
高精細度化信号変換回路が知られている。
ド毎即ち１／６０秒毎に走査線２６２．５木のフィール
ド信号をインターレース走査し、２フイールドで走査線
５２５本の１フレーｌ、信号が形成されるが、例えば現
行のテレビジョン信号の走査線を２倍にし、このような
テレビジョン信号を高精細度モニタ等に表示するための
高精細度化信号変換回路が知られている。
第１図は従来の高精細度化信号変換処理回路の基本的な
構成を示す。
構成を示す。
第１図に示すように、入力端子１に供給されたテレビジ
ョン信号（アナログ信号）１（ナローパスフィルタ２で
高域がカントされ、Ａ／Ｄ変換器３によりディジタル信
号に変換され、第１時間軸圧綿回路５に入力されると共
に、フィールドメモリ４に入力される。フィールドメモ
リ４からの信号は第２時間軸圧縮回路８に入力される。
ョン信号（アナログ信号）１（ナローパスフィルタ２で
高域がカントされ、Ａ／Ｄ変換器３によりディジタル信
号に変換され、第１時間軸圧綿回路５に入力されると共
に、フィールドメモリ４に入力される。フィールドメモ
リ４からの信号は第２時間軸圧縮回路８に入力される。
フィールドメモリ４の出力は前フィールドの信号であり
、２：１ インターレース操作方式の場合には、現フィ
ールドの走査線の中間をトレースする。このようなＡ／
Ｄ変換器３からの現フイールド信号およびフィールドメ
モリ４からの前フイールド信号の時間軸をそれぞれ時間
軸圧縮回路５，８により１／２に圧縮し、ついで切換ス
イッチ７を介して時間軸圧縮後の走査線周期毎に当該ス
イッチ７を切換て両回路５，６からの信号をとり出すこ
とにより、走査線が２倍化された信号を前述したＡ／Ｄ
変換器３のサンプリング周波数の２倍で動作するＤ／Ａ
変換器８に入力し、更にこのｌ１ｌｌ／Ａ変換器８から
のアナログ変換された信号を、前述のローパスフィルタ
２の２倍のカットオフ周波数をもつローパスフィルタ９
を通過させることにより、走査線か２倍化された高精細
度のアナログテレビジョン信号を出力端子１０に得る。
、２：１ インターレース操作方式の場合には、現フィ
ールドの走査線の中間をトレースする。このようなＡ／
Ｄ変換器３からの現フイールド信号およびフィールドメ
モリ４からの前フイールド信号の時間軸をそれぞれ時間
軸圧縮回路５，８により１／２に圧縮し、ついで切換ス
イッチ７を介して時間軸圧縮後の走査線周期毎に当該ス
イッチ７を切換て両回路５，６からの信号をとり出すこ
とにより、走査線が２倍化された信号を前述したＡ／Ｄ
変換器３のサンプリング周波数の２倍で動作するＤ／Ａ
変換器８に入力し、更にこのｌ１ｌｌ／Ａ変換器８から
のアナログ変換された信号を、前述のローパスフィルタ
２の２倍のカットオフ周波数をもつローパスフィルタ９
を通過させることにより、走査線か２倍化された高精細
度のアナログテレビジョン信号を出力端子１０に得る。
かかる基本構成を複合カラーテレビジョン方式に応用し
たものが第２図に示す基本ブロック図である。
たものが第２図に示す基本ブロック図である。
第２図において入力端子１１に入力される複合カラーテ
レビジョン信号は、Ｙ／Ｃ分離回路１２により輝度信号
Ｙと色信号Ｃとに分離される０色性号Ｃは色復調回路１
３により２つの色差、例えばＩ、Ｑ信号に復調される。
レビジョン信号は、Ｙ／Ｃ分離回路１２により輝度信号
Ｙと色信号Ｃとに分離される０色性号Ｃは色復調回路１
３により２つの色差、例えばＩ、Ｑ信号に復調される。
輝度信号Ｙは、第１図に示した構成の信号変換処理回路
１４により高精細化（走査１１２倍化）処理を行う。
１４により高精細化（走査１１２倍化）処理を行う。
色差信号１．Ｑも前述の輝度信号Ｙと同様の処理を信号
変換処理回路１５にて行い、ついで、回路１４からの高
精細度化処理後の輝度信号と共に入力されたマトリック
ス回路１６にて３原色のＲ，Ｇ、Ｂ信号に変換され、高
精細カラーモニタ１７に表示される。
変換処理回路１５にて行い、ついで、回路１４からの高
精細度化処理後の輝度信号と共に入力されたマトリック
ス回路１６にて３原色のＲ，Ｇ、Ｂ信号に変換され、高
精細カラーモニタ１７に表示される。
かかる走査線２倍化変換処理方式では、第３図に示すよ
うに現フィールド即ちりの互いに隣接する２つの走査線
Ａ、Ｂ間の補間位置Ｘに前フィールド（即ち１−１）の
対応する位置Ｘ′の信号をそのまま補間信号として用い
る。それに対し例えば第３図に示す如く今補間しようと
している画像位置×の」二下の走査線ＡおよびＢの平均
値をもつ信号を、位置Ｘの補間信号として用いることも
できる。
うに現フィールド即ちりの互いに隣接する２つの走査線
Ａ、Ｂ間の補間位置Ｘに前フィールド（即ち１−１）の
対応する位置Ｘ′の信号をそのまま補間信号として用い
る。それに対し例えば第３図に示す如く今補間しようと
している画像位置×の」二下の走査線ＡおよびＢの平均
値をもつ信号を、位置Ｘの補間信号として用いることも
できる。
このように、前フィールドの走査線信号または現フィー
ルドの走査線信号を選択して捕間信号として用いる方式
が各種提案されている。これらの提案の基本的な考え方
は、静止したような動きの少ない画像においては前フィ
ールドの信号を補間信号として用い、動きが大きい画像
では、現フイールド内の操作信号より補間信号を形成す
るということにある。
ルドの走査線信号を選択して捕間信号として用いる方式
が各種提案されている。これらの提案の基本的な考え方
は、静止したような動きの少ない画像においては前フィ
ールドの信号を補間信号として用い、動きが大きい画像
では、現フイールド内の操作信号より補間信号を形成す
るということにある。
しかしながら１以上のような従来技術においては１表示
画面があまり動きのない情報に基づく場合には、高精細
且つ高品質の画像が得られるが、表示画面が動きの大き
い情報に基づく場合では、かならずしも満足な画質をも
った画像が得られないという欠点があった。
画面があまり動きのない情報に基づく場合には、高精細
且つ高品質の画像が得られるが、表示画面が動きの大き
い情報に基づく場合では、かならずしも満足な画質をも
った画像が得られないという欠点があった。
したがって従来は、第４図に示すように、フレーム間差
信号と固定閾値レベルとを比較することによって被写体
画像の動きを検出し、その動きが大の時は、現フイール
ド内の走査線を利用した補間信号を選択し、動きが小の
時は前後するフィールドの走査線を利用した補間信号を
選択するようにした。すなわち、第４図に示すようにア
ナログ信号は入力端子１よりローパスフィルタ２を介し
てＡ／Ｄ変換器３に入力され、Ａ／Ｄ変換される。Ａ／
Ｄ変換器３からの信号は、２６２）１（水平期間）遅延
（Ｄｅｌａｙ）回路１８に入力され、この遅延回路１８
から更にＩＨ遅延回路１９に入力され、この遅延回路１
９から２６２Ｈ遅延回路２０に入力される。
信号と固定閾値レベルとを比較することによって被写体
画像の動きを検出し、その動きが大の時は、現フイール
ド内の走査線を利用した補間信号を選択し、動きが小の
時は前後するフィールドの走査線を利用した補間信号を
選択するようにした。すなわち、第４図に示すようにア
ナログ信号は入力端子１よりローパスフィルタ２を介し
てＡ／Ｄ変換器３に入力され、Ａ／Ｄ変換される。Ａ／
Ｄ変換器３からの信号は、２６２）１（水平期間）遅延
（Ｄｅｌａｙ）回路１８に入力され、この遅延回路１８
から更にＩＨ遅延回路１９に入力され、この遅延回路１
９から２６２Ｈ遅延回路２０に入力される。
したがって、Ａ／Ｄ変換器３および各遅延回路１８、ｉ
ｌｌ、２０からは第５図（イ）に示すように、後フィー
ルドの画像情報を示す走査線信号Ｘ３２（Ａ／Ｄ変換器
３からの直接出力） 、２８２Ｈ遅延された現フィール
ドの走査線信号×２３（遅延回路１８の出力）、さらに
この信号よりＩＨ遅延された現フィールドの走査線信号
×２１．および、この信号Ｘ２１より２６２Ｈ遅延され
た前フィールドの走査線信号Ｘ１２が得られる。
ｌｌ、２０からは第５図（イ）に示すように、後フィー
ルドの画像情報を示す走査線信号Ｘ３２（Ａ／Ｄ変換器
３からの直接出力） 、２８２Ｈ遅延された現フィール
ドの走査線信号×２３（遅延回路１８の出力）、さらに
この信号よりＩＨ遅延された現フィールドの走査線信号
×２１．および、この信号Ｘ２１より２６２Ｈ遅延され
た前フィールドの走査線信号Ｘ１２が得られる。
２６２Ｈ遅延回路１８の出力およびＩＨ遅延回路１９の
出力は加算器２１に入力され、この加算器２１から１７
２係数回路２２に入力され、そこから （Ｘ２１＋Ｘ２
３）／ ２の信号が出力される。
出力は加算器２１に入力され、この加算器２１から１７
２係数回路２２に入力され、そこから （Ｘ２１＋Ｘ２
３）／ ２の信号が出力される。
また、Ａ／Ｄ変換器３の出力と２６２Ｈ遅延回路２０の
出力とは加算器２３に入力され、この加算器２３から１
／２係数回路２４に入力され、そこから（Ｘ１２＋Ｘ３
２）／２ノ信号が出力される。
出力とは加算器２３に入力され、この加算器２３から１
／２係数回路２４に入力され、そこから（Ｘ１２＋Ｘ３
２）／２ノ信号が出力される。
２つの１７２係数回路２２および２４の出力は後述する
ような制御信号により切換えられるスイッチ２５を経て
時間圧縮回路６に入力され、ＩＨ遅延回路１８の出力Ｘ
２１は時間圧縮回路５に入力される。
ような制御信号により切換えられるスイッチ２５を経て
時間圧縮回路６に入力され、ＩＨ遅延回路１８の出力Ｘ
２１は時間圧縮回路５に入力される。
２つの時間圧縮回路５および６の出力はスイッチ７の２
つの入力端に供給され、スイッチ７の切換出力はＤ／Ａ
変換器８を介してローパスフィルタ９に入力され、そこ
から出力端子１０に供給される。
つの入力端に供給され、スイッチ７の切換出力はＤ／Ａ
変換器８を介してローパスフィルタ９に入力され、そこ
から出力端子１０に供給される。
いま、フレーム間の差信号として減算器２６において、
第５図に示すように前・後フィールドの画像信号Ｘ１２
およびＸ３２の差信号を取り出し、かかる差信号をコン
パレータ２７の一入力端に入力し、固定の基準レベル（
Ｔｈ）をコンパレータ２７の十入力端に入力し、このコ
ンパレータ２７において、信号Ｘ１２．Ｘ３２の差のレ
ベルを基準レベルと比べることによって判定し、かかる
判定出力信号を動き検出信号とする。すなわち、コンパ
レータ２７が旧ＧＨを出力した時は、被写体画像は動き
がないとして、スイッチ２５を１７２係数回路２４側に
切換え、コンパレータ２７がＬＯＷを出力した時は、被
写体画像は動きが大きいとしてスイッチ２５を１７２係
数回路２２側に切換える。
第５図に示すように前・後フィールドの画像信号Ｘ１２
およびＸ３２の差信号を取り出し、かかる差信号をコン
パレータ２７の一入力端に入力し、固定の基準レベル（
Ｔｈ）をコンパレータ２７の十入力端に入力し、このコ
ンパレータ２７において、信号Ｘ１２．Ｘ３２の差のレ
ベルを基準レベルと比べることによって判定し、かかる
判定出力信号を動き検出信号とする。すなわち、コンパ
レータ２７が旧ＧＨを出力した時は、被写体画像は動き
がないとして、スイッチ２５を１７２係数回路２４側に
切換え、コンパレータ２７がＬＯＷを出力した時は、被
写体画像は動きが大きいとしてスイッチ２５を１７２係
数回路２２側に切換える。
［発明が解決しようとする問題点］
しかしながら、かかる構成では、コンパレータ２７の他
端の入力基準レベルが固定であるため、次のような問題
が生じる。すなわち、例えば現補１間時点から数ライン
（例えば８ライン）前のすべてのものに関してコンパレ
ータ２７がＨＩＧＨを出力して動きなしと判定されてお
り、当該現補間時点になって急にコンパレータ２７がＬ
ＯＷを出力するような場合がある。しかしながら、一般
的に被写体画像が、ずっと静止している状態から急に大
きな動きの状態に変化することはほとんど無く、この急
変は、ノイズの混入２回路の不安定等に起因すると考え
られる。したがって、第４図に示すような回路では、被
写体画像の動きを正確に検出することができず、最適補
間信号を選択することができない。
端の入力基準レベルが固定であるため、次のような問題
が生じる。すなわち、例えば現補１間時点から数ライン
（例えば８ライン）前のすべてのものに関してコンパレ
ータ２７がＨＩＧＨを出力して動きなしと判定されてお
り、当該現補間時点になって急にコンパレータ２７がＬ
ＯＷを出力するような場合がある。しかしながら、一般
的に被写体画像が、ずっと静止している状態から急に大
きな動きの状態に変化することはほとんど無く、この急
変は、ノイズの混入２回路の不安定等に起因すると考え
られる。したがって、第４図に示すような回路では、被
写体画像の動きを正確に検出することができず、最適補
間信号を選択することができない。
［問題点を解決するための手段］
従って、本発明は、以上のような問題を解消することを
目的とし、そのために、フィールド間の相関性に応じて
補間状態を制御すると共に、相関性の時間的変化に応じ
て制御特性を変化させるよう構成する。
目的とし、そのために、フィールド間の相関性に応じて
補間状態を制御すると共に、相関性の時間的変化に応じ
て制御特性を変化させるよう構成する。
［作 用コ
すなわち、本発明はフィールド間の相関性に応じて補間
状態を制御すると共に、相関性の時間的変化に応じて制
御特性を変化させる。
状態を制御すると共に、相関性の時間的変化に応じて制
御特性を変化させる。
［実施例］
以下、具体的に実施例図面にそって本発明の詳細な説明
を行う。
を行う。
第６図は本発明にかかる画像信号変換装置の一実施例を
示す、第６図において第４図と同一個所は同一符号で示
す。
示す、第６図において第４図と同一個所は同一符号で示
す。
第６図に示すように、アナログ信号は入力端子１よりロ
ーパスフィルタ２を介してＡ／Ｄ変換器３に入力され、
Ａ／Ｄ変換される。 Ａ／Ｄ変換器３からの信号は、２
８２Ｈ（水平期間）遅延（Ｄｅｌａｙ）回路１８に入力
され、この遅延回路１８から更にＩＨ遅延回路１９に入
力され、この遅延回路１８から２８２Ｈ遅延回路２０に
入力される。
ーパスフィルタ２を介してＡ／Ｄ変換器３に入力され、
Ａ／Ｄ変換される。 Ａ／Ｄ変換器３からの信号は、２
８２Ｈ（水平期間）遅延（Ｄｅｌａｙ）回路１８に入力
され、この遅延回路１８から更にＩＨ遅延回路１９に入
力され、この遅延回路１８から２８２Ｈ遅延回路２０に
入力される。
したがって、Ａ／Ｅｌ変換器３および各遅延回路＋８．
１９．２０からは第５図（イ）に示すように、後フィー
ルドの画像情報を示す走査線信号Ｘ３２（Ａ／［１変換
器３からの直接出力） 、２８２Ｈ遅延された現フィー
ルドの走査線信号Ｘ２３（遅延回路１８の出力）、さら
にこの信号よりＩＨ遅延された現フィールドの走査線信
号ｘ２１．および、この信号Ｘ２１より２６２Ｈ遅延さ
れた前フィールドの走査線信号Ｘ１２が得られる。
１９．２０からは第５図（イ）に示すように、後フィー
ルドの画像情報を示す走査線信号Ｘ３２（Ａ／［１変換
器３からの直接出力） 、２８２Ｈ遅延された現フィー
ルドの走査線信号Ｘ２３（遅延回路１８の出力）、さら
にこの信号よりＩＨ遅延された現フィールドの走査線信
号ｘ２１．および、この信号Ｘ２１より２６２Ｈ遅延さ
れた前フィールドの走査線信号Ｘ１２が得られる。
２６２Ｈ遅延回路１８の出力およびＩＨ遅延回路１９の
出力は加算器２１に入力され、この加算器２１から１／
２係数回路２２に入力され、そこから（Ｘ２１＋Ｘ２３
）／２の信号が出力される。
出力は加算器２１に入力され、この加算器２１から１／
２係数回路２２に入力され、そこから（Ｘ２１＋Ｘ２３
）／２の信号が出力される。
また、ＡＩＤ変換器３の出力と２６２Ｈ遅延回路２０の
出力とは加算器２３に入力され、この加算器２３から１
７２係数回路２４に入力され、そこから（ＸＩ：）＋Ｘ
３２）／２の信号が出力される。
出力とは加算器２３に入力され、この加算器２３から１
７２係数回路２４に入力され、そこから（ＸＩ：）＋Ｘ
３２）／２の信号が出力される。
２つの１／２係数回路２２および２４の出力は後述する
ような制御信号により切換えられるスイッチ２５を経て
時間圧縮回路６に入力され、ＩＨ遅延回路１８の出力Ｘ
２１は時間圧縮回路５に入力される。
ような制御信号により切換えられるスイッチ２５を経て
時間圧縮回路６に入力され、ＩＨ遅延回路１８の出力Ｘ
２１は時間圧縮回路５に入力される。
２つの時間圧縮回路５および６の出力はスイッチ７の２
つの入力端に供給され、スイッチ７の切換出力はＤ／Ａ
変換器８を介してローパスフィルタ９に入力され、そこ
から出力端子１０に供給される。
つの入力端に供給され、スイッチ７の切換出力はＤ／Ａ
変換器８を介してローパスフィルタ９に入力され、そこ
から出力端子１０に供給される。
コンパレータ２７の一入力端には減算器２６からの出力
信号を入力する。スイッチ２５は、コンノくレータ２７
の出力によって、切換制御される。すなわち、スイッチ
２５は、コンパレータ２７の出力が旧ＧＨのときは１／
２係数回路２４側に切換えられ、 、 ＬＯＷのときは
１／２係数回路２２側に切換えられる。
信号を入力する。スイッチ２５は、コンノくレータ２７
の出力によって、切換制御される。すなわち、スイッチ
２５は、コンパレータ２７の出力が旧ＧＨのときは１／
２係数回路２４側に切換えられ、 、 ＬＯＷのときは
１／２係数回路２２側に切換えられる。
コンパレータ２７の出力は、直列接続した８つのＩＨ遅
延回路２８ａ〜２８ｈに入力される。それら８つのＩＨ
遅延回路の各々からの出力は累算器２９に入力され、累
算器２９においては、例えば入力ＨＩＧＨ信号の数に応
じてレベルが変化する信号を入力する、累算器２９から
の出力信号は、係数回路３０を介して加算器３１におい
て、固定基準閾値１４・ベルＴｈと加算され、コンパレ
ータ２７の（入力端に比較のための基準電圧として入力
される。
延回路２８ａ〜２８ｈに入力される。それら８つのＩＨ
遅延回路の各々からの出力は累算器２９に入力され、累
算器２９においては、例えば入力ＨＩＧＨ信号の数に応
じてレベルが変化する信号を入力する、累算器２９から
の出力信号は、係数回路３０を介して加算器３１におい
て、固定基準閾値１４・ベルＴｈと加算され、コンパレ
ータ２７の（入力端に比較のための基準電圧として入力
される。
なお、累算器２９内では、入力されるＨＩＧＨまたは１
、ＯＷの８つの信号に対して、ＨＩＧＨでは＋１．ＬＯ
讐では−１の累算を行う。
、ＯＷの８つの信号に対して、ＨＩＧＨでは＋１．ＬＯ
讐では−１の累算を行う。
したがって、現補間回路時点の１ライン前から８ライン
前までの判定結果（コンパレータ２７の出力）について
、ＨＩＧＨの数およびＬＯＷの数の差（つまり、例えば
、ＨＩＧＩが８ 、 ＬＯＷがＯでは、差は＋８であり
、ＨＩＧＨおよびＬＯＷが共に４では差はＯである）が
累算器２８によって求められ、これによって固定基準閾
値レベルＴｈを上下させる。このため現補間時点から複
数ライン前までの判定結果を総合したものがコンパレー
タ２７の基準電圧として採用されるから、ノイズの混入
等に影響されることなく、最適補間信号が得られるよう
にスイッチ２５を切換えることができる。
前までの判定結果（コンパレータ２７の出力）について
、ＨＩＧＨの数およびＬＯＷの数の差（つまり、例えば
、ＨＩＧＩが８ 、 ＬＯＷがＯでは、差は＋８であり
、ＨＩＧＨおよびＬＯＷが共に４では差はＯである）が
累算器２８によって求められ、これによって固定基準閾
値レベルＴｈを上下させる。このため現補間時点から複
数ライン前までの判定結果を総合したものがコンパレー
タ２７の基準電圧として採用されるから、ノイズの混入
等に影響されることなく、最適補間信号が得られるよう
にスイッチ２５を切換えることができる。
なお、本発明の主旨は本実施例にこだわらず、例えば連
続してＨＩＧＨがｎ個以上出力された時にコンパレータ
べの入力基準レベルを上昇させたり、連続してＬＯＷが
ｎ個以上出力された時にコンパレータへの入力基準レベ
ルを降下させるように構成してもよい。
続してＨＩＧＨがｎ個以上出力された時にコンパレータ
べの入力基準レベルを上昇させたり、連続してＬＯＷが
ｎ個以上出力された時にコンパレータへの入力基準レベ
ルを降下させるように構成してもよい。
［発明の効果コ
以上述べた如く、本発明によれば、ノイズ等に影響され
ずに高精細度画像信号を得ることができる。
ずに高精細度画像信号を得ることができる。
第１図は従来の本発明高精細度化変換処理回路の基本的
構成を示す図、 第２図は同回路を複合カラーテレビジョン方式に応用し
た例を示す図、 第３図は同回路によるフィールド内の走査線補間態様を
示す図、 第４図は従来の補間信号選択手段をもった画像信号変換
装置のブロック図、 第５図はフィールド間の走査線補間態様を示す図、 第６図は本発明にかかる画像信号変換装置の位置実施例
を示す図である。 ２７・・・コンパレータ、 ２８ａ 〜２８ｈ −ＩＨ遅延回路、 ２９・・・累算器、 ３０・・・係数回路、 ３１・・・加算器。 第５図
構成を示す図、 第２図は同回路を複合カラーテレビジョン方式に応用し
た例を示す図、 第３図は同回路によるフィールド内の走査線補間態様を
示す図、 第４図は従来の補間信号選択手段をもった画像信号変換
装置のブロック図、 第５図はフィールド間の走査線補間態様を示す図、 第６図は本発明にかかる画像信号変換装置の位置実施例
を示す図である。 ２７・・・コンパレータ、 ２８ａ 〜２８ｈ −ＩＨ遅延回路、 ２９・・・累算器、 ３０・・・係数回路、 ３１・・・加算器。 第５図
Claims (1)
- フィールド間の相関性に応じて補間状態を制御すると共
に、前記相関性の時間的変化に応じて制御特性を変化さ
せるよう構成したことを特徴とする画像信号変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143324A JP2502054B2 (ja) | 1985-06-28 | 1985-06-28 | 画像信号変換装置 |
| US06/877,899 US4791487A (en) | 1985-06-28 | 1986-06-24 | Picture signal conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143324A JP2502054B2 (ja) | 1985-06-28 | 1985-06-28 | 画像信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS623582A true JPS623582A (ja) | 1987-01-09 |
| JP2502054B2 JP2502054B2 (ja) | 1996-05-29 |
Family
ID=15336137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60143324A Expired - Lifetime JP2502054B2 (ja) | 1985-06-28 | 1985-06-28 | 画像信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502054B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180154530A1 (en) * | 2015-05-22 | 2018-06-07 | Nissan Motor Co., Ltd. | Failure diagnosis device and failure diagnosis method |
-
1985
- 1985-06-28 JP JP60143324A patent/JP2502054B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180154530A1 (en) * | 2015-05-22 | 2018-06-07 | Nissan Motor Co., Ltd. | Failure diagnosis device and failure diagnosis method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2502054B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0391094B1 (en) | Television scan line doubler including temporal median filter | |
| US4967271A (en) | Television scan line doubler including temporal median filter | |
| KR890000981B1 (ko) | 텔레비젼 표시 시스템 | |
| JP2572043B2 (ja) | 逐次走査システム | |
| JPH0320115B2 (ja) | ||
| JP2634632B2 (ja) | 動き検出回路 | |
| JPS6390987A (ja) | 動き検出回路 | |
| JPS6281888A (ja) | ビデオ信号の補間器 | |
| JPH0750927B2 (ja) | 画像信号変換装置 | |
| KR0129548B1 (ko) | 영상신호 처리 회로 | |
| JPH0420314B2 (ja) | ||
| JPS5940772A (ja) | 倍走査テレビジヨン受像機 | |
| JPH0832025B2 (ja) | 動き摘応型信号処理回路 | |
| EP0502693A2 (en) | Television receiver for EDTV | |
| JPS623582A (ja) | 画像信号変換装置 | |
| JP3062286B2 (ja) | 動き検出回路および動き適応型走査線補間回路 | |
| JPH02260889A (ja) | 画像信号処理装置 | |
| US4941046A (en) | Signal processing circuit for a moving detection circuit which includes coefficient generator wherein a number of delay devices are connected in series with the first one receiving the output of a moving detection circuit and including a time base filter | |
| JP2574370B2 (ja) | 画質改善用走査変換装置 | |
| JP2923966B2 (ja) | 高品位テレビジョン表示装置 | |
| JP2002209191A (ja) | 映像信号変換装置 | |
| JP2730065B2 (ja) | テレビジョン受像機及び動き検出回路 | |
| JP2646680B2 (ja) | 補間信号形成回路 | |
| EP0444329A1 (en) | Improved image edge direction detection apparatus in video systems | |
| JPS623579A (ja) | 画像信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |