JPS623577A - 多重録画用アダプタ− - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、ビデオテープレコーダに付加して多重録画を
可能とする多重録画用アダプターに関する。

［従来技術とその問題点］ 近年、家庭用ビデオテープレコーダ（磁気記録再生装置
：以下ＶＴＲと略称する）が普及し、一般家庭において
もテレビジョンの受像画面、あるいはビデオカメラによ
り撮像した画像を簡単に録画できるようになっている。

しかして、従来のＶＴＲは、同時には１つの映像信号し
か録画できないように構成されており、このため２つの
チャンネルの映像信号を同時に録画したい場合があって
も、１台のＶＴＲでは不可能であった。一方、特殊のＶ
ＴＲにおいては、２組のビデオヘッドを設けて２つの映
像信号を同時に録画できるようにしたものがある。しか
し、この２組のビデオヘッドを使用するものでは、２つ
の映像信号が同期が取れていないといけない。従って、
テレビ放送のように各チャンネル間が非同期のものにつ
いては録画することができず、また、テレビカメラを利
用する場合は、外部同期機能付きの特殊のものでなけれ
ばならない。更に上記の方式では、ビデオヘッドが１組
増加するので、それに伴う記録再生系が必要になり、シ
ステム的、構造的に複雑になると共に、フィールドスキ
ップ方式のため画質が落らるという問題がある。

［発明の目的］ 本発明は上記の点に鑑みてなされたもので、通常のＶＴ
Ｒに付加するだけで、画質を余り落とすことなく複数画
像を簡単に録画することができる多重録画用アダプター
を提供することを目的とする。

５発明の要点］ 複数の映像信号をフィールド毎に分けて録画すると共に
、音声信号を対応する映像信号に応じて左ちのチャンネ
ルに分けて記録し、また、上記映像信号の録画に際して
はフィールド補正を行なって上記複数の映像信号間の位
相がずれている場合でも、その録画７・′再生を確実に
行ない（ｑるようにしたものである。

［発明の実施例］ 以下、本発明をＮＴＳＣ方式のテレビジョンに実施した
場合の例について図面を参照して説明する。まず、第１
図により全体の概略構成について説明する。第１図にお
いて、１は本発明における多重録画用アダプターで、合
成回路２及び分離回路３からなっている。そして、上記
多重録画用アダプター１には、テレビアンテナ４　、Ｖ
ＴＲ５及びテレビ受像機６が接続される。上記多重録画
用アダプター１における合成回路２は、テレビアンテナ
４に誘起したテレビ電波に対し、複数例えば２つのチャ
ンネルを選択して受信増幅した後、ビデオ信号及び音声
信＠（Ｒ）、（Ｌ）をそれぞれ合成してＶＴＲ５へ出力
する。このＶＴＲ５は、上記合成回路２から与えられる
合成信号を録画する。また、上記分離回路３は、ＶＴＲ
５から読出される合成信号の中から指定されたチャンネ
ルのビデオ信号及び音声信号を分離してテレビ受像機６
へ出力する。

次に上記合成回路２及び分離回路３の詳細について説明
する。第２図は合成回路２の詳細について示したもので
ある。第２図に示すようにテレビアンテナ４に誘起した
テレビ信号は第１映像受信回路１１及び第２映像受信回
路１２に入力される。上記第１及び第２映像受信回路１
１．１２は、指定されたチャンネルのテレビ信号をそれ
ぞれ選択して受信増幅し、コンポジットビデオ信号Ｃ１
、Ｃ２を出力すると共に、増幅した映像信号の中から音
声変調信号ｂ＋　、ｂ２を分離して第１音声受信回路１
３、第２音声受信回路１４にそれぞれ入力する。そして
、上記第１当声受信回路１３は、第１映像受信回路１１
からの音声変調信号ｂ１を復調し、その復調した音声信
号ｍ１をＲチャンネル（偶数チャンネル）の信号として
ＶＴＲ５へ出力する。また、上記第２音声受信回路１４
は、第２映像受信回路１２からの音声変調信号ｂ２を復
調し、その復調した音声信号ｍ２をＬチャンネル（奇数
チャンネル）の信号としてＶＴＲ５へ出力する。また、
上記第１映像受信回路１１から出力されるコンポジット
ビデオ信号Ｃ１は、読出し制御回路１５に入力されると
共に、アナログスイッチ１６の入力端子Ａに入力される
。上記読出し制御回路１５は、詳細を後述するが上記コ
ンポジットビデオ信号Ｃ１から奇数フィールド選択信号
ｄ、フィールドメモリ読出し制御信号ｅ、Ｄ／Ａ変換制
御信号ｆ等の制御信号を発生するもので、上記奇数フィ
ールド選択信号ｄはアナログスイッチ１６の制＠端子Ｓ
に入力される。

一方、上記第２映像受信回路１２から出力されるコンポ
ジットビデオ信号Ｃ２は、詳細を後述する書込み制御回
路１７及びＡ／Ｄ変換回路１８に入力される。上記書込
み制御回路１７は、上記コンポジットビデオ信号Ｃ２か
らフィールドメモリ書込み制御信号ｑ及びＡ　、／　Ｄ
変換クロックｈを発生し、このＡ／Ｄ変換クロりクｈを
Ａ／Ｄ変換回路１８に入力し、フィールドメモリ書込み
制御信号ｑをフィールドメモリ１９に入力する。そして
、上記Ａ／Ｄ変換回路１８は、第２映像受信回路１２か
らのコンポジットビデオ信＠Ｃ２を上記Ａ／Ｄ変換クロ
ックｈに同期してデジタルビデオ信号ｉに変換し、フィ
ールドメモリ１９に古込む。このフィールドメモリ１９
は、上記書込み制御回路１７からの書込み制御信号Ｑに
よりデータの書込みが制御されると共に、上記記読出し
制御回路１５からの読出し制御信号ｅによりデータの読
出しが制御される。そして、このフィールドメモリ１９
から読出されるデータは、Ｄ／Ａ変換回路２０へ送られ
る。このＤ／Ａ変換回路２ｏは、フィールドメモリ１９
から読出されたビデオ信号を読出し制御回路１５からの
Ｄ／Ａ変換制圓信号ｆに従ってアナログビデオ信号ｋに
変換し、アナログスイッチ１６の入力端子Ｂに入力する
。アナログスイッチ１６は、読出し制御回路１５からの
奇偶フィールド選択信号ｄにより第１映像受信回路１１
からのコンポジットビデオ信＠Ｃ１あるいはり、、−′
Ａ変換回路２０からのコンポジットビデオ信号ｋを選択
し、合成ビデオ信号２としてＶＴＲ５へ出力する。すな
わち、アナログスイッチ１６は、偶数フィールドでは第
１映像受信回路１１からのコンポジットビデオ信号Ｃ１
を選択し、奇数フィールドではＤ／Ａ変換回路２０から
のコンポジットビデオ信号Ｋを選択し、合成ビデオ信号
２としてＶＴＲ５へ出力する。

第３図は第１図における分離回路３の詳細を示すもので
ある。ＶＴＲ５から読出されるコンポジットビデオ信号
０は、Ａ　、／　Ｄ変換回路２１及び制御信号発生回路
２２に入力される。この制御信号発生回路２２は、上記
コンポジットビデオ信号０からＡ／Ｄ変換変換クロック
向モリ制御信号Ｓ、Ｄ、／Ａ変換制御信号ｔ、奇偶フィ
ールド選択信号Ｘを発生し、Ａ／Ｄ変換変換クロック向
／Ｄ変換回路２１、メモリ制御信号Ｓをフィールドメモ
リ２３、Ｄ／Ａ変換制御信号ｔをＤ／Ａ変換回路２４、
奇偶フィールド選択信号Ｘをセレクト回路２５のセレク
ト端子Ｓに入力する。上記Ａ／Ｄ変換回路２１は、ＶＴ
Ｒ５から読出されたビデオ信号ＯをＡ／Ｄ変換変換クロ
ック向期してデジタルビデオ信号Ｕに変換し、フィール
ドメモリ２３に書込む。このフィールドメモリ２３は、
上記メモリ制御信号Ｓによってデータの書込み及び読出
しが制御される。そして、このフィールドメモリ２３か
ら読出されるデジタルビデオ信号ＶがＤ／Ａ変換回路２
４によりアナログ信号に変換され、コンポジットビデオ
信号〜Ｖとしてテレビ受像機６へ送られる。また、上記
セレクト回路２５の入力端子Ａ、Ｂには、ＶＴＲ５から
読出される音声信号（Ｒ）、（Ｌ）が入力される。上記
セレクト回路２５は、制御信号発生回路２２からの奇偶
フィールド選択信号Ｘにより指定チャンネルに対応する
音声信号（Ｒ）または音声信号＜１＞を選択し、音声信
号ｙとしてテレビ受像機６へ出力する。

第４図は上記第２図の合成回路２における読出し制御回
路１５の詳細を示すものである。第１映像受信回路１１
から送られコンポジットビデオ信号Ｃ１は、３．５８Ｍ
Ｈｚのバンドパスフィルタ１５１及び同期分離回路１５
２に入力される。そして、上記バンドパスフィルタ１５
１の出力信号ｆｓｃは、ＰＬＬ回路１５０に入力される
。このＰＬＬ回路１５０は、位相比較回路１５３、ロー
パスフィルタ１５４、バースト信号の４−１′ｇの周波
数のシステム基本クロック４ｆｓｃを発生する電圧制郊
発Ｐｉｌ器１５５．１／４分周回路１５６が直列に接続
されてなり、位相比較回路１５３の入力端子Ａにバンド
パスフィルタ１５１からの信号が入力される。そして、
１．／４分周回路１５６の出力信号が位相比較回路１５
３の入力端子Ｂに入力されると共に、ＰＬＬ回路１５０
の出力信号’ｆ’ｓｃとなる。また、上記同期分離回路
１５２は、入力されるビデオ信号Ｃ１から水平表示開開
の映像信号Ｈ及び垂直表示期間の映像信号Ｖを分離して
同期信号発生回路１５７に入力する。また、この同期信
号発生回路１５７には、上記ＰＬＬ回路１５０の電圧制
卸発振器１５５の出力信号４ｆｓｃがクロック端子ｃｋ
に入力される。上記同期信号発生回路１５７は、同期分
離回路１５２及び電圧制鉗発成器１５５からの信号によ
って、第６図に示す水平同期信号Ｈ８，垂直同期信号Ｖ
Ｓ、水平表示期間信号ＨＤ、垂直表示期間信号ＶＤ、コ
ンポジットシンク信号５ＹＮＣ１奇偶フイールド信＠０
７・Ｅ２、カラーバース］−の位置を示すバーストフラ
グ（Ｂｕｒｓｔ　　Ｆｌａｇ）を発生する。そして、上
記同期信号発生回路１５７から出力される水平表示期間
信号ＨＤ及び垂直表示期間信号ＶＤは、それぞれ水平ア
ドレスカウンタ１５８、垂直アドレスカウンタ１５９の
イネーブル端子に入力され、水平同期信号Ｈ８及び垂直
同期信号ｖＳは、それぞれ水平アドレスカウンタ１５８
、垂直アドレスカウンタ１５９のクリア端子に入力され
る。上記水平アドレスカウンタ１５８のクロック端子Ｃ
Ｋには電圧制御発振器１５５の出力信号４ｆｓｃが入力
され、垂直アドレスカウンタ１５９のクロック端子には
同期信号発生回路１５７から出力される水平同期信号Ｈ
８が入力される。また、上記同期信号発生回路１５７か
ら出力されるバーストフラグは、ＰＬＬ回路１５０の位
相比較回路１５３にイネーブル信号として入力され、Ｐ
ＬＬ回路１５０の出力信号ｆ’ｓｃと共にＤ／Ａ変換制
御信号ｆとしてＤ／Ａ変換回路２０へ送られる。更に同
期信号発生回路１５７から出力される奇偶フィールド信
号○／Ｅ１は、奇偶フィールド還択信号ｄとしてアナロ
グスイッチ１６（第２図）へ送られる。また、上記奇偶
フィールド信号○／Ｅ１は、水平アドレスカウンタ１５
８及び垂直アドレスカウンタ１５９のカウントデータと
共にフィールドメモリ１９（第２図）へ読出し制御信号
ｅとしても送られる。この場合、上記水平アドレスカウ
ンタ１５８、垂直アドレスカウンタ１５９のカウント値
によりフィールドメモリ１９の読出しアドレスが指定さ
れる。更にまた、ＰＬＬ回路１５０の電圧制御発振器１
５５から出力される信＠　４　ｆ　ｓ　ｃ、同期信号発
生回路１５７から出力されるコンポジットシンク信号５
ＹＮＣ１水平表示期間信号ＨＤ。

垂直同期信号 てＤ／Ａ変換回路２０（第２図）へ送られる。

第５図は、第２図における書込み制御回路１７の詳細を
示すものである。第２映像受信回路１２から送られてく
るコンポジットビデオ信号Ｃ２は、テレビ信号同期回路
１７０に入力される。上記テレビ信号同期回路１７０は
、３．５８ＭＨｚのバンドパスフィルタ１７１、同期分
離回路１７２、ＰＬＬ回路１７３、同期信号発生回路１
７４からなっており、上記コンポジットビデオ信号Ｃ２
は、バンドパスフィルタ１７１及び同期分離回路１７２
に入力される。

上記バンドパスフィルタ１７１は、３．５８ＭＨｚのバ
ースト信号を取出すためのもので、その出力信号ｆ’ｓ
ｃは、ＰＬＬ回路１７３に入力される。このＰＬＬ回路
１７３は、バースト信号の４倍の周波数信号４ｆｓｃを
発生し、その出力信号を同期信号発生回路１７４のクロ
ック端子ＣＫに入力する。

また、上記同期分離回路１７２は、入力されるビデオ信
号Ｃ２から水平表示期間の映像信号Ｈ及び垂直表示期間
の映像信号Ｖを分離して同期信号発生回路１７４に入力
する。上記同期信号発生回路１７４は、同期分離回路１
７２及びＰＬＬ回路１７３からの信号によって、水平同
期信号Ｈ３、垂直同期信号ＶＳ、水平表示期間信号ＨＤ
、垂直表示期間信号ＶＤ、奇偶フィールド信号０／Ｅ、
カラーバーストの位置を示すバーストフラグ（３ｕｒＳ
ｔＦ　ｌ　ａＱ）を発生する。そして、上記同期信号発
生回路１７４から出力される水平表示期間信号ＨＤ及び
垂直表示期間信号ＶＤは、それぞれ水平アドレスカウン
タ１７５、垂直アドレスカウンタ１７６のイネーブル端
子に入力され、水平同期信号Ｈ３及び垂直同期信号ｖＳ
は、それぞれ水平アドレスカウンタ１７５、垂直アドレ
スカウンタ１７６のクリア端子に入力される。上記水平
アドレスカウンタ１７５のクロック端子ＣＫにはＰＬＬ
回路１１３の出力信号４ｆｓｃが入力され、垂直アドレ
スカウンタ１７６のクロック端子には同期信号発生回路
１７４から出力される水平同期信号Ｈ３が入力される。

また、上記同期信号発生回路１７４から出力されるバー
ストフラグは、ＰＬＬ回路１７３の位相比較回路（図示
せず）にイネーブル信号として入力される。

そして、ＰＬＬ回路１７３の出力信号４ｆｓｃは、Ａ／
Ｄ変換回路１８（第２図）にＡ／Ｄ変換クロりクｈとし
て送られる。また、ＰＬＬ回路１７３の出力信号は、同
期信号発生回路１７４ら出力される水平表示期間信号Ｈ
Ｄ及び垂直表示期間信号ＶＤと共にアンド回路１７７に
入力され、このアンド回路１７７の出力信号が書込み／
続出し信号ＷＲとなる。

そして、同期信号発生回路１７４から出力される奇偶フ
ィールド信号０／Ｅ２　、アンド回路１１７から出力さ
れる書込み／読出し信号ＷＲ１水平アドレスカウンタ１
７５及び垂直アドレスカウンタ１７６のカウントデータ
と共にフィールドメモリ１９（第２図）へ書込み制御信
号Ｑとして送られる。この場合、上記水平アドレスカウ
ンタ１７５及び垂直アドレスカウンタ１７６のカウント
値によりフィールドメモリ１９の書込みアドレスが指定
される。

第７図は第２図の合成回路２におけるフィールドメモリ
１９の詳細を示すものである。第７図において、１９１
はセレクタで、このセレクタ１９１には、入力端子Ａに
書込み制御回路１７（第５図）からの書込みアドレス、
入力端子Ｂに読出し制御回路１５（第４図）からの読出
しアドレスが入力される。

上記セレクタ１９１は、読出し制御回路１５からセレク
ト端子Ｓに入力される奇偶フィールド選択信号Ｏｄｄ／
Ｅｖｅｎ１により、書込みアドレスあるいは読出しアド
レスを選択してリフレッシュメモリ１９２に入力する。

また、このリフレッシュメモリ１９２の読出し／ｌ込み
端子Ｒ／Ｗには、読出し制御回路１５から送られてくる
奇偶フィールド選択信号Ｏｄｄ／Ｅｖｅｎ１が入力され
、ＷＲ＃子には書込み制御回路１７からのＷＲ倍信号入
力される。

また、Ａ／Ｄ変換回路１８から送られてくるデジタルビ
デオ信号は、１Ｈバツフア１９３、演算器１９４、セレ
クタ１９５の入力端子Ｂに入力される。上記１Ｈバツフ
ア１９３は、書込み制御回路１７からのＷＲ倍信号同期
してデータを保持し、演算器１９４のの入力端子Ｂに入
力する。この演算器１９４は、入力端子Ａ、Ｂの入力さ
れるデータに対し、ｒ（Ａ＋８）／２Ｊの演算を行ない
、その′ｌｆＡ算結果をセレクタ１９５の入力端子Ａに
入力する。このセレクタ１９５は、書込みυ１１１１回
路１７からセレクト端子Ｓに入力される奇偶フィールド
選択信号Ｑｄｄ／Ｅｖｅｎ２により、入力端子Ａあるい
はＢの入力データを選択してリフレッシュメモリ１９２
のデータ入力端子ＤＩに入力する。そして、このリフレ
ッシュメモリ１９２のデータ出力端子Ｄ○から読出され
るデータがＤ／Ａ変換回路２０へ送られる。

第８図（ａ）、（ｂ）は第２図におけるＡ／Ｄ変換回路
１８の構成例を示すものである。第８図（ａ）に示す回
路は、第２映像受信回路１２から送られてくるビデオ信
号Ｃ２をＡ／Ｄ変換器１８１でＡ／Ｄ変換し、Ｙ、１．
Ｑ分離回路１８２を介してデジタル色差信号を分離して
取出し、デジタルビデオ信号１としてフィールドメモリ
１つへ出力する。

この場合、上記Ａ／Ｄ変換器１８１及びＹ、１．Ｑ分離
回路１８２は、Ａ／Ｄ変換変換クロック間期して動作す
る。

また、第８図（ｂ）に示す回路は、第２映像受信回路１
２から送られてくるビデオ信号Ｃ２をクロマ復調回路１
８３でＹ、１．Ｑの色差信号に復調し、その後、Ａ　、
／　Ｄ変換器１８４によりデジタル信号に変換してフィ
ールドメモリ１９へ出力する。この場合、上記クロマ復
調回路１８３及びＡ／Ｄ変換器１８４は、Ａ／Ｄ変換変
換クロック間期して動作する。

第９図は、第２図におけるＤ／Ａ変換回路２０の詳細を
示すものである。第９図において２０１はセレクタで、
その入力端子Ａにはブランクレベル設定回路２０２から
ブランクレベル信号が入力され、入力端子Ｂにはフィー
ルドメモリ１９から読出されるデジタルビデオ信号Ｊが
入力される。更に、セレクタ２０１のセレクト端子Ｓに
は、第４図に示す読出し制御回路１５から送られてくる
水平表示期間信号ＨＤ及び垂直表示期間信号ＶＤがオア
回路２０３を介して入力される。上記セレクタ２０１は
、セレクト端子Ｓに入力される信号が′Ｏ″の場合に入
力端子Ａ、１”の場合に入力端子Ｂを選択し、その選択
信号をセレクタ２０４の入力端子Ａに入力する。また、
このセレクタ２０４の入力端子Ｂには、シンクレベル設
定回路２０５からシンクレベル信号が入力され、セレク
ト端子Ｓには、読出し制御回路１５からのコンポジット
シンク信＠５ＹＮＣが入力される。上記セレクタ２０４
は、セレクト端子Ｓに入力される信号が°０″の場合に
入力端子Ａ、１”の場合に入力端子Ｂを選択し、デジタ
ル輝度信号あるいはデジタルコンポジット信号として変
調器２０６へ出力する。この変調器２０６は、読出し制
御回路１５からのｆＢｃ信号及び４ｆｓｃにより入力信
号を変調し、デジタルコンポジット信号としてＡ／Ｄ変
換器２０７へ出力する。Ａ／Ｄ変換器２０７は、上記４
ｆｓｃ信号に同期してＡ／Ｄ変換動作し、その変換出力
をアナログスイッチ２０８の入力端子Ａに入力する。ま
た、このアナログスイッチ２０８の入力端子Ｂには、上
記ｆ’ｓｃ信号が３．５８ＭＨｚのバンドパスフィルタ
２０９を介して入力され、切換え端子Ｓには、読出し制
御回路１５からのバーストフラグ３ｕｒｓｔ　　Ｆｌａ
Ｑが入力される。上記アナログスイッチ２０８は、切換
え端子Ｓへの入力信号が、″Ｏ１１の場合に入力端子Ａ
、１１１　Ｉ＋の場合に入力端子Ｂを選択し、コンポジ
ットビデオ信号にとして第２図のアナログスイッチ１Ｇ
へ出力する。

次に第３図における制御信号発生回路２２、フィールド
メモリ２３の詳細について第１０図及び第１１図により
説明する。第１０図は制御信号発生回路２２の詳細を示
すものである。同図において、２２１はテレビ信号同期
回路２２１で、第５図の書込み制御回路１７におけるテ
レビ信号同期回路１７０と同様に構成されており、第１
図のＶＴＲ５から送られてくるコンポジン１ヘビデオ信
号０が入力される。

しかして、上記テレビ信号同期回路２２１は、水平同期
信号Ｈ３、垂直同期信号ＶＳ、水平表示期間信号ＨＤ、
垂直表示期間信号ＶＤ、コンポジットシンク信号５ＹＮ
Ｃ，奇偶フィールド信号０／Ｅ。

ｆｓｃ信号、４ｆｓｃ信号、カラーバーストの位置を示
すバーストフラグ（Ｂｕｒｓｔ　　Ｆｌａｇ）を発生す
る。そして、上記テレビ信号同期回路２２１から出力さ
れる水平表示期間信号ＨＤ及び垂直表示期間信号ＶＤは
、それぞれ水平アドレスカウンタ２２２、垂直アドレス
カウンタ２２３のイネーブル端子に入力され、水平同期
信号Ｈ８及び垂直同期信号■Ｓは、それぞれ水平アドレ
スカウンタ２２２、垂直アドレスカウンタ２２３のクリ
ア端子に入力される。また、上記テレビ信号同期回路２
２１から出力される４ｆｓｃ信号は水平アドレスカウン
タ２２２のクロック端子ＣＫに入力され、水平同期信号
Ｈ８は垂直アドレスカウンタ２２３のクロック端子に入
力される。そして、テレビ信号同期回路２２１から出力
される奇偶フィールド信号０／Ｅ３．４ｆｓｃ信号、コ
ンポジットシンク信号５ＹＮＣは、水平アドレスカウン
タ２２２及び垂直アドレスカウンタ２２３のカウントデ
ータと共にフィールドメモリ２３（第３図）へメモリ制
御信号Ｓとして送られる。この場合、上記水平７ドレス
カウンタ２２２、垂直アドレスカウンタ２２３のカウン
ト値によりフィールドメモリ２３の読出しアドレスが指
定される。更に、上記テレビ信号同期回路２２１から出
力されるバーストフラグＢｕｒｓｔ　　ＦｌａＱ、ｆｓ
ｃ信号、水平同期信号Ｈ８、垂直同期信号ＶＳ、コンポ
ジットシンク信号５ＹＮＣ１水平表示明間信号ＨＤ、垂
直表示期間信号ＶＤがＤ／Ａ変換制罪信号ｔとしてＤ／
Ａ変換回路２４〈第３図）へ送られる。

第１１図は、第３図におけるフィールドメモリ２３の詳
細を示すものである。第３図のＡ／Ｄ変換回路２１から
データバス２３０を介して送られてくるデジタルビデオ
信号Ｕは、リフレッシュメモリ２３１のデータ入力端子
ＤＩに入力されると共に、セレクタ２３２の入力端子Ａ
に入力される。また、上記列（財）信号発生回路２２か
ら送られてくるメモリ制御信号Ｓのうち、４ｆｓｃ信号
はリフレッシュメモリ２３１の制御端子ＷＲに入力され
、奇偶フィールド信号０／Ｅ３はイクスクルーシブオア
回路（以下ＥＸオア回路と略称する）２３３を介してリ
フレッシュメモリ２３１の読出し／書込み端子Ｒ／Ｗ及
びセレクタ２３２のセレクト端子Ｓに入力される。また
、上記ＥＸオア回路２３３の入力端には、所望の映像信
号を選択指定する奇偶切換えスイッチ２３４を介して接
地されると共に、抵抗２３５を介して十電源（Ｉｔ　１
　ＩＩ倍信号に接続される。そして、上記奇偶切換えス
イッチ２３４と抵抗２３５との接続点に生じる信号は、
アンド回路２３６とに入力されると共に奇偶フィールド
選択信号Ｘとして第３図の制御信号発生回路２２を介し
てセレクト回路２５のセレクト端子Ｓへ送られる。また
、上記アンド回路２３６には、上記奇偶フィールド信号
０　、／　Ｅ　３がインバータ２３７を介して入力され
、その出力が加算器２３８の１＋１」端子に入力される
。また、上記加算器２３８の入力端子Ａには、制御信号
発生回路２２における水平アドレスカウンタ２２２及び
垂直アドレスカウンタ２２３からのアドレスデータが入
力される。そして、上記加算器２３８の加算出力は、リ
フレッシュメモリ２３１にアドレスデータとして送られ
る。しかして、手配リフレッシュメモリ２３１から読出
されるデータは、内挿回路２３９を介（）でセレクタ２
３２の入力端子Ｂに入力される。

上記内挿回路２３９は、第１２図に示すように１ライン
バツフア　２３９１及び演算回路２３９２からなってお
り、リフレッシュメモリ２３１から読出されるデータが
１ラインバツフア２３９１及び演算回路２３９２の入力
端子Ｂに入力される。上記１ラインバツフア２３９１は
、第９図のテレビ信号同期回路２２１から送られてくる
４ｆｓｃ信号に同期して入力データを読込み、演算回路
２３９２の入力端子Ａに入力している。この演算回路２
３９２は、ｒ（Ａ＋８）／２Ｊの演算を行ない、その演
算結果を第１１図におけるセレクタ２３２へ出力する。

次に上記実施例の動作を説明する。第２図に示すように
テレビアンテナ４からのテレビ信号を第１映像受信回路
１１及び第２映像受信回路１２に入力し、それぞれ独立
したチャンネルを選択して受信する。第１映像受信回路
１１及び第２映像受信回路１２は、それぞれ受信チャン
ネルにおける音声信号を分離して第１音声受信回路１３
、第２音声受信回路１４へ出力すると同時に映像信号を
Ｉｍしてコンポジットビデオ信号ｃ１　、ｃ２を生成し
、それぞれ読出し制御回路１５、書込み制御回路１７へ
出力する。上記読出し制御回路１５は、コンポジットビ
デオ信号Ｃ１から水平、垂直同期信号とバースト信号を
分離してフィールドメモリ１９への読出し１罪信号や、
読出しアドレスを出力する。すなわち、第４図に詳細を
示す読出し制御回路１５は、同期分離回路１５２におい
て、入力されたコンポジットビデオ信号Ｃ’１から水平
及び垂直同期信号を分離し、同期信号発生回路１５７内
の初期化を行なって入力画像にタイミングを合わせる。

また、バンドパスフィルタ１５１は、上記コンポジット
ごデオ信号Ｃ１から３．５８ＭＨｚのバースト信号を取
出し、ＰＬＬ回路１５０に入力する。このＰＬＬ回路１
５０は、コンポジットビデオ信号のバースト信号と位相
比較を行ない、入力信号と同期したシステム基本クロッ
ク４ｆｓｃを作成する。この場合、ＰＬし回路１５０に
おいてバースト信号のみの位相比較を行なうために、位
相比較回路１５３のイネーブル端子に同期信号発生回路
１５７からバーストフラグを入力している。このバース
トフラグは、バーストが存在する期間にオンとなる。そ
して、上記システム基本クロック４ｆｓｃを１／４分周
回路１５６で１／４分周して出力信Ｑｆｓｃとし、同期
信号発生回路１５７から出力されるバーストフラグＢｕ
ｒｓｔ　　ＦｌａＱと共にＤ／Ａ変換制御信号ｆとして
Ｄ／Ａ変換回路２０へ出力する。また、上記同期信号発
生回路１５７は、同期分離回路１５２から与えられる水
平及び垂直同期信号により内部水平カウンタ及び内部垂
直カウンタの初期化を行ない、ＰＬＬ回路１５０からの
システム基本クロック４ｆｓｃにより入力コンボジット
ごデオ信Ｑｃ１に同期した各種タイミング信号、すなわ
ち、第６図に示す水平同期信号Ｈ３、水平表示期間信号
トＩＤ、垂直同期信号ＶＳ、垂直垂直表示明月信号、コ
ンポジットシンク信号５ＹＮＣ，ｉ偶フィールド信号○
、／Ｆ、バース１−フラグＢｕｒｓｔ　　Ｆｌａｇを発
生する。そして、水平アドレスカウンタ１５８は、上記
水平同期信号Ｈ８によりクリアされた後、水平表示期間
信号ＨＤが出力されている間、システム基本クロック４
ｆＢｃをカウントする。

また、垂直アドレスカウンタ１５９は、上記垂直同期信
号ＶＳによりクリアされた後、垂直表示期間信号ＶＤが
与えられている間、水平同期信号Ｈ８をカウントする。

そして、上記水平アドレスカウンタ１５８、垂直アドレ
スカウンタ１５９のカウント内容が読出しアドレスとし
てＬ２奇偶フィールド信号０／Ｅｌと共にフィールドメ
モリ１９△、送られる。

また、第５図に詳細を示す書込み制御回路１７は、第４
図の読出し制御回路１５と同様にしてテレビ信号同期回
路１７０により各種タイミング信号を発生し、また、水
平アドレスカウンタ１７５及び垂直アドレスカウンタ１
７６によりアドレスデータを発生する。そして、上記水
平アドレスカウンタ１７５及び垂直アドレスカウンタ１
７６のカウント内容が占込みアドレスとして、奇偶フィ
ールド信号０　、、／　Ｅ２、自込みクロックＷＲと共
にフィールドメモリ１９へ送られる。

又、第８図（ａ）（ｂ）に示すＡ／Ｄ変挽回路１８では
、第２映像受信回路１２から送られてくるコンポジット
ビデオ信号Ｃ２を書込み制御回路１７からのＡ／Ｄ変換
クロりクｈ（４ｆｓｃ）によりサンプリングしてデジタ
ルビデオ信＠１に変換、すなわち、コンポジットビデオ
信号をデジタルの色差信号に変換し、フィールドメモリ
１９へ出力する。

このフィールドメモリ１９は、読出し制御回路１５から
の奇偶フィールド信号０／Ｅｉにより奇数フィールドが
指定されると、セレクタ１９１により書込み制御回路１
７からの書込みアドレスを選択し、リフレッシュメモリ
１９２へ入力する。このときリフレッシュメモリ１９２
は、上記奇偶フィールド信号０７／Ｅ１により書込みモ
ードが指定される。一方、Ａ／Ｄ変換回路１８から送ら
れてくるデータは、奇数フィールドの形でリフレッシュ
メモリ１９２に書込まれるが、第１映像受信回路１１及
び第２映像受信回路１２で選択されたチャンネルの信号
は同期が取れていないため、実際の画面は第１３図に示
すように奇数・偶数フィールドにまたがることがある。

このため奇数フィールドの画面はセレクタ１９５を介し
てリフレッシュメモリ１９２に送られるが、偶数フィー
ルドの画面は１日バッファ１９３及び演算器１９４によ
り内挿を行ない、重心位置の補正を行なって奇数フィー
ルドとしてリフレッシュメモリ１９２に書込んでいる。

第１４図は、上記内挿の原理を示したものである。ＮＴ
ＳＣ方式のテレビジョンでは、１本おきの飛越し走査が
行なわれており、このため第１４図（ａ）、（ｂ）に示
すように第１フイールドと第２フイールドでは走査線の
位置がずれている。

従って、第１４図（Ｃ）、（ｄ）に示すように奇数フィ
ールドあるいは偶数フィールドの走査線を２本づつ加算
し、その加算結果を「２」で割ることにより、偶数フィ
ールドあるいは奇数フィールドを合成する。第７図に示
すフィールドメモリ１９では、１Ｈバツフア１９３及び
演算器１９４により上記のようにして奇数フィールドを
合成し、リフレッシュメモリ１９２に書込んでいる。そ
して、その後、読出し制御回路１５からの奇偶フィール
ド信号○／’　Ｅ　１が偶数フィールドに切換ねると、
セレクタ１９１が読出し制御回路１５からの読出しアド
レスを選択してリフレッシュメモリ１９２に入力する。

また、このときリフレッシュメモリ１９２は、上記奇偶
フィールド信号０／Ｅ１により読出しモードとなり、そ
の記憶データが読出されてＤ／Ａ変換回路２０へ送られ
る。このＤ／Ａ変換回路２０は、読出し制御回路１５か
ら与えられるＤ／Ａ変換制御信号ｆに従って動作し、上
記フィールドメモリ１９から読出されるデジタルビデオ
信号ｊをコンポジットビデオ信号ｋに変換してアナログ
スイッチ１Ｇへ出力する。このアナログスイッチ１６は
、読出し制御回路１５からの奇偶フィールド信号０　、
／　Ｅ　１に従ってスイッチング動作し、偶数フィール
ドの場合には第１映急受信回路１１からのコンポジット
ビデオ信号Ｃ１を選択し、奇数フィールドの場合にはＤ
／Ａ変換回路２０からのコンポジットビデオ信号ｋを選
択ツる。ぞして、このアナログスイッチ１６により選択
された信号は、コンポジットビデオ信＠２としてＶＴＲ
５へ送られてビデオテープに記録される。また、このと
き第１音声受信回路１３から出力される音声信号ｍ１及
び第２音声受信回路１４から出力される音声信＠ｍ２も
ＶＴＲ５へ送られ、偶数フィールドの映像信号に対応す
る音声信号ｍ１はＲチャンネル、奇数フィールドの映像
信号に対応する音声信号ｍ２はＬチャンネルに記録され
る。以下、同様にして第１映像受信回路１１、第２映像
受信回路１２により選択された２つのチャンネルの映像
信号及び音声信号は、偶数フィールド及び奇数フィール
ドとし“Ｃ合成され、その後■ＴＲ５に送られて記録さ
れる。

次に上記のようにして録画処理されたビデオテープより
、画像及び音声を再生する場合の動作について説明する
。ＶＴＲ５により再生されたビデオ信号及びＲチャンネ
ル、Ｌチャンネルの音声信号は、分離回路３へ送られる
。第３図に詳細を示す分離回路３は、ＶＴＲ５から送ら
れてくるコンポジットビデオ信号０がＡ／Ｄ変換回路２
１及び制郭信号発生回路２２に入力され、音声信号ｐ、
Ｑはセレクト回路２５の入力端子Ａ、Ｂにそれぞれ入力
される。第１０図に詳細を示す制御信号発生回路２２は
、合成回路２における読出し制御回路１５、書込み制御
回路１７と同様にして各種タイミング信号を発生し、Ａ
／Ｄ変換クロりクｒをＡ／Ｄ変換回路２１、メモリ制御
信号Ｓをフィールドメモリ２３、Ｄ／Ａ変換変換制御信
号径／Ａ変換回路２４、奇偶フィールド選択信号Ｘをセ
レクト回路２５に出力する。上記Ａ／Ｄ変換回路２１は
、制御信号発生回路２２からのＡ／Ｄ変換クロりクｒに
従ってコンポジットビデオ信号０をデジタルビデオ信号
Ｕに変換し、フィールドメモリ２３へ出力する。このフ
ィールドメモリ２３は、第１１図に示すようにＡ／Ｄ変
挽回路２１から送られてくるデジタルビデオ信号Ｕに対
し、奇偶切換えスイッチ２３４の操作に応じて奇数偶数
フィールドを選択し、Ｄ／Ａ変換回路２４へ出力する。

すなわち、奇偶切換えスイッチ２３４により偶数フィー
ルドを選択した場合は、奇偶切換えスイッチ２３４がオ
ンし、接地電位、つまり、“ＯＩＴ倍信号ＥＸオア回路
２３３及びアンド回路２３６に入力されると共に、奇偶
フィールド選択信号Ｘとして第３図のセレクト回路２５
へ制御信号発生回路２２を介してへ送られる。上記セレ
クト回路２５は、奇偶フィールド選択信号Ｘが“○”、
の場合、偶数フィールドのビデオ信号に対応するＲチャ
ンネルの音声信号を選択する。また、上記したように第
１１図における奇偶切換えスイッチ２３４により偶数チ
ャンネルを選択した状態において、第１０図に示す制御
信号発生回路２２からの奇偶フィールド信号０／Ｅ３が
偶数フィールドに切換ねると、ＥＸオア回路２３３の出
力信号が“０”となり、リフレッシュメモリ２３１が書
込みモードとなると共に、セレクタ２３２が入力端子Ａ
側を選択する。このためＡ／Ｄ変換回路２１から送られ
てくる偶数フィールドのデジタルビデオ信号Ｕは、制御
信号発生回路２２から加算器２３８を与えられるアドレ
スデータに従ってリフレッシュメモリ２３１に書込まれ
ると共に、セレクタ２３２を介してＤ／Ａ変換回路２４
へ送られる。このとき奇偶切換えスイッチ２３４がオン
しており、゛Ｏパ信号がアンド回路２３６に与えられて
そのゲートを閉じているため、加算器２３８では「＋１
」の動作は行なわれない。そして、その後、奇偶フィー
ルド信号０／Ｅ３が奇数フィールドに切換わるとＥＸオ
ア回路２３３の出力が１１１１１となり、リフレッシュ
メモリ２３１が読出しモードになると共に、セレクタ２
３２が入力端子Ｂ側を選択する。このため上記リフレッ
シュメモリ２３１から上記偶数フィールドにおいて記憶
したビデオ信号が読出され、内挿回路２３９に入力され
る。

この内挿回路２３９では、上記第１４図で説明したよう
にして１　、／　２　Ｈの重心合わせを行なって偶数フ
ィールドのビデオ信号を奇数フィールドに変換し、セレ
クタ２３２を介してＤ／Ａ変換回路２４へ出力する。以
下、同様の動作が繰返され、Ａ／Ｄ変換回路２１から送
られてくるデジタルビデオ信号Ｕの中から偶数フィール
ドのビデオ信号のみが取出され、第３図のＤ／Ａ変換回
路２４へ送られる。そして、第３図に示す分離回路３で
は、上記のようにしてフィールドメモリ２３から読出さ
れた偶数フィールドのデジタルビデオ信号Ｖを制御信号
発生回路２２からのＤ／Ａ変換変換制御信号径ってコン
ポジットビデオ信号Ｗに変換し、上記セレクト回路２５
により選択されたＲチャンネルの音声信号と共に第１図
におけるテレビ受像Ｆｊ４６へ出力する。

また、上記第１１図に示すフィールドメモリ２３におい
て、奇偶切換えスイッチ２３４により奇数フィールドを
選択した場合は、奇偶切換えスイッチ２３４がオフし、
“１′°信号がＥＸオア回路２３３及びアンド回路２３
６に入力されると共に、奇偶フィールド選択信号Ｘとし
て第３図のセレクト回路２５へ制御信号発生回路２２を
介してへ送られる。上記セレクト回路２５は、奇偶フィ
ールド選択信号Ｘが１″の場合、奇数フィールドのビデ
オ信号に対応するＬチャンネルの音声信号を選択する。

また、上記したように第１１図における奇偶切換えスイ
ッチ２３４により奇数チャンネルを選択した状態におい
て、第１０図に示す制御信号発生回路２２からの奇偶フ
ィールド信号０／Ｅ３が奇数フィールドに切換わると、
ＥＸオア回路２３３の出力信号が１１０　ＩＴとなり、
リフレッシュメモリ２３１が書込みモードとなると共に
、セレクタ２３２が入力端子Ａ側を選択する。このため
Ａ／Ｄ変換回路２１から送られてくる奇数フィールドの
デジタルビデオ信号Ｕは、制御信号発生回路２２から加
算器２３８を与えられるアドレスデータに従ってリフレ
ッシュメモリ２３１に書込まれると共に、セレクタ２３
２を介してＤ／Ａ変換回路２４へ送られる。このとき奇
偶フィールド信号０／Ｅ３は１′°でインバータ２３７
の出力が“０″となってアンド回路２３６のゲートを閉
じているため、加算器２３８では「＋１」の動作は行な
われない。そして、その後、奇偶フィールド信号０／Ｅ
３が偶数フィールドに切換わるとＥＸオア回路２３３の
出力が１″となり、リフレッシュメモリ２３１が読出し
モードになると共に、セレクタ２３２が入力端子Ｂ側を
選択する。また、偶数フィールドでは、奇偶フィールド
信号○／Ｅ３がＯ′°でインバータ２３７の出力が１′
′となり、アンド回路２３６を介して加算器２３８の「
＋１」端子に入力される。このため加算器２３８は、制
御信号発生回路２２からのアドレスデータを１＋１」し
てリフレッシュメモリ２３１へ出力する。上記アドレス
データの「＋１」動作は、奇数フィールドから偶数フィ
ールドを合成して内挿するための処理である。上記のよ
うにしてリフレッシュメモリ２３１に対し、読出しモー
ドが指定されると共に読出しアドレスが与えられるので
、リフレッシュメモリ２３１から上記奇数フィールドに
おいて記憶したビデオ信号が読出され、内挿１路２３９
に送られる。この内挿回路２３９では、上記したように
１．２Ｈの重心合わせを行なって奇数フィールドを偶数
フィールドに変換し、セレクタ２３２を介してＤ／Ａ変
換回路２４へ出力する。以下、同様の動作が繰返され、
Ａ／Ｄ変換回路２１から送られてくるデジタルビデオ信
号Ｕの中から奇数フィールドのビデオ信号のみが取出さ
れ、第３図におけるＤ／Ａ変換回路２４へ送られる。そ
して、第３図に示ず分離回路３では、上記のようにして
フィールドメモリ２３から読出された奇数フィールドに
対するのデジタルビデオ信号■を制御信号発生回路２２
からのＤ／Ａ変換変換制御信号径ってコンポジットビデ
オ信号Ｗに変換し、上記セレクト回路２５により選択さ
れたＬチャンネルの音声信号と共に第１図におけるテレ
ビ受１１へ出力する。

なお、上記実施例では、ＮＴＳＣ方式に実施した場合に
ついて説明したが、その他、ＰＡＬ方式、ＳＥＣＡＭ方
式等においても同様にして実施し得るものである。

また、上記実施例では、２つのＴＶチャンネルを合成録
画する場合について示したが、通常のＮＴＳＣ及びＰＡ
Ｌ方式においては、第１〜第４フイールドまでが簡単に
選択でき、音声においては音声トラックに２チヤンネル
、映像トラックにＨ１Ｆｉ用に２チヤンネル存在するの
で、これらを利用すれば、選択可能な映像４番組、音声
４番組が録画可能である。

更に、上記実施例では、テレビジョン放送を受信して録
画する場合について示したが、その他、複数のビデオカ
メラからの映像信号を録画する場合であっても、上記実
施例と同様にして実施し得るものである。

［発明の効果］ 以上詳記したように本発明によれば、複数の映像信号を
フィールド毎に分けて録画すると共に、音声信号を対応
する映像信号に応じて左右のチャンネルに分けて記録す
るようにしたので、通常のＶＴＲに単に多重録画用アダ
プターを付加するだけで、画質を余り落とすことなく複
数のＴＶ信号を簡単に記録し、また、再生ずることがξ
・きる。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は全体の
システムを示すブロック図、第２図は合成回路２の詳細
を示すブロック図、第３図は分離回路３の詳細を示すブ
ロック図、第４図は読出し制御回路１５の詳細を示すブ
ロック図、第５図は書込み制御回路１７の詳細を示すブ
ロック図、第６図は各種タイミング信号の発生タイミン
グを示す図、第７図はフィールドメモリ１９の詳細を示
すブロック図、第８図はＡ／Ｄ変換回路１８の詳細を示
すブロック図、第９図はＤ／Ａ変換回路２０の詳細を示
すブロック図、第１０図は制御信号発生回路２２の詳細
を示すブロック図、第。１１図はフィールドメモリ２３
の詳細を示すブロック図、第１２図は内挿回路２３９の
詳細を示すブロック図、　第１３図（ａ）、（ｂ）は映
像信号書込みにおける奇数フィールドと偶数フィールド
の位相のずれの状態を示す図、第１４図（ａ）〜（ｄ）
は内挿の原理を示す図である。 １・・・多重録画用アダプター、２・・・合成回路、３
・・・分離回路、５・・・ＶＴＲ１６・・・テレビ受像
機、１１・・・第１映像受信回路、１２・・・第２映像
受信回路、１３・・・第１音声受信回路、１４・・・第
２音声受信回路、１５・・・読出し制御回路、１６・・
・アナログスイッチ、１７・・・書込み制御回路、１８
・・・Ａ／Ｄ変換回路、１９・・・フィールドメモリ、
２０・・・Ｄ／Ａ変換回路、２１・・・Ａ／Ｄ変換回路
、２２・・・制御信号発生回路、２３・・・フィールド
メモリ、２４・・・Ｄ　、／　Ａ変換回路、２５・・・
セレクト回路、１５０・・・ＰＬＬ回路、１５７・・・
同期信号発生回路、１７０・・・テレビ信号同期回路、
１７４・・・同期信号発生回路。 第１図 第１２図 偶数７４−１ぼガ５奇牛女１−１しドｌイ卦万−（ｄ）

Claims (1)

【特許請求の範囲】
1. 　系の異なる複数の映像信号をそれぞれ異なるフィール
   ドに補正して録画情報として磁気記録再生装置に出力す
   る手段と、音声信号を上記映像信号に対応させて異なる
   音声チャンネル信号として上記磁気記録再生装置に出力
   する手段と、上記磁気記録再生装置から読出される映像
   信号に対し、選択指定されたフィールドの映像信号のみ
   を分離して取出す手段と、この手段により取出されたフ
   ィールドの映像信号に対し、フィールド内挿により欠落
   したフィールドを再生して出力する手段と、上記磁気記
   録再生装置から読出される音声チャンネル信号の中から
   上記指定フィールドに対応する音声信号を選択して出力
   する手段とを具備したことを特徴とする多重録画用アダ
   プター。