JPS6235744A - 試験制御方式 - Google Patents
試験制御方式Info
- Publication number
- JPS6235744A JPS6235744A JP17476385A JP17476385A JPS6235744A JP S6235744 A JPS6235744 A JP S6235744A JP 17476385 A JP17476385 A JP 17476385A JP 17476385 A JP17476385 A JP 17476385A JP S6235744 A JPS6235744 A JP S6235744A
- Authority
- JP
- Japan
- Prior art keywords
- test
- trunk
- processor
- call processing
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔(既要〕
ディジタル交換機において、トランク試験装置および加
入者線試験装置の試験動作を制御する試験用プロセッサ
を呼処理用プロセッサと別個に設け、各試験装置と試験
用プロセッサとを通話路網を介して接続することにより
、呼処理用プロセッサの呼処理能力の低下を防止するも
のである。
入者線試験装置の試験動作を制御する試験用プロセッサ
を呼処理用プロセッサと別個に設け、各試験装置と試験
用プロセッサとを通話路網を介して接続することにより
、呼処理用プロセッサの呼処理能力の低下を防止するも
のである。
本発明はディジタル交換機における試験制御方式の改良
に関する。
に関する。
ディジタル交換機においては、収容される各中継線およ
び各加入者線を試験するトランク試験装置および加入者
線試験装置が設けられており、プロセッサの制御の下に
順次中継線および加入者線に接続され、正常性を自動的
に試験する。
び各加入者線を試験するトランク試験装置および加入者
線試験装置が設けられており、プロセッサの制御の下に
順次中継線および加入者線に接続され、正常性を自動的
に試験する。
かかるトランク試験装置および加入者線試験装置が試験
を実行する為にプロセッサに加わる負荷が、当該ディジ
タル交換機の呼処理能力を極力圧迫しないことが強く要
望される。
を実行する為にプロセッサに加わる負荷が、当該ディジ
タル交換機の呼処理能力を極力圧迫しないことが強く要
望される。
第3図は従来ある試験制御方式の一例を示す図である。
第3図において、ディジタル交換機1には、中1!線2
および加入者線3が、それぞれトランク(TRK)4お
よび加入者回路(SLC)5を介して通話路網(NW)
6に収容されている。複数のトランク4に共通にトラン
ク試験装置(TT)7が設けられ、また複数の加入者回
路5に共通に加入者線試験装置(ST)8が設けられて
いる。
および加入者線3が、それぞれトランク(TRK)4お
よび加入者回路(SLC)5を介して通話路網(NW)
6に収容されている。複数のトランク4に共通にトラン
ク試験装置(TT)7が設けられ、また複数の加入者回
路5に共通に加入者線試験装置(ST)8が設けられて
いる。
更に当該ディジタル交換機lに生起する呼を処理するプ
ロセッサ(PR)9には、試験制御部(TC)10が設
けられている。
ロセッサ(PR)9には、試験制御部(TC)10が設
けられている。
各中m線2の正常性を試験する場合には、 プロセッサ
9内の試験制御部10が試験用スイッチ11を制御し、
試験対象中継線2を収容するトランク4とトランク試験
装置7とを接続した後、トランク試験装置7を制御して
中継線2の各種性能の試験を所定の手順に基づき順次試
験させ、またトランク試験装置7が出力する試験結果を
受信・記録する。以下同様にして試験用スイッチ11を
制′4!It シ、各トランク4とトランク試験装置7
とを順次接続替えすることにより、当該ディジタル交換
機1に収容されている総ての中mvA2の正常性が自動
的に試験される。
9内の試験制御部10が試験用スイッチ11を制御し、
試験対象中継線2を収容するトランク4とトランク試験
装置7とを接続した後、トランク試験装置7を制御して
中継線2の各種性能の試験を所定の手順に基づき順次試
験させ、またトランク試験装置7が出力する試験結果を
受信・記録する。以下同様にして試験用スイッチ11を
制′4!It シ、各トランク4とトランク試験装置7
とを順次接続替えすることにより、当該ディジタル交換
機1に収容されている総ての中mvA2の正常性が自動
的に試験される。
各加入者線3の正常性を試験する場合にも、プロセッサ
9内の試験制御部10が、前述と同様の゛過程により各
加入者回路5と加入者線試験装置8とを試験用スイッチ
12を介して順次接続し、加入者線試験装置8を制御し
て加入者線3の試験を実行する。
9内の試験制御部10が、前述と同様の゛過程により各
加入者回路5と加入者線試験装置8とを試験用スイッチ
12を介して順次接続し、加入者線試験装置8を制御し
て加入者線3の試験を実行する。
以上の説明から明らかな如く、従来ある試験制御方式に
おいては、ディジタル交換機1の呼処理を司るプロセッ
サ9が試験制御部10により、トランク試験装置7およ
び加入者線試験装置8による中継線2および加入者線3
の試験を制御していた。
おいては、ディジタル交換機1の呼処理を司るプロセッ
サ9が試験制御部10により、トランク試験装置7およ
び加入者線試験装置8による中継線2および加入者線3
の試験を制御していた。
その結果プロセッサ9にトランク試験装置7或いは加入
者線試験装置8の試験動作を制御する負荷が加わり、当
該ディジタル交換機1の呼処理能力を圧迫する恐れがあ
った。
者線試験装置8の試験動作を制御する負荷が加わり、当
該ディジタル交換機1の呼処理能力を圧迫する恐れがあ
った。
第1図は本発明の原理を示す図である。
第1図においては、トランク試験装置7および加入者線
試験装置8の試験動作を制御する試験用プロセッサ13
が呼処理用プロセッサ14と別個に設けられ、各試験装
置7および8と試験用プロセッサ13とが通話路網6を
介して接続される。
試験装置8の試験動作を制御する試験用プロセッサ13
が呼処理用プロセッサ14と別個に設けられ、各試験装
置7および8と試験用プロセッサ13とが通話路網6を
介して接続される。
即ち本発明によれば、試験装置の試験動作は、呼処理用
プロセッサと別個に設けられる試験用プロセッサにより
制御される為、呼処理用プロセッサに試験動作を制御す
る負荷が加わらず、ディジタル交換機の呼処理能力が圧
迫される恐れが無くなる。
プロセッサと別個に設けられる試験用プロセッサにより
制御される為、呼処理用プロセッサに試験動作を制御す
る負荷が加わらず、ディジタル交換機の呼処理能力が圧
迫される恐れが無くなる。
以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例による試験制御方式を示す図
である。
である。
第2図においては、当該ディジタル交換機1に生起する
呼を処理する呼処理用プロセッサ(CPR)14と別個
に、トランク試験装置7および加入者線試験装置8の試
験動作を制御する試験用プロセッサ(TPR)13が設
けられている。
呼を処理する呼処理用プロセッサ(CPR)14と別個
に、トランク試験装置7および加入者線試験装置8の試
験動作を制御する試験用プロセッサ(TPR)13が設
けられている。
各中継線2の正常性を試験する場合には、 試験用プロ
セッサ13は呼処理用プロセッサ14に、試験対象中継
線2、試験を実行するトランク試験装置7等を含む試験
接続指令を伝達し、試験対象中継vA2を収容するトラ
ンク4とトランク試験装置7、並びにトランク試験装置
7と試験用プロセッサ13との接続を依頼する。
セッサ13は呼処理用プロセッサ14に、試験対象中継
線2、試験を実行するトランク試験装置7等を含む試験
接続指令を伝達し、試験対象中継vA2を収容するトラ
ンク4とトランク試験装置7、並びにトランク試験装置
7と試験用プロセッサ13との接続を依頼する。
前記試験接続指令を受信した呼処理用プロセッサ14は
、第3図におけると同様に試験用スイッチ11を制御し
てトランク試験装置7を該当トランク4に接続し、また
通話路yI6を制御し、試験用プロセッサ13がディジ
タルハイウェイ15を経由して接続されているディジタ
ルインタフェース(DIF)16と、トランク試験装置
7とを接続する。
、第3図におけると同様に試験用スイッチ11を制御し
てトランク試験装置7を該当トランク4に接続し、また
通話路yI6を制御し、試験用プロセッサ13がディジ
タルハイウェイ15を経由して接続されているディジタ
ルインタフェース(DIF)16と、トランク試験装置
7とを接続する。
以後試験用プロセッサ13はトランク試験装置7に対し
、それぞれ内蔵する通信部(CM)17および18によ
り、ディジタルハイウェイ15、ディジタルインタフェ
ース1Gおよび通話路網6を経由して、所要の手順に基
づき試験制御情報を伝達し、トランク試験装置7を制御
して中m線2の各種性能の試験を順次実行させる。また
トランク試験装置7も試験用プロセッサ13に対し、前
述の経路を経由して、試験結果を伝達する。以下同様の
過程を各中継線2に対して繰返すことにより、当該ディ
ジタル交換機1に収容されている総ての中継線2の正常
性が自動的に試験される。
、それぞれ内蔵する通信部(CM)17および18によ
り、ディジタルハイウェイ15、ディジタルインタフェ
ース1Gおよび通話路網6を経由して、所要の手順に基
づき試験制御情報を伝達し、トランク試験装置7を制御
して中m線2の各種性能の試験を順次実行させる。また
トランク試験装置7も試験用プロセッサ13に対し、前
述の経路を経由して、試験結果を伝達する。以下同様の
過程を各中継線2に対して繰返すことにより、当該ディ
ジタル交換機1に収容されている総ての中継線2の正常
性が自動的に試験される。
各加入者線3の正常性を試験する場合にも、試験用プロ
セッサ13は呼処理用プロセソサエ4に試験接続指令を
伝達して該当加入者回路5と加入者線試験装置8、並び
に加入者線試験装置8と試験用プロセッサ13とを接続
させた後、加入者線試験装置8に対し、それぞれ内蔵す
る通信部17および19により、ディジタルハイウェイ
]5、ディジタルインタフェース16および通話路網6
を経由して試験制御情報を伝達し、加入者線試験装置8
を制御して加入者線3の各種性能の試験を順次実行させ
る。また加入者線試験装置8も試験用プロセンサ13に
対し、前述の経路を経由して、試験結果を伝達する。以
下同様の過程を各加入者線2に対して繰返すことにより
、当該ディジタル交換機1に収容されている総ての加入
者線3の正常性が自動的に試験される。
セッサ13は呼処理用プロセソサエ4に試験接続指令を
伝達して該当加入者回路5と加入者線試験装置8、並び
に加入者線試験装置8と試験用プロセッサ13とを接続
させた後、加入者線試験装置8に対し、それぞれ内蔵す
る通信部17および19により、ディジタルハイウェイ
]5、ディジタルインタフェース16および通話路網6
を経由して試験制御情報を伝達し、加入者線試験装置8
を制御して加入者線3の各種性能の試験を順次実行させ
る。また加入者線試験装置8も試験用プロセンサ13に
対し、前述の経路を経由して、試験結果を伝達する。以
下同様の過程を各加入者線2に対して繰返すことにより
、当該ディジタル交換機1に収容されている総ての加入
者線3の正常性が自動的に試験される。
以上の説明から明らかな如く、本実施例によれば、呼処
理用プロセッサ14は試験対象中′m線2または加入者
線3と、トランク試験装置7または加入者線試験装置8
との接続、並びにトランク試験装置7または加入者線試
験装置8と試験用プロセッサI3との接続を行うのみで
、以後トランク試験装置7および加入者線試験装置8の
試験動作は総て試験用プロセッサ13が制御する。従っ
て試験制御の為の負荷が、呼処理用プロセッサ14の呼
処理能力を圧迫する恐れは僅少である。
理用プロセッサ14は試験対象中′m線2または加入者
線3と、トランク試験装置7または加入者線試験装置8
との接続、並びにトランク試験装置7または加入者線試
験装置8と試験用プロセッサI3との接続を行うのみで
、以後トランク試験装置7および加入者線試験装置8の
試験動作は総て試験用プロセッサ13が制御する。従っ
て試験制御の為の負荷が、呼処理用プロセッサ14の呼
処理能力を圧迫する恐れは僅少である。
なお、第3図はあく迄本発明の一実施例に過ぎず、例え
ばトランク試験装置7または加入者線試験装置8と試験
用プロセッサ13との接続経路は図示されるものに限定
されることは無く、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。
ばトランク試験装置7または加入者線試験装置8と試験
用プロセッサ13との接続経路は図示されるものに限定
されることは無く、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。
以上、本発明によれば、前記ディジタル交換機において
、試験装置の試験動作は、呼処理用プロセッサと別個に
設けられる試験用プロセッサにより制御される為、呼処
理用プロセッサに試験動作を制御する負荷が加わらず、
ディジタル交換機の呼処理能力が圧迫される恐れが無く
なる。
、試験装置の試験動作は、呼処理用プロセッサと別個に
設けられる試験用プロセッサにより制御される為、呼処
理用プロセッサに試験動作を制御する負荷が加わらず、
ディジタル交換機の呼処理能力が圧迫される恐れが無く
なる。
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による試験制御方式を示す図、第3図は従来ある試
験制御方式の一例を示す図である。 図において、■はディジタル交換機、2は中継線、3は
加入者線、4はトランク(TRK)、5は加入者回路(
SLC)、6は通話路網(NW)、7はトランク試験装
置(TT) 、8は加入者線試験装置(ST) 、9は
プロセッサ(PR)、10は試験制御部(TC)、11
および12は試験用スイッチ、13は試験用プロセッサ
(TPR)、14は呼処理用プロセッサ(CPR) 、
15はディジタルハイウェイ、16はディジタルインタ
フェース(DIF)、17乃至19は通信部(CM)、
を示ず。
施例による試験制御方式を示す図、第3図は従来ある試
験制御方式の一例を示す図である。 図において、■はディジタル交換機、2は中継線、3は
加入者線、4はトランク(TRK)、5は加入者回路(
SLC)、6は通話路網(NW)、7はトランク試験装
置(TT) 、8は加入者線試験装置(ST) 、9は
プロセッサ(PR)、10は試験制御部(TC)、11
および12は試験用スイッチ、13は試験用プロセッサ
(TPR)、14は呼処理用プロセッサ(CPR) 、
15はディジタルハイウェイ、16はディジタルインタ
フェース(DIF)、17乃至19は通信部(CM)、
を示ず。
Claims (1)
- 【特許請求の範囲】 トランク試験装置(7)および加入者線試験装置(8)
を具備するディジタル交換機において、前記各試験装置
(7、8)の試験動作を制御する試験用プロセッサ(1
3)を呼処理用プロセッサ(14)と別個に設け、 前記各試験装置(7、8)と前記試験用プロセッサ(1
3)とを通話路網(6)を介して接続することを特徴と
する試験制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17476385A JPS6235744A (ja) | 1985-08-08 | 1985-08-08 | 試験制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17476385A JPS6235744A (ja) | 1985-08-08 | 1985-08-08 | 試験制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6235744A true JPS6235744A (ja) | 1987-02-16 |
Family
ID=15984241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17476385A Pending JPS6235744A (ja) | 1985-08-08 | 1985-08-08 | 試験制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6235744A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0278354A (ja) * | 1988-09-13 | 1990-03-19 | Fujitsu Ltd | 保守情報収集方式 |
-
1985
- 1985-08-08 JP JP17476385A patent/JPS6235744A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0278354A (ja) * | 1988-09-13 | 1990-03-19 | Fujitsu Ltd | 保守情報収集方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6235744A (ja) | 試験制御方式 | |
JPS61257052A (ja) | 電話交換台制御方式 | |
JPH02185152A (ja) | Isdn交換機の試験方式 | |
JPH03106234A (ja) | 時分割多重化装置 | |
JPS63237653A (ja) | トランク試験方式 | |
JPS60126997A (ja) | 集線段交換方式 | |
JPH01293092A (ja) | サービストランク試験方式 | |
JPH0317266B2 (ja) | ||
JPH01162053A (ja) | 擬似呼装置 | |
JPH01212158A (ja) | 加入者回路診断方式 | |
JPS61123251A (ja) | 加入者回線試験方式 | |
JPS6193795A (ja) | トランクの2線4線共用方式 | |
JPH05236531A (ja) | 電子交換機における新機能導入方式 | |
JPS6384335A (ja) | デ−タ呼試験方式 | |
JPS63234660A (ja) | 時分割スイツチの接続試験方式 | |
JPS63187928A (ja) | 移動通信の通信モニタ方法 | |
JPS62258546A (ja) | Isdn交換機試験方式 | |
JPS63263961A (ja) | 交換機の導通試験方式 | |
JPH04319833A (ja) | Dチャネルパケット制御方式 | |
JPH01221051A (ja) | 回線交換装置 | |
JPH0470244A (ja) | Isdnプロトコル試験装置 | |
JPH04316259A (ja) | Isdn回線トランク試験方式 | |
JPS5819197B2 (ja) | 代表加入者のラインロツクアウトに対する接続方式 | |
JPS61251265A (ja) | 交換台制御方式 | |
JPS61296849A (ja) | デイジタル交換機の共通線信号リンク試験方式 |