JPS6234425A

JPS6234425A - 電力線キヤリア通信装置

Info

Publication number: JPS6234425A
Application number: JP18260886A
Authority: JP
Inventors: スティーヴン・アーサー・ストロム
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1985-08-05
Filing date: 1986-08-02
Publication date: 1987-02-14
Also published as: GB2178627A; GB8618458D0; DE3625878A1; GB2178627B; FR2585907A1; FR2585907B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の背景１、発明の分野本発明は電力線キャリア通信装置に関する。詳細には、
本発明は、電力線キャリア通信装置においてノイズ耐性
（ｉｍｍｕｎｉｔｙ　）の増大を実現するためにメツセ
ージをフォーマット化しかつメツセージからデータを抽
出する新規な方法及び装置に関する。

■、背景技術電力線通信装置は近年数多くの用途において通信リンク
として成熟したものとなっている。光学、ＲＦ、超音波
及びハードワイヤリンクのような種々の他のデータリン
クがある分野において有利性をもっているが、各々はそ
の適用性に制限がある。

例えば、光学リンクは視線によってだけ動作し、ＲＦ　
ＩＪンクは数多くの規制によって制限され、超音波リン
クは壁によって遮断され、そしてバービワイヤドリンク
は費用を要する信号伝送線の設置を必要とする。代替と
して電力線キャリア通信装置によって、既存のＡＣ電力
線が通信リンクに使用できる。

ビルディングのエネルギ管理計画等の数多くの用途にお
いて、電力線通信装置は現存のビルディングの再適合を
きわめて簡単な仕事にすることができる。ＡＣ電力線を
使用することによって、いかなる販売後の設備も、コン
プレッサモータ、ヒーティング及びニアコンディショニ
ング及び照明等のエネルギを消費する装置を制御す゛る
遠隔制御モデルの設備も必要としない。これらの遠隔制
御ユニット及び付加のセンサユニットは電力線を介して
通信できる。

通信媒体としてのＡＣ電力線゛を使用することがＡＣ電
力線上を直接に通常のＡＣ電流と共にデータを転送する
ことを可能にする。ＡＣ電力線は典型駒には１２０ポル
）ＲＭＳの不要信号ばかりでなく、キャリア電流トラン
シーバ回路に対する基本設計への挑戦を示すキロボルト
スパイクも含んでいる。産業における環境では、モータ
、コンプレッサ及び他の産業設備からの不要ノイズが、
電力線上を送信されるデータにエラーを発生させるもつ
と大量のノイズも発生する。

１２（１０ボー（ｂａｕｄ　）のような低いデータ速１
１ｉテは、電力線キャリア、電流トランシーバ及びデー
タプロセッサは現在ノイズ耐性を有することができる。

しかし、ボー速度が例えば２３（１０ボーまで上昇する
に従って、電力線上のノイズが誤ったデータを発生する
大きな要因となる。

従って、本発明の目的は、ノイズ関連のデータエラーの
耐性を増大させて大きなボー速度で動作できる新しい改
良された電力線通信装置を提供することである。

本発明の別の目的は、データの送受信のために高い信頼
性の電力線通信メツセージフォーマット規格を提供する
ことである。

本発明の要約本発明は、電力線上をシリアル送信するだめのパラレル
データをフォーマット化できる電力線キャリア通信デー
タフォーマツタに関する。更に、フォーマツタは電力線
を介して受信したシリアルデータから、処理されるべき
パラレルデータを抽出する。電力線によるシリアル送信
のために、入力バイトワイドデータストリームを出力メ
ッセージビットストリームに形成するマイクロコントロ
ーラが使用される。“マイクロコントローラは電力線を
介して受信したシリアル入力メッセージビットストリー
ムから出力バイトワイドデータストリームを抽出する。

マイクロコントローラはプログラム制御の下で、入力バ
イトクイビデ−タストリーム中に発生する連続的なパラ
レルデータバイトに応答して、シリアル出力メッセージ
ビットストリームのプリアンブル部分を発生し、入力バ
イトワイドデータストリームをシリアル出力メッセージ
ビットストリームのデータ部分に変換し、出力メッセー
ジビットストリームのチェックサム部分を発生するフォ
ーマット手段を有している。プリアンブル部分、データ
部分及びチェックサム部分を有するシリアル入力メッセ
ージビットストリームに応答して、入力メッセージビッ
トデータ部分から、連続的なパラレルデータバイトを含
む出方バイトワイドデータストリームを抽出する抽出手
段が含まれている。フォーマット手段は入力バイトワイ
ドブータストリーム中に発生するデータバイトから出力
メツセージチェックサムを計算する。

抽出手段は、入力メッセージビットストリームと同期を
とり、入力メッセージビットストリームのビット及び受
信データ部分に対応するチェックサム値を計算し、この
計算したチェックサム値を入力メッセージビットストリ
ームのチェックサム部分のビットと比較し、このチェッ
クサムの検証に応じてバイトワイドの出力データを与え
る。この装置は、更に、出力ビットストリームを周波数
偏移キーイングされた出力メッセージビットストリーム
に変換し、また入力周波数偏移キーイングされたメツセ
ージストリームを対応のシリアル２進ビットストリーム
に変換するトランシーバ手段を有している。トランシー
バからの信号を電力線に結合し電力線からの信号をトラ
ンシーバに結合するカップリングが含まれている。トラ
ンシーバから抽出手段への入力メッセージビットストリ
ームを条件づけるサンプリング手段が含まれている。

入力メツセージデータビットストリームの検出に応答し
て抽出手段が入力データビットストリームを処理するこ
とを可能にするキャリア検出手段が含まれている。

電力線通信装置における本発明のマイクロコントローラ
の使用によって、ノイズに対する影響を少なくして、増
大したボー速度で電力線を介してデータの転送が可能に
なる。

好適実施例の詳細な説明第１図は蓄積エネルギ管理装置のブロック図である二蓄
積入力電力、例えば４８０ボルト／三相電力が電力線１
０及び１２上に供給さ九、加熱、換気、空調設備（ＨＶ
ＡＣ）　及び冷却設備等の蓄積設備に電力を供給する。

この蓄積入力電力は電力線１２テより変圧器１４に接続
され、この変圧器１４は入力電力の電圧を逓減し、この
例では典型的には２０８ボルト三相電力である。２０８
ボルト電力は照明及び各種の他の蓄積設備に使用される
。２進制御モジユール２２及び２４がそれぞれライン１
８及び２０により電力線１０に接続されている。２進制
御モジユール２２及び２４は他のモジュールとの通信の
ための通信ネットワークとして電力線１０及び１６を使
用する。

２進制御モジユール２２及び２４は電力線１．１１から
電力を引き出す設備を制御する。同様に、２進制御モジ
ユール２６及び２８はそれぞれライン３０及び３２によ
って電力線１６に接続されている。２進制御モジユール
２６及び２８は電力線１６上を互いに通信し、また電力
線Ｉ６及び１（ン上を他のモジュールと通信する。

２進制御七ンユール２６及び２Ｂは電力線１６から電力
を引き出す設備を制御する。

変圧器１４０周辺の異なった電圧レベル及び異なった位
相の線間の通信結合を与えるために、ブリツ′）３４が
設けられている。ブリッジ３４は変圧器まわりのモジュ
ールにより与えられたデータメツセージをライ／３６及
び３８に与える。

蓄積コンピュータインターフェースモジュール４０はラ
イン４２によシライン１６に結合される。蓄積コンピュ
ータインタフェースモジュール４０　ハＷ　積コンピュ
ータ４４による通、化アクセスを可能にし、このコンピ
ュータ４４がライン４６により蓄積コンピュータインタ
フェースモジュール４０に結合される。

蓄積コンピュータ４４は制御パラメータを減らすため、
及びエネルギ管理状態の報告発生用データアクセスを与
えるために使用される。蓄積コンピュータへのオ破レー
タインタフェースは、ライン５゜により蓄積コンピュー
タ４４に結合されているＣＲＴ端末４８によシ与えられ
る。更に、装置の状態についてのハート９コピー報告を
与えるだめに、プリンタ５２がライン５４により蓄積コ
ンピュータ４４に結合されている。

アナログ入力モジュール（Ａ工Ｍ）５６及び５８はそれ
ぞれライン６０及び６２によシライン１６に結合される
。アナログ入力モジュール５６及び５８は温度センサ及
び圧カセ／す（図示せず）等のアナログセンサに結合さ
れている。このアナログ入力モジュールは設備制御命令
を計算するだめに２進制御モジユールにデータを与える
。

第２図は２進制御モジユール（ＢＣＭ）　１（１０及び
１０２の好適対の通信部分のブロック図である。

モジュールｌＯＯは、ライン１０４を介してマイクロコ
ントローラ１０６にデータを送信しまた受信するマイク
ロプロセッサ１０２を含んでいる。データはトランシー
バ１１０へのライン１０８上の送信のためにマイクロコ
ントローラ１０６によりフォーマット化される。トラン
シーバ１１０は電力線１１２による結合のためにデジタ
ルデータをアナログ信号に変換する。

モジュール１０２からメツセージを受信した時Ｋ、トラ
ンシーバ１（１０はアナログ信号をデジタル形式に変換
し、これがライン１１４を介してサンプラー１１６に結
合される。サンプラー１１６は１１８上にマイクロコン
トローラ１０６へのデータ信号を与える。

キャリア検出器１２０は、電力線上に正当なキャリアが
存在していることを検出するだめにトランシーバ１１０
と共に使用される。キャリア検出器は、多重モジュラ−
システムにおける本来的な可能性である競合の故Ｋ、こ
の装置において使用されている。正当なキャリア信号の
検出に応答して、キャリア検出器１２０は、マイクロコ
ントローラがサンプラー１１６及びトランシーバ１１０
を介して受信したデータを処理することを可能にするた
めに、ライン１２２上にマイクロコントローラ１０６へ
の使用可能化信号を与える。

モジュール１０２は、トランシーバ１２６及びキャリア
検出器１２８が電力線に結合されている点ではモジュー
ル１（１０と同様である。トランシーバ１２６の出力は
ライン１３０によりサンプラー１３２に結合されている
。サンプラー１３２の出力はライン１３４によシマイク
ロコントローラ１３６に結合されている。マイクロコン
トローラ１３６もそれぞれライン１３８：＆び１４０に
よりトランシーバ１２６及びキャリア検出器１２８に結
合されているー。データはライン１４２を介してマイク
ロコントローラ１３６　ト？イク口プロセッサ１４４と
の間で結合される。

第２図には、好適な送信されたメツセージセグメントが
ライン１０８上にマイクロコントローラ１０６からトラ
ンシーバ１１０に接続されているものとして示されてい
る。ライン１０８上を送信されたメツセージセグメント
には、ビット１及び１＋２が論理しＲル「０」として示
され、一方ビット１＋１及び１＋３は論理レベルｒｌＪ
にある。送信されたメツセージセグメントが電力線１１
２に接続された時に、モータ、コンプレッサ及び他の電
気設備により電力線上に誘導された寄生ノイズがメツセ
ージの送信と同時に発生する。このノイズはデータのエ
ラーあるいは正当であるメツセージの阻止を発生させる
。

モジュール１（１０がメツセージを送信している場合に
は、モジュール】０２はネットワークの他の全てのモジ
ュールと共にメツセージを受信する。

モジュール１０２のライン１３０上の受信したメツセー
ジセグメントはモジュール１（１０のライン１０８上の
送信メツセージセグメントに相当する。受信メツセージ
セグメントはビット周期の間寄生ノイズ、６ルスにより
特性づけられる。例えば、ピッ）ｉの周期の間にはノイ
ズパルス１５０が発生する。

同様に、ビット１千１の間には、ノイズパルス１５２及
び１５４が明らかであり、一方ビット１＋２の間にはノ
イズパルス１５６及び１５８が発生する。受信メツセー
ジセグメントは送信メツセージセグメントに相当する実
質的にノイズフリーのメツセージセグメントを与えるた
めに、後述するサンプラー１３２により条件づけられる
。ライン】３４を介してサンフラー１３２カラマイクロ
コントローラ１３６への条件づけされたメツセージセグ
メント入力の場合には、ビットを誤って解釈するマイク
ロコントローラ１３６の機会は実質的に減少する。サン
プラー１３２が使用されていない場合には、マイクロコ
ントローラ１３６はビット１＋１の間のノイズパルス１
５４のようなノイズパルスを誤ってメツセージ中の正当
な論理状態として解釈する。サンプラー１３２の使用に
よって、受信メツセージがビットからこのようなノイズ
・ξルスを除去するように条件づけられ、これによって
データの誤った読み取シをなくす。

第３図はトランシーツζ回路及びキャリア検出回路を示
している。第３図では、データは入力ＡＣ電力線のライ
ンＡ、Ｂ及びＣを通って送信される。

ここで電力線はコンデンサ２（１０ａ　−２（１０ｃを
介して変圧器２０４の巻線２０２の中性線Ｎに接続され
る。

各コンデンサ２（１０　ａ　−２（１０ｃは互いに入力
ＡＣ電力線位相Ａ−Ｃを絶縁し、一方各位相のラインへ
のデータの送信を可能にする。変圧器２０４の第２の巻
線２０６は巻線２０２に誘導的に接続されている。

巻線２０６の一端は正の１８ボルト電位に接続されまた
コンデンサ２０８を介して接地されている。コンデンサ
２１０は巻線２０６の両端間に接続されている。

コンデンサ２１０及び巻線２０６は、メツセージ中のノ
イズを減衰するタンク回路を形成している。巻線２０６
の他端は抵抗２１２を介して点２１４に接続されている
。説明した変圧器結合回路はそれぞれ送信された電力線
キャリア信号を電力線及びモジュールへ結合し及び電力
線及びモジュールから受信された電力線キャリア信号を
結合する。モジュールは単一の２インの位相に接続され
ることが考えられる。

点２１４はツェナーダイオード２】６のカンードに接続
され、そのアノードは接地されている。点２１４はまた
電力線キャリアトランシーバ２］８のキャリア人力／出
力端子（ＣＡＲＩｌｏ）にも接続されている。トラン７
−バ２１８は典型的にはＮａｔｉｏｎａＩＳｅｍｉｃｏ
ｎｄｕｃｔｏｒ　Ｃｏｒｐｏｒａｔｉｏｎにより製造さ
れたキャリア電流トランシーバ、部品番号ＬＭ１８９３
である。トランシーバ２１８の動作は刊行物１’−ＡＮ
ｅｗＣａｒｒｉｅｒ　Ｃｕｒｒｅｎｔ　Ｔｒａｎｓｃｅ
ｉｖｅｒ　工、　Ｃ，ｊ　（ＭｉｔｃｈｅｌｌＬｅｅ、
　ＩＬＩ：ＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃ
ｏｎｓｕｍｅｒ　Ｅｌｅｃｔ−ｒｏｎｉｃｓ、　Ｐａｒ
ｔ　ｌ、　Ｖｏｌｕｍｅ　ＣＥ−２８，Ａ　３．　Ａｕ
ｇｕｓｔ１９８２　）を及び「Ａ　Ｃａｒｒｉｅｒ　Ｃ
ｕｒｒｅｎｔ　Ｔｒａｎｓｃｅｉ−ｖｅｒ　Ｌ　Ｃ，ｔ
ｏｒ　Ｄａｔａ　Ｔｒａｎｓｍｉｍｍｉｏｎ　０Ｖｅｒ
　ｔｈｅ　ＡＣＰｏｗｅｒ　　ＬｉｎｅｓＪ　　（Ｄｅ
ｎｎｉｓ　　Ｍ、　　Ｍｉｔｉｃｅｌｌｉ、　　Ｍｉｃ
ｈａｅｌＥ、　Ｗｒｉｇｈｔ、　ＩＥＥＥ　Ｊｏｕｒｎ
ａｌ　Ｏｆ　５ｏｌｔｄＳｔａｔｅＣ１ｒｃｕｉｚｓ、
　Ｖｏｌｕｍｅ　５Ｃ−ＩＬ　／１６Ｂ　、　Ｄｅｃｅ
ｍｂｅｒ　１９８２）に説明されている。トランシーバ
２１８は、論理高つまシ「１」信号が送信／受信選択入
力（ＴＸ、Ｚ’　ＲＸ　）に入力された時に、送信デー
タ入力（ＴｘＤ）　　に受信シタデジタルビットストリ
ーム信号を周波数偏移キーイング変調されたアナログ信
号出力に変換する。このＴｘ／Ｒｘ入力は抵抗２２６を
介して正の５ボルト電位に接続される。送信された信号
はトランシーバ２１８から出力され、ブースト段を通っ
てトランシーバ２１８の外部に接続される。

ブースト段は、トランジスタ２２２のベース・エミッタ
間に接続されている抵抗２２０を含んでいる。

トランジスタ２２２は、トランシーバのブーストベース
端子（ＢＢ）に接続されたベースと、トランシーバのブ
ーストエミッタ端子（ＢＥ）に接続されたエミッタとを
有している。トランジスタ２２２　　のコレクタは点２
１４に接続されている。トランジスタ２２２のエミッタ
は抵抗２２４を介して接地されている。

受信モードにある時には、Ｔ　ｘ　／Ｒｘ入力は論理低
つまり「０」信号により駆動される。ＣＡＲ工１工人０
入力端ける点２１４からのキャリア信号入力はシリアル
周波数偏移キーイング（ＦＳＸ）されたビットストリー
ムとして与えられる。トランシーバは、受信出力（Ｒｘ
Ｄ）端において対応するンリアルデジタルビットストリ
ームが存在するようにＦＳＫデータをデジタル形式に変
換する。

トランシーバ２１８に関連したディスプレイ回路はトラ
ンシーバが送信あるいは受信モードにある時を示すため
に使用される。このディスプレイ回路はＴ　ｘ／Ｒｘ入
力に接続された入力を有するインバータ２２８を有して
いる。インバータ２２８の出力はＬＥＤ２３０　のカン
ードに接続されている。ＬＥＤ２３０のアノード９はプ
ルアップ抵抗２３２を介して正の５ポル）を位に接続さ
れている。Ｔｘ／Ｒｘ信号が高にある時は送信モードで
あり、ＬＥＤ　２３０が送信モードを示す発光を行なう
ように導通ずる。受信データ（ＲＸＤ）出力は同様にプ
ルアップ抵抗２３８を介して正の５ボルト電位に接続さ
れている。

Ｔ　ｘ／Ｒｘ入力はツエナーダイオービ２３４のアノー
ド９にも接続されている。ダイオ−１−”２３４のカノ
ードはコンデンサ２３６を通して接地され、また抵抗２
３７を通してトランシーバ２１８の入力（ＡＬＣ）に接
続されている。トランシーバ回路のこの部分がトランシ
ーバ２１８の自動レベル制御回路を制御するために使用
される。

トランシーバ２１８へ供給された電力は典型的には正の
１８ボルトであり、Ｖ＋入力端に与えられる。

■十人力は並列接続コンデンサ２４０及び２４２を介し
て接地されている。トランシーバ２１８はＺ入力端に内
部５．６ボルト基準ツェナーダイオードを有している。

Ｚ入力端は抵抗２４４を介して正の１８ボルト電位に接
続されている。コンデンサ２４６はＣＡＰ　ｌ及びＣＡ
Ｐ　２人力間に接続されており、ＦＲＥＱ入力は直列接
続された抵抗２４８及びポテンショメータ２５０を介し
て接地されている。ポテンションメータ２５０はキャリ
ア中心周波数を決定する。リミッタフィルタ入力（ＬＦ
）はコンデンサ２５２を介して接地されている。同様に
、オフセットホールトゞコンデンサ入力（ＯＨＣＡＰ）
及びノイズ積分器入力（ＮＩ）はそれぞれコンデンサ２
５４及び２５６を通して接地されている。トランシーバ
フェーズロックループフィルタ入力（ＰＬＬＦ’ｌ）は
直列接続の抵抗２５８及びコンデンサ２６０を介して第
２のフェーズロックループフィルタ（ＰＬＬＦ２）に接
続されている。

キャリア検出手段はスイッチあるいはジャンパ２６２を
介して点２１４に接続されている。直列接続のコンデン
サ２６４及び抵抗２６６はジャン・ξ２６２を介して点
２１４を増幅器２６８の非反転入力に接続する。この増
幅器２６８の非反転入力は抵抗２７０を介して接地され
ている。背中合わせのダイオードであるダイオード２７
２及び２７４は増幅器２６８の非反転入力と接地との間
に接続されており、トランシーバが電力線上に送信して
いる時に信号の振幅をキャリア検出回路内に制限する。

直列コンデンサ２６４及び抵抗２６６がキャリア検出回
路内に含まれており、トランシーバが電力線上に送信し
ている時のトランシーバ出力の短絡を防止する。

増１ｍ器２６８０反転入力はポテンショメータ２７６の
センタータップに接続されて°いる。ポテンショメータ
２７６は接地と抵抗２７８の一端との間に接続されてい
る。抵抗２７８の他端は正の５ボルト電位に接続されて
いる。コンデンサ２８０は増幅器２６８の反転入力と接
地との間に接続されている。増幅器２６８への入力電力
け５ボルト電位に接続された電圧入力によりあたえられ
、電力入力もコンデンサ２８２を介して接地されている
。増幅器２６８は典型的にはＬＭ３８３デュアル増幅器
グーツブの半分である。

増幅器２６８の出力はダイオード２８４のアノード９に
４斧統され、このダイオード２８４のカソードはコンデ
ンサ２８６を通して接地されている。増幅器２６８の出
力はプルアンプ抵抗２８８を介して正の５ボルト電位に
も接続されている。抵抗２９０がダイオード２８４のア
ノードとカソード９との間に接続されている。

グイオー）’２８４のカッ−ト９、抵抗２９０及びコン
デンサ２８６の接続点は増幅器２９２の反転入力端に接
続されている。増幅器２９２は典型的にはＬＭ３８３デ
ュアル増幅器チップの半分である。増幅器２９２の出力
は、抵抗２９４　、２９６　、２９８及び３（１０から
成るフィードバック回路を介して増幅器２９２の非反転
入力端に接続されている。正の５ボルトを位はフィード
バック回路に接続されている。正の５ボルト電位は限流
抵抗３０２を通してＬＥＤ３０４のアノードに接続され
、このＬＥＤ　３０４のカソード９は増幅器２９２の出
力端に接続されている。ＬＥＤ３Ｑ４はキャリアが検出
された時に発光する。

キャリア検出器回路の基本動作は、増幅器２６８の非反
転入力端に受信された信号が増幅され、整流器回路（ダ
イオード’２８４、抵抗２９０）に出力され、次にこれ
がコンデンサ２８６を充電するというものである。ｐ波
されたＤＣ電圧がコンデンサ２８６に存在し、これは増
幅器２６８の入力端にふユけるキャリア振幅の関数であ
る。キャリア検出回路の出力段（増幅器２９２及びフィ
ート９バツク回路）基本的には比較器回路である。コン
デンサ２８６上の電圧が増幅器２９２の非反転入力端に
確立されている基準に達した時に、増幅器２９２の出力
電圧が状態を変える。そのため、信号ＣＡＲＤＥＴはキ
ャリア信号が増幅器２６８０入力端に存在しているか否
かに応じるので論理「１」又は「０」が増幅器２９２の
出力端に存在する。ポテンショメータ２７６はキャリア
信号を検出する際の出力段の感度をセットするように比
較器２６８のスレ・／ホールト９を調整できる。

第４図は電力線からトランシーバによって受信されたデ
ータをサンプリングするサンプリング手段を示している
。第４図には、電力線上を送信するだめのデータを形成
し、また受信したフォーマット化メツセージからデータ
を抽出するマイクロコントローラ手段も示されている。

サンプリング手段はシフトレジスタ４（１０及び４０２
）カウンタ４０４及び論理ゲート４０６及び４０８から
成っている。シフトレジスタ４（１０及び４０２は典型
的には部品番号７４ＨＣ１６４である８ビツトシリアル
イン・パラレルアウトシフトレジスタである。シフトレ
ジスタ４（１０は、トランシーバ２１８のＲｘ　Ｄ　　
出力に接続された１対の信号入力（Ａ及びＢ）と、４Ｑ
ＫＨｚ発掘器（図示せず）に接続されたクロック入力（
ＣＬＫ）とを有している。シフトレジスタ４（１０のク
リア入力（ＣＬＫ）がマイクロコントローラ４１０の出
力（Ｄ２）に接続されている。シフトレジスタ４（１０
の出力（ＱＡ）は排他ＯＲゲート４０６０入力端に接続
されている。シフトレジスタ４（１０の別の出力（ＱＨ
）はシフトレジスタ４０２の１対の信号入力（Ａ及びＢ
）に接続されている。

／アトレジスタ４０２のクロック入力（ＣＬＫ）は４Ｑ
ＫＨｚ発振器に接続されている。シフトレジスタ４０２
のクリア入力（ＣＬＫ）はマイクロコン）ｏ−ラ４】０
の出力（ＤＩ）に接続されている。スイッチあるいはジ
ャンパ４１２がシフトレジスタ４０２の出力（ＱＦ比出
力るいはＱＨ比出力をゲート４０６の別の入力へ選択的
に接続することを可能にする。

ゲート４０６の出力はインバータ４０８を介してカウン
タ４０４のカウント可能入力（ＣＴＥＮ）　　に接続さ
れる。

カウンタ４０４は典形的には部品番号７４ＨＣ１９１で
あ゛る４ビツト２進アツプ／ダウンカウンタである。シ
フトレジスタ４０２０選択−された出力（ＱＦ’あるい
はＱＨ）はカウンタ４０４のダウン／アップ入力（ＤＮ
／ＵＰ）に接続される。カウンタ４０４のりロック入力
（ＣＬＫ）は４ＱＫＨｚ発振器に接続され、一方ロード
データ入力（ＬＤ）はマイクロコントローラ４１０のＤ
ｉ出力に接続されている。カウンタ４０４のデータ入力
（Ａ、Ｂ、Ｃ及びＤ）はインバータ旧４の出力端への接
続によって低に保持されており、このインバータ４１４
はプルアップ抵抗４１６を介して正の５ボルト電位に接
続された入力を有している。スイッチあるいはジャン・
ξ４１８はカウンタデータ入力（ａ）を選択的にインバ
ータ４１４の出力端に、あるいは抵抗４１６を介して５
ボルト電位に接続する。カウンタ４０４の出力（ＱＤ）
はバッファ４２０の入力Ａ４に接続され、このバッファ
４２０はマイクロコントローラ４】０の入力Ｇ３に対応
する出力Ｙ４を有している。

マイクロコントローラ４１０はシングルチップマイクロ
コントローラ、例えばＮａｔｉｏｎａｌ　Ｓｅｍ１ｃｏ
ｎｄｕｃｔｏｒ　Ｃｏｒｐｏｒａｔｉｏｎの部品番号Ｃ
０Ｐ４４０のマイクロコントローラチップである。マイ
クロコントローラ４ＪＯは内部演算論理ユニット、プロ
グラムメモリ、入力及び出力バッファ、命令デコード／
制御論理及び内部データバスを有している。マイクロコ
ントローラ４１０は、データバス（Ｄ−ＢＵＳ。

ＤＯ−Ｄ７　）ｉをマイクロプロセッサ（図示せず）か
らマイクロコントローラ４１０のポートＬ　Ｑ　−Ｌ　
７に受信したデータ８ビツトバイトをフォーマット化す
るだめに、「インテリジエンｌ−ＵＡＲＴｊ　トして機
能するようにプログラムされている。マイクロコントロ
ーラ４１０は内部バッファレジスタに接続されている。

入力データは処理のために内部データバス上をＲＡＭ　
　メモリに接続される。マイクロコントローラ４］０の
ポートＲＯ−Ｒ７Ｕマイクロプロセッサの８ビツトアド
レスバス（Ａ−ＢＵＳ。

Ａ、０−Ａ７）　　に接続されている。

プロセッサのタイミング用に、４　ＭＨｚ信号が発振器
（図示せず）からマイクロコントローラ４１０のクロッ
ク入力（ＣＬＫｌ）　　に与えられる。マイクロコント
ローラ４１０はパワーアップ状態の間に信号ＰＬＣＲ８
Ｔ＋を論理「ｌ」にセットすることにより６るいはハー
ト９ウエアによりマイクロプロセッサからリセットされ
る。パワーアップ状態は信号ＭＲ＋　を論理「１」にセ
ントする。これらの信号の両方がゲート４０２を介して
マイクロコントローラ４１０のリセット入力（ＲＥＳＥ
Ｔ）に接続される。

マイクロプロセッサはバッファ４２０を通してマイクロ
コントローラ４１０の０１人力に信号（ＰＬＣ３ＥＬ−
）を与える。この信号は（論理「０」にセットされた時
には）スイッチあるいはジャンパ４２８ヲ介してバッフ
ァ４２０とマイクロコントローラ４１０のＨ２入力端と
の間のデータ転送を開始するだめに使用される。この信
号はＧｌと共に書込み転送（論理「０」）あるいは読取
り転送（論理「１」）を示すだめに使用される。マイク
ロコントローラ４１０はＧＱ出力からマイクロプロセッ
サへ信号（ＰＬＣＲＤＹＩ−）を与える。この信号はデ
ータ転送が完了した時を示すために使用される。

キャリア検出回路から与えられたキャリア検出信号（Ｃ
ＡＲＤＥＴ−）がマイクロコントローラ４１０の入力（
工Ｎ２）に与えられる。キャリア検出信号はマイクロプ
ロセッサがサンプリング回路から０３入力端に受信した
データス）　ＩＪ−ムの処理を開始することを可能にす
る。

マイクロコントローラ４１０は一連の汎用出力Ｄ　Ｑ　
−Ｄ　３を有し、ＤＱ比出力電力線上の送信のためにフ
ォーマットデータつｔリシリアルビットストリームを与
えるようにトランシーバ２１８のＴｘＤ入力に接続され
ている。その出力はマイクロコントローラ１１０の内部
バッファレジスタからの出力である。Ｄ１出力は、バッ
ファ４２０、カウンタ４０４、及びシフトレジスタ４（
１０及び４０２に接続されたリセット論理コンノ；−夕
４２４に接続されており、フォーマット化ビットストリ
ームの送信の後にそれぞれそれらの動作をリセットする
。これらの要素のリセットは、以後のデータに正当性を
与えるいかなる外来信号もクリアすることである。

Ｄ２出力はトランシーバ２１８のＴ　ｘ／Ｒｘ入力に接
続され、このライン上の信号の状態がトランシーバ２１
８の送信回路あるいは受信回路を使用可能にする。２進
制岬モジユールとし−て構成された時は、Ｄ３出力は使
用されない。信号工Ｑ／Ｍはスイッチあるいはジャンパ
４２６を介して信号ＸＯＥＮＢＬ−に接続される。信号
工○／Ｍはマイクロプロセッサから発生され、工／○（
論理「０」）あるいはメモリ（論理ｒｘｊ）のパスサイ
クルのスタートを示すだめに使用される。２進出カモジ
ユールとして構成された時には、Ｄ３出力はスイッチあ
るいはジャンパ４２６を介して接続され、信号ｌ０ＥＮ
ＢＬ−を与える。この構成では、マイクロコントローラ
４１０はこの信号を論理「０」にセットすることにより
Ｉ１０バスサイクルを開始できる。

マイクロプロセッサ４１０も４つの別の汎用出力ポート
（ＨＯ−Ｈ３）を含んでいる。信号（ＰＬＣＩＮＴＲ−
）がマイクロプロセッサに割込みを与える時にＨＯ出力
がマイクロプロセッサに接続すれる。これは信号が受信
されそしてこれからデータがマイクロコントローラ内に
抽出されたことを示す。出力Ｈ１は、マイクロコントロ
ーラがメツセージをフォーマット化しているかあるいは
メツセージをデフォ−マットしており、またマイクロプ
ロセッサからの命令に応答することができないという状
態フラッグとして、信号（ＰＬＣＢＵＳＹ−）ヲマイク
ロプロセッサに与える。２進制御モジユールとして構成
された時に８２人力はデータ転送の方向を決定するため
にマイクロコントローラ４１０により使用される。論理
ｒ　ＯＪ　（ｄ、データがマイクロプロセッサからマイ
クロコントローラ４１０に転送されていることを示して
いる。論理「１」は、データがマイクロコントローラ４
１０カらマイクロプロセッサに転送されていることを示
している。２進出カモジユールとして構成された時に、
Ｈ２出力はＤ３出力と共に１つの出力として使用される
。Ｄ３からの出力は工／○バスサイクルのスタートを示
し、Ｈ２はデータ転送の方向を決定するために使用され
る。Ｈ２からの出力はインバータ４３０及びスイッチあ
るいはジャンパ４３２を介して信号ＲＤ−に接続される
。Ｈ２からの出力もスイッチあるいはジャンノミ４２８
を介して信号ＷＲ−に接続されている。Ｈ２上の論理「
０」は書込み転送を示すために使用され、一方論理「１
」はマイクロコントローラ４１０への読取り転送を示す
。

マイクロコントローラは４つの汎用入力（ＩＮＱ−ＩＮ
３）を有しており、ＩＮＱ　　入力は常にインバータ４
１４の出力を介して論理低レベルに接続されている。工
Ｎｌ−ｌＮ３人力はプルアップ抵抗４３４を介して５ボ
ルト電位に高に保持されている。前述されたように、入
力ニＮ２はキャリア検出信号（ＣＡＲＤＥＴ−）に接続
されている。

２進制御モジユールとして構成された時には、マイクロ
コントローラ４１０のシリアル入力（ＳＩ）はスイッチ
あるいはジャンパ４３６及びプルアップ抵抗４３８を介
して５ボルト電位に接続されている。

これは現存の構成の形式を特定するだめにマイクロコン
トローラによって使用される。２進出カモジユールとし
て構成された時に、シリアル人力（ＳＩ）はスイッチ４
３６を介してインバータ４１４に接続され、インバータ
４１４はプルアップ抵抗４１６を介して５ボルト電位に
接続されている。このように、（ＳＩ）入力端における
論理ｒｌＪはこの構成が２進制御モジユールであること
を示し、一方論理「０」はこの構成が２進出カモジュー
ルであることを示している。２進出カモジユールは独立
の処理なしに回路網を介して発行された命令に応答して
単に出力制御機能を与える。

マイクロコントローラが受信情報を処理するのにビジー
でない時には、マイクロプロセッサはデー　ｐ　ハス（
Ｄ−ＢＵＳ　）上をマイクロプロセッサカラ与えられた
８ビツトパラレルデータの連続的に供給されたバイトの
フォーマット化を開始するためにＰＬＣ５ＥＬ−信号を
出力する。マイクロコントローラ４１０はトランシーバ
による電力線上の送信のためにデータをシリアルメッセ
ージビットストリームにフォーマット化する。好適メツ
セージフォーマットは第５図に示されている。

第５図のフォーマット化ビットストリームは、受信トラ
ンシーバを同期しかつイニシャルメツセージエラー検出
のための３つの部分のプリアンブルを含んでいる。プリ
アンブルは、ＰＬＯ初期設定周期、これに続く送信／受
信゛同期化周期、これに続く固有のコードワードから成
っている。この固有のコードワード会を最小にするために解析的に選択される。

プリアンブルの第１の部分は、「１」と「ｏ」とが交互
する４つのサイクルから成るＰＬＯ初期設定である。Ｐ
ＬＯ初期設定シーケンスは受信トランシーバにより使用
される。受信トラン７−バの自動調整機能は、入来する
キャリアをロックするフェーズロックループのために、
受信されるべき１つの高及び低遷移を要求する。このよ
うに、ＰＬＯ回路は、第１の１及び０遷移の際に正当な
受信データを出力することを保証できない。しかし、こ
の時間中には、受信ユニットはビットタイムのスタート
を決定している。遷移が発生した時に受信クロックを初
期設定することによりこれが行なわれる。第１の遷移が
正当であることが保証されないので、クロックを同期化
するために受信器に対して３つの別の高−低遷移がある
。遷移の際の重大な遅延を発生せずに、数多い機会とし
て受信器を入来する信号に同期することを可能にするた
めに１回ではなく３回の遷移が与えられる。

プリアンブルの第２の部分は送信／受信同期化周期から
成っている。送信器は２つの０を送９、続いて１，２つ
のＯそして２つの０を送る。これはＰＬＯ初期設定シー
ケンスが完了したことを示すために受信器によって使用
される。受信器が初期設定シーケンスにおいて１点以上
において同期化することが可能であるので、プリアンブ
ルのこの部分は、受信器が初期設定の終端を容易（／ｉ
：特定でき次のコードワードるというように設計されている。受信したビットストリ
ーム中の２つの０の第１の発生を待つことによりこれが
実行される。これはプリアンブルの第１の部分中のＯ及
びｌパターンの交替によって容易に微分できる。２つの
Ｏの第１の列が誤って受信された場合には、送信器は２
つの０の第２の列を送信する。これは受信器が初期設定
シーケンスの終端を正しく特定する２度目の機会を与え
る。

プリアンブルの第３の部分は、受信マイクロコントロー
ラが入来メツセージと正しく同期したことを証明するた
めに使用される電力線通信メツセージフォーマットに固
有のコードワードから成つている。このコードワード９
は２つの「０」、これに続く３つの「１」、これに続く
「Ｏ」、「ｌ」および「０」から成っている。マイクロ
コントローラの内部ファームウェアによるこのシーケン
スの検証に応じて、受信マイクロコントローラは正当な
メツセージが続くことを決定する。一度コートゝワード
が受信マイクロコントローラにより検証されると、マイ
クロコントローラはメツセージのデータ部分を再同期し
ない。

マイクロコントローラチップは多くの機能ブロックから
構成されており、これらは中央処理ユニット（ＣＰＵ）
、演算論理ユニット（ＡＬＵ）、読取り専用メモリ（Ｒ
ＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、カウンタ
／タイマーユニット、及び入力−出力回路を含んでいる
。全てのこれらの機能ブロックは送信及び受信動作の両
方の間に使用される。

送信中には、全体のメツセージがまずマイクロプロセッ
サからマイクロコントローラの内部ＲＡＭに転送され、
メツセージが一連の逐次ビットとして記憶される。転送
が完了すると、マイクロコントローラがＴ　ｘ　／Ｒ　
ｘ出力（Ｄ２）を論理ｌにセットする。これがＰＬＯ　
　）ランシーパを送信状態にする。マイクロコントロー
ラは次にＴｘＤ出力（Ｄｏ）を送信メツセージ中の第１
のビットの状態てセットする。カウンタ／タイマーは次
にビット時間（　１／２３（１０秒）毎に一度ＣＰＵ　
を割り込ませるようにセットする。カウンタ／タイマー
の割り込みが発生した時には、マイクロコントローラは
次にメツセージ中の次のビットを送信する。

受信中には、マイクロコントローラはＲｘＤ　（Ｇ３　
）入力及びＣＡＲＤＥＴ−（　工Ｎ２）入力を使用する
。

ＣＡＲＤＥＴ　−　　カ論理「１」から論理「ｏ」への
遷移を行なった時に、マイクロコントローラはこれを、
メツセージが送信されていることの指標として使用する
。次に、これはＲｘＤ　入力からの入来データをチェッ
クし、そして高−低遷移を待つ。

この遷移はビット時間のスタートを指定する。マイクロ
コントローラは１／２　ビット時間の間遅延し、次にカ
ウンタ／タイマーに受信ピントの中心からビット時間（
１／２３（１０秒）毎に一回割り込みを開始させる。カ
ウンタ／タイマーの割り込みが発生した時には、マイク
ロコントローラはＲｘＤ入力の状態を読み取りそしてＲ
Ａ　Ｍ　内にこのビットの状態を保存する。ビットを逐
次に保存することにより、マイクロコントローラは全体
の受信メツセージをＲＡＭ内に構成する。完了すると、
チェックサムが計算され受信メツセージについて検証さ
れる。

コードワードトヒツトを伴っている。メツセージデータがスタートビ
ットに続く。メツセージデータは最上位バイトから最下
位バイトへ送信され、そして各バイト内では１１上位ビ
ットから最下位ビットに送信される。

フレーム制御バイトが直ちにスタートビットに続き、８
ビツトフイールドがシステム送信メツセージ、モジュー
ル命令、初期システムデータ、モジュール要求あるいは
入力／出力命令等のようなメツセージ形式を特定するた
めに使用される。

ノース制御卸バイトがフレーム制御バイトに続き、これ
はメツセージを開始するモジュールのアト９レスを有す
る８ビットフィールドである。このアドレスは各モジュ
ールについての所定の同右の識別アビレスにセットされ
る６進スイツチによって決定される。ノースアドレスバ
イトは送信を始めたモジュールを識別する。メツセージ
データストップ／スタートビットがソースアドレスバイ
トに続いている。このビットは「１」とこれに続く「ｏ
」である。

ノースアビレスバイトに続いて、メツセージデータスト
ップ／スタートビットがフォーマットマイクロコントロ
ーラにより受信メツセージデータ中に配置される。メツ
セージデータストップ／スタートビットは受信マイクロ
コントローラにより入来データについての同期を検証す
るために使用される。メツセージデータストップ／スタ
ートビットは１６ビツトの間隔で送信されたメツセージ
中に配置される。

メツセージデータストップ／スタートビットの第１回の
発生の後に、メツセージを受信するべきモジュールのア
ドレスを含んでいる目的アドレスバイトとして指定され
た８ビットフィールドが続く。目的アドレスビットに続
いて、メツセージデータがブリッジモジュールを介して
送信された時に８ビットフィールドが使用される。この
アト９レス情報は、メツセージがブリッジにより再送信
された時に最終の目的地を決定するためにブリッジモジ
ュールによって使用される。目的アドレスは、メツセー
ジがブリッジを介して最終モジュールまで再送信のため
に送信された時にはブリッジモジュールアト９レスであ
る。

アドレス拡張バイトの後に典型的には「１」とこれに続
く「０」であるメツセージデータストップ／スタートビ
ットが続く。前述したように，メツセージデータストッ
プ／スタートビットは入来データの同期を検証するため
に受信マイクロコントローラによって使用される。

メツセージデータストップ／スタートビットの第２のグ
ループはデータフィールドを伴う。データフィールドは
、第５図に示されているように単一バイト（８ビツト）
データフィールドであるがあるいは９バイト（７２ビツ
ト）データフィールド９である。データフィールドが９
バイトから伐る時には、１６ビツト間隔でメツセージデ
ータストップ／スタートビットが前述したように挿入さ
°れる。

第５図に示したように、データフィールドは単一のデー
タフィールド９バイトであシチェックサムバイトが後に
続く。チェックサムバイトは２つの４ビツトチエツク値
を含む８ビットフィールドである。第１のチェック値は
メツセージデータストップ／スタートビット、つまり、
フレームｆｆｉｌｌ　ｉ卸バイト、ソースアドレスバイ
ト、目的アドレスバイト、アドレス拡張バイト及びデー
タフィールドバイトを除いてメツセージデータ内容の４
ビツト排他的ＯＲである。第２の４ビツトチエツク値は
、［白にセットされているメツセージデータストップ／
スタートビットを除いてー、メツセージデータ中のビッ
ト番号の４ビツトサムである。チェックサムバイトは、
受信されたメッセージデータビットが受信されたメツセ
ージデータビットに対して正確であることを示すために
使用される。チェックサムビットには、メツセージ送信
の終端を示すストップビットが続く。ストップビットは
２つの「０」として送信される。

受信モジュールキャリア検出回路がキャリア信号を検出
した時に、これは受１言マイクロコントローラに信号Ｃ
ＡＲＤＥＴ−を与える。この信号はマイクロコントロー
ラが他の同時に発生している処理に割り込みそしてメツ
セージを受信することを可能にする。トランシーバの同
期化が前述したようにメツセージのＰＬＣ初期設定周期
の間に発生する。受信マイクロコントローラの同期化は
第１の高−低遷移が送信／受信同期化川明中に発生した
時に完了し、この点でマイクロコントローラがその受信
クロックを開始する。高−低遷移の発生の後に受信マイ
クロコントローラが同じビット時間に入来データの状態
について３つ別の読み取りを行なう。２アウトオブ３読
み取りがデータが依然として低状態にあったことを示し
た場合には、同期化したことが確認される。３つの読み
とりのうちの少なくとも２つがデータが低状態にないこ
とを示した場合、例えば第１の高−低遷移がノイズスパ
イクにより発生された場合には、受信マイクロコントロ
ーラはこの時は受信クロックを同期しない。受信マイク
ロコントローラは次に送信／受信同期化周期における第
２の高−低遷移まで再び待つ。

多重読み取シ法を使用することにより、入来データの正
当性についてのノイズスパイクの影響が汲小にできる。

入来メツセージの受信の間に、受信マイクロコントロー
ラは入来データについて再同期することが必要であるこ
とを検出する。これが発生した時に、マイクロコントロ
ーラが立上り縁の位置を予測することを試みる。

受信マイクロコントローラは、同期化が入来データにつ
いて正しいことを検証するためにコードワードを探す。

マイクロコントローラは受信コードワードを対応ビット
のプログラムされたシーケンスに比較する。検証によっ
て、受信マイクロコントローラは正当なメツセージが続
くことを知るマイクロコントローラはコードワードの第
１の高−低遷移の際にその内部受信器論理を再び同期す
る。一度コードワードが検証されると、受信マイクロコ
ントローラはメツセージのデータ部分の間に再同期しな
い。受信コードワードがマイクロコントローラにより検
出されたエラーを含んでいる場合には、マイクロコント
ローラは送信／受信同期化データを検出するために受信
シーケンスを再スタートするようにプログラムされてい
る。

コードワードマイクロコントローラはスタートビットを探す。

スタートビットは直ちにコードワードメツセージデータの始めを示す。

サンプリング回路は受信メツセージピントをサンプリン
グし、ビット周期の間のビットのうちの優勢な状態に対
応する状態の出力信号を与える。

サンプリング回路はデータビットを連続的にす／プリン
グし，４３５マイクロ秒のビット時間（２３（１０ホー
）の中心部分の間に発生した３７５マイクロ秒。　　周
期にわたってとられた１５サンプルがビット状態を決定
するために使用される。紀６図は典型的なビット周期の
間に発生したサンプリング法を示している。

サンプリングハードウェアは第４図に示されている。こ
れは、ＲｘＤ　　ライン上に受信されたデータが４９　
ＫＨｚクロック速度でサンプリングされ、同じ速度でシ
フトレジスタ４（１０及び４０２にシフトされるという
ものである。４Ｑ　ＫＨｚ発振器は、要件ではないけれ
ども、４　ＭＨｚ発振器に同期化される。

データがシフトレジスタ４０２を通る時に４ビツトカウ
ンタ４０４によりカウントされる。カウンタ４０４は高
ビットのサンプリングの間はカウントアラ−ｆ’し、そ
してビットが次の低ビットの間にレジスタ４（１０及び
４０２を通ってシフトされている時はカウンタはカウン
トダウンする。ジャンパ４１２及び４１８が第４図に示
された位置にあれば、カウンタ４０４は、ビット周期の
間に発生した８アウトオブ１５サンプルに最も度々現れ
る状態の出力指示をカウンタＱＤ出力（４ビツト２進カ
ウンタの最上位ビット出力）に与える。ビット周期中に
８以上のサンプルが高にある場合には、ＱＤ比出力ビッ
トの状態であるとして高出力を与える。ＱＤ比出力最後
の１５ザンプルがカウントされた後のビット周期の間に
マイクロコントローラによりサンプリングされる。１６
サンプルがとられた後に３つのサンプルがビット周期の
間にマイクロコントローラによって取られるとして図示
されているが、マイクロコントローラによる１つのサン
プルで十分である。ジャン・５４１２及び４１８を第４
図に示されたものから反対位置へ変えることによって、
カウンタは、１３ビツトサンプルのうち７つが高にある
時にＱＤ比出力高であれば１からカウントを始めるよう
にプリセットされる。

前述のサンプリング法を使用することによって、受１ｇ
データは、１５０マイクロ秒まで続きそして典型的には
８３ミリ秒毎に発生するラインノイズから絶縁できる。

入来信号からノイズを除去するためにこのサンプリング
法を使用することによって、マイクロコントローラは、
データ受信におけるボー速度の増加を実現するためにデ
ータの復号に少ない時間しか必要としない。

メツセージの入来メツセージデータ部分の間には、全体
のメツセージが受信されるまでは、ストップ／スタート
ビットの検証を除いて、いかなる他の処理も受信マイク
ロコントローラによって実行されない。

全体メツセージが受信された後に、マイクロコントロー
ラが全体メツセージについてのチェックサムを再計算し
、この計算をメツセージに付加されたチェックサムデー
タに比較する。計算されたチェックサムデータが受信し
たチェックサムデータと一致する場合ては正当なメツセ
ージが受信されたものとされる。メツセージデータは次
にマイクロコントローラによって処理される準備が完了
し、及び／あるいはモジュールのマイクロプロセッサに
送られる。

ここに開示したメツセージのフォーマット化は、本来的
に雑音の多い通信媒体上の正確なデータの送信及び受信
を可能にする。メツセージフォーマット及び受信サンプ
リング法を使用することによって、受信データは割り当
てられたタスクを実行する際にモジュールにより正確に
処理される。説明した要素は好適には２３（１０ボ一速
度よシ実質的に大きいというボー速度可能にする。もつ
と大きいボー速度でもここに開示した装置によって実現
できることが明らかである。

【図面の簡単な説明】

第１図は典型的な電力線キャリア通信装置の回路ブロッ
ク図、第２図は本発明の電力線キャリア通信装置を用い
た好適対の制御モジュールの回路ブロック図、第３図は
電力線キャリアトランシーバ回路及びキャリア検出回路
の回路図、第４図はデータサンプリング回路及びマイク
ロコントローラ回路の回路図、第５図は本発明に使用さ
れたメツセージフォーマットのグラフ表示、第６図はビ
ット周期サンプリングタイミングのグラフ表示である。１４：変圧器２２．２４：２進制御モジユール２６．２８：２進制御モジユール３４ニブリツジ４０：インタフェースモジュール４４：蓄積コンピュータ４８：ＣＲＴ端末　　　　５２：プリンタ５６　、５８
　：アナログ入力モジュール（外５名）

Claims

【特許請求の範囲】

（１）電力線上を送信するため入力バイトワイドデータ
ストリームを出力メッセージビットストリームにフォー
マット化し、また電力線上を受信した入力メッセージビ
ットストリームから出力バイトワイドデータストリーム
を抽出する電力線キャリア通信装置において、入力バイトワイドデータストリームに発生する連続した
、パラレルデータバイトに応答して、シリアル出力メッ
セージビットストリームのプリアンブル部分を発生し、
前記入力バイトデータストリームを前記出力メッセージ
ビットストリームのデータ部分に変換し、そして前記出
力メッセージビットストリームのチェックサム部分を発
生するフォーマット手段、及びプリアンブル部分、データ部分及びチェックサム部分を
有するシリアル入力メッセージビットストリームに応答
して、前記入力メッセージビットストリームから、連続
したパラレルデータバイトを含む出力バイトワイドのデ
ータストリームのデータ部分を抽出する抽出手段、から成ることを特徴とする電力線キャリア通信装置。
（２）特許請求の範囲第１項において、前記フォーマッ
ト手段が、前記入力バイトワイドストリーム中に発生す
る前記データバイトから前記出力メッセージチェックサ
ム部分を計算する電力線キャリア通信装置。
（３）特許請求の範囲第１項において、前記抽出手段が
、前記入力メッセージビットストリームに応答して前記入
力メッセージビットストリームを記憶するバッファ手段
、前記バッファ手段を前記入力メッセージビットストリー
ムに同期する同期化手段、前記入力メッセージのビットストリームのデータ部分中
のビットに対応する受信器チェックサム値を計算し、前
記受信器チェックサム値を前記入力メッセージビットス
トリームの前記チェックサム部分中のビットに比較し、
前記受信器チェックサム値が前記入力メッセージビット
ストリームの前記チェックサム部分中のビットに一致し
た時に検証信号を与える演算手段、及び前記検証信号に応答して前記出力バイトワイドストリー
ムを出力する出力手段、から成る電力線キャリア通信装置。
（４）特許請求の範囲第１項において、前記入力及び出
力メッセージビットストリームの前記プリアンブル部分
が実質的に同一のフォーマットである電力線キャリア通
信装置。
（５）特許請求の範囲第１項において、更に、前記フォ
ーマット手段及び前記抽出手段に接続され、前記出力メ
ッセージビットストリームを受信し、前記出力メッセー
ジビットストリームをシリアル２進ビットストリームか
ら周波数偏移キーイングされたビットストリームに変換
し、及び周波数偏移キーイングされたビットストリーム
の形式での前記入力メッセージビットストリームに応答
して対応シリアル２進ビットストリームを与えるトラン
シーバ手段を備える電力線キャリア通信装置。
（６）特許請求の範囲第５項において、更に、前記トラ
ンシーバ手段に接続され、前記トランシーバ手段からの
前記周波数偏移キーイングされた出力メッセージビット
ストリームを電力線に接続し、また前記周波数偏移キー
イングされた入力メッセージビットストリームを前記ト
ランシーバ手段への電力線に接続する接続手段を備える
電力線キャリア通信装置。
（７）特許請求の範囲第６項において、更に、前記接続
手段及び前記抽出手段に接続され、前記周波数偏移キー
イングされた入力メッセージビットストリームに応答し
て、前記抽出手段に前記入力メッセージビットストリー
ムデータ部分から前記出力バイトワイドデータストリー
ムを抽出させるというキャリア検出信号を与えるキャリ
ア検出手段を備える電力線キャリア通信装置。
（８）特許請求の範囲第５項において、更に、前記トラ
ンシーバ手段と前記抽出手段との間に接続され、前記入
力メッセージストリーム中の各ビットの状態を多重サン
プリングし、また条件付けされた入力メッセージビット
ストリームを与えるサンプリング手段を備え、各ビット
が前記入力メッセージビットストリーム中の各ビットの
優勢なサンプル状態に対応し、前記条件付けされた入力
メッセージビットストリームが前記出力バイトワイドデ
ータストリームを抽出する前記抽出手段に与えられる電
力線キャリア通信装置。
（９）特許請求の範囲第７項において、更に、前記トラ
ンシーバ手段と前記抽出手段との間に接続され、前記入
力メッセージストリーム中の各ビットの状態を多重サン
プリングし、また条件付けされた入力メッセージビット
ストリームを与えるサンプリング手段を備え、各ビット
が前記入力メッセージビットストリーム中の各ビットの
優勢なサンプル状態に対応し、前記条件付けされた入力
メッセージビットストリームが前記出力バイトワイドデ
ータストリームを抽出する前記抽出手段に与えられる電
力線キャリア通信装置。
（１０）電力線上の送信のためにパラレル入力データビ
ットのグループのシーケンスをシリアル出力ビットスト
リングにフォーマット化する装置であって、パラレル入力データビットのグループのシーケンスを受
信しまた記憶する入力バッファ手段、前記バッファ手段
に接続され、前記記憶されたデータビットを受信し、前
記記憶されたデータビットに対応するチェックサムビッ
トを計算し、またプリアンブルビットを発生し、順次に
前記プリアンブルビット、前記記憶されたデータビット
及び前記チェックサムビットを与える演算手段、及び前記順次のプリアンブルビット、記憶されたデータビッ
ト及びチェックサムビットに応答して、所定めビット速
度で対応シリアル出力ビットストリングを与える出力バ
ッファ手段、から成ることを特徴とする装置。
（１１）電力線上を受信したフォーマット化されたシリ
アル入力ビットストリングからパラレル出力データのグ
ループのシーケンスを抽出する装置であって、プリアンブルビット、データビット、及びチェックサム
ビットを有するシリアル入力ビットストリングを受信し
て記憶する入力バッファ手段、前記入力バッファ手段に
接続され、前記記憶された入力ビットストリングを受信
し、前記記憶されたデータビットに対応するチェックサ
ムビットを計算し、前記計算されたチェックサムビット
を前記入力ビットストリングチェックサムビットに比較
し、及び計算されたチェックサムビットと記憶されたチ
ェックサムビットとの一致に応答して出力端に前記記憶
されたデータビットを与える演算手段、及び前記出力端に接続され、前記記憶されたデータビットを
受信し、かつパラレル出力データのグループのシーケン
スとして前記記憶されたデータビットを出力する出力バ
ッファ手段、から成ることを特徴とする装置。
（１２）電力線上の送信のために入力バイトワイドデー
タストリームのパラレルビットをシリアル出力メッセー
ジビットストリームにフォーマット化する方法において
、各々が所定のビット状態を有する一連のプリアンブルビ
ットを発生すること、入力バイトワイドのデータストリームのパラレルビット
に対応する一連のメッセージデータビットを発生するこ
と、及び前記プリアンブルビット、メッセージデータビット、及
びチェックサムビットの各シーケンスがシリアル出力メ
ッセージビットストリームを形成するという一連のチェ
ックサムビットを発生すること、から成ることを特徴とする方法。
（１３）特許請求の範囲第１２項において、更に、デー
タビットとの間に一連のスタートビットを発生すること
、前記チェックサムビットを伴う一連のストップビットを
発生すること、及び前記一連のメッセージデータビット中に所定の数のメッ
セージデータビットの後に発生されるストップ／スター
トビットのグループを発生すること、から成る方法。