JPH0758725A - データ送信装置およびデータ受信装置 - Google Patents
データ送信装置およびデータ受信装置Info
- Publication number
- JPH0758725A JPH0758725A JP21818493A JP21818493A JPH0758725A JP H0758725 A JPH0758725 A JP H0758725A JP 21818493 A JP21818493 A JP 21818493A JP 21818493 A JP21818493 A JP 21818493A JP H0758725 A JPH0758725 A JP H0758725A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- signal
- data
- bits
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 ビット利用率を上げることによりデータ伝送
速度を増す。 【構成】 光信号ａは光／電気変換器１により電気信号
ｂに変換されてＤ−ＦＦ２へ入力され、さらに同期化さ
れて信号ｄとしてゼロ検出カウンタ３へ入力される。ゼ
ロ検出カウンタ３は信号ｄ中の０ビットをカウントし、
０が連続して１８×ｎ回カウントされたら、休止期間信
号ｅをＡＮＤゲート４へ送る。ＡＮＤゲート４は休止期
間信号ｅが入力され、かつ同期化信号ｄの値が１である
と、リセット信号ｆをビットカウンタ６へ送る。分周カ
ウンタ５はクロックｃを分周して位相を整え、サンプル
クロックｇとしてビットカウンタ６へ送る。ビットカウ
ンタ６およびパリティチェッカ７は同期化信号ｄにより
フレームビットを９ビットごとにパリティチェックし、
エラーがあれば該当するデータをキャンセルして有効な
データｈのみを出力する。
速度を増す。 【構成】 光信号ａは光／電気変換器１により電気信号
ｂに変換されてＤ−ＦＦ２へ入力され、さらに同期化さ
れて信号ｄとしてゼロ検出カウンタ３へ入力される。ゼ
ロ検出カウンタ３は信号ｄ中の０ビットをカウントし、
０が連続して１８×ｎ回カウントされたら、休止期間信
号ｅをＡＮＤゲート４へ送る。ＡＮＤゲート４は休止期
間信号ｅが入力され、かつ同期化信号ｄの値が１である
と、リセット信号ｆをビットカウンタ６へ送る。分周カ
ウンタ５はクロックｃを分周して位相を整え、サンプル
クロックｇとしてビットカウンタ６へ送る。ビットカウ
ンタ６およびパリティチェッカ７は同期化信号ｄにより
フレームビットを９ビットごとにパリティチェックし、
エラーがあれば該当するデータをキャンセルして有効な
データｈのみを出力する。
Description
【０００１】
【産業上の利用分野】本発明は、光ケーブル等に接続さ
れてシリアルコードを送受信するデータ送信装置および
データ受信装置に関する。
れてシリアルコードを送受信するデータ送信装置および
データ受信装置に関する。
【０００２】
【従来の技術】従来、２つの装置間でデータを伝送する
場合に調歩同期式が用いられることがある。ＲＳ−２３
２Ｃ規格はその規格の一つである。これは周知のよう
に、信号線ノイズを避けるため、データ１バイトごとに
その先頭にスタートビット、末尾にパリティビットおよ
びストップビットを付加してシリアルに伝送する。
場合に調歩同期式が用いられることがある。ＲＳ−２３
２Ｃ規格はその規格の一つである。これは周知のよう
に、信号線ノイズを避けるため、データ１バイトごとに
その先頭にスタートビット、末尾にパリティビットおよ
びストップビットを付加してシリアルに伝送する。
【０００３】
【発明が解決しようとする課題】しかしながら、ＲＳ−
２３２Ｃ規格では、伝送速度が遅く、通常は１９．２Ｋ
ＢＰＳ程度が上限であった。しかも、伝送するバイトご
とにスタートビット、パリティビットおよびストップビ
ットを付加するため、休止期間をも含めれば、ビット利
用率は８／（８＋６）＝５７％となり、効率の悪い伝送
方式である。そのため、大容量、高速通信が可能な光ケ
ーブルについては、さらに効率の良い伝送方式が望まれ
ている。本発明は上記問題点を解決するためになされた
もので、その目的とするところは、ビット利用率を改善
するとともに高速・高精度のデータ伝送が可能なデータ
送信装置およびデータ受信装置を提供することにある。
２３２Ｃ規格では、伝送速度が遅く、通常は１９．２Ｋ
ＢＰＳ程度が上限であった。しかも、伝送するバイトご
とにスタートビット、パリティビットおよびストップビ
ットを付加するため、休止期間をも含めれば、ビット利
用率は８／（８＋６）＝５７％となり、効率の悪い伝送
方式である。そのため、大容量、高速通信が可能な光ケ
ーブルについては、さらに効率の良い伝送方式が望まれ
ている。本発明は上記問題点を解決するためになされた
もので、その目的とするところは、ビット利用率を改善
するとともに高速・高精度のデータ伝送が可能なデータ
送信装置およびデータ受信装置を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明に係るデータ送信装置は、所定ビット数
以上の休止期間の後にビット値を反転させてヘッドビッ
トとし、続いて所定数のビットごとにパリティビットを
付加したシリアルコードを連続して送信することを特徴
とする。
に、第１の発明に係るデータ送信装置は、所定ビット数
以上の休止期間の後にビット値を反転させてヘッドビッ
トとし、続いて所定数のビットごとにパリティビットを
付加したシリアルコードを連続して送信することを特徴
とする。
【０００５】第２の発明に係るデータ受信装置は、受信
信号中の休止期間を計測し、所定ビット数以上の休止期
間の後に信号値が反転したらヘッドビットと認識して以
後のビット値をシリアルコードとして取り込む手段と、
シリアルコード中の所定位置のビットを順次読み出して
パリティチェックを行い、エラーが検出されれば該当す
るシリアルコードをキャンセルするとともにシリアルコ
ードの取り込みを停止する手段とを備えたことを特徴と
する。
信号中の休止期間を計測し、所定ビット数以上の休止期
間の後に信号値が反転したらヘッドビットと認識して以
後のビット値をシリアルコードとして取り込む手段と、
シリアルコード中の所定位置のビットを順次読み出して
パリティチェックを行い、エラーが検出されれば該当す
るシリアルコードをキャンセルするとともにシリアルコ
ードの取り込みを停止する手段とを備えたことを特徴と
する。
【０００６】
【作用】第１の発明においては、所定ビット数以上の休
止期間の後に、ビット値が反転してヘッドビットとな
り、続いて所定数のビットごとにパリティビットが付加
されたシリアルコードが連続して送信される。
止期間の後に、ビット値が反転してヘッドビットとな
り、続いて所定数のビットごとにパリティビットが付加
されたシリアルコードが連続して送信される。
【０００７】第２の発明においては、受信信号中の休止
期間が計測され、所定ビット数以上の休止期間の後に信
号値が反転したらヘッドビットと認識され、以後のビッ
ト値がシリアルコードとして取り込まれる。次いで、シ
リアルコード中の所定位置のビットが順次読み出されて
パリティチェックが行われ、エラーが検出されれば該当
するシリアルコードがキャンセルされるとともにシリア
ルコードの取り込みが停止される。
期間が計測され、所定ビット数以上の休止期間の後に信
号値が反転したらヘッドビットと認識され、以後のビッ
ト値がシリアルコードとして取り込まれる。次いで、シ
リアルコード中の所定位置のビットが順次読み出されて
パリティチェックが行われ、エラーが検出されれば該当
するシリアルコードがキャンセルされるとともにシリア
ルコードの取り込みが停止される。
【０００８】
【実施例】以下、図に沿って本発明の実施例を説明す
る。図１は第１の発明に係るデータ送信装置から送信さ
れるデータフレームの一例を示すタイミングチャートで
ある。この実施例では、１バイト（８ビット）単位のシ
リアルコードの末尾に奇数パリティビットを付加したＮ
ＲＺ信号が伝送データとして送信される。そのため、連
続してデータが伝送されている間は、送信データ中には
少なくとも１７ビットに１個、“１”のビットが存在す
ることになる。
る。図１は第１の発明に係るデータ送信装置から送信さ
れるデータフレームの一例を示すタイミングチャートで
ある。この実施例では、１バイト（８ビット）単位のシ
リアルコードの末尾に奇数パリティビットを付加したＮ
ＲＺ信号が伝送データとして送信される。そのため、連
続してデータが伝送されている間は、送信データ中には
少なくとも１７ビットに１個、“１”のビットが存在す
ることになる。
【０００９】そこでデータの休止期間として、“０”ビ
ットを１８個以上連続させることにより、データ伝送期
間と区別するようにした。そのため、データ伝送を開始
する場合、図示したように、最初に１８ビット以上の期
間、Ｌレベル（“０”）に保つ。次に、伝送信号をＨレ
ベル（“１”）に反転し、データフレームヘッドとす
る。このデータフレームヘッドは１ビット期間である。
次に、第１データとして８ビットのシリアルコードを送
り、その次に、奇数パリティビットを付加する。続い
て、第２データ以降はパリティビットを付加しながら順
に伝送する。
ットを１８個以上連続させることにより、データ伝送期
間と区別するようにした。そのため、データ伝送を開始
する場合、図示したように、最初に１８ビット以上の期
間、Ｌレベル（“０”）に保つ。次に、伝送信号をＨレ
ベル（“１”）に反転し、データフレームヘッドとす
る。このデータフレームヘッドは１ビット期間である。
次に、第１データとして８ビットのシリアルコードを送
り、その次に、奇数パリティビットを付加する。続い
て、第２データ以降はパリティビットを付加しながら順
に伝送する。
【００１０】最終データが送られると、その末尾がパリ
ティビットとなり、以後、次のデータ伝送開始されるま
で、Ｌレベル（“０”）が保たれる。なお、次に信号伝
送を再開する場合は、１８ビット以上のＬレベルの期間
を経過してから行われる。このように伝送データを構成
したことにより、データビット利用率は８／（８＋１）
＝８９％となり、従来のＲＳ−２３２Ｃ規格のデータビ
ット利用率５７％に比べても伝送効率が大幅に改善され
る。
ティビットとなり、以後、次のデータ伝送開始されるま
で、Ｌレベル（“０”）が保たれる。なお、次に信号伝
送を再開する場合は、１８ビット以上のＬレベルの期間
を経過してから行われる。このように伝送データを構成
したことにより、データビット利用率は８／（８＋１）
＝８９％となり、従来のＲＳ−２３２Ｃ規格のデータビ
ット利用率５７％に比べても伝送効率が大幅に改善され
る。
【００１１】なお、実施例は８ビットごとにパリティビ
ットを付加したが、その間隔は任意である。また、その
場合、パリティビット間のビット数が偶数であれば奇数
パリティビットを付加し、奇数であれば偶数パリティビ
ットを付加する。また、実施例では、Ｌレベルをビット
値“０”、Ｈレベルをビット値“１”としているが、こ
れも反対の組み合わせにすることも任意である。
ットを付加したが、その間隔は任意である。また、その
場合、パリティビット間のビット数が偶数であれば奇数
パリティビットを付加し、奇数であれば偶数パリティビ
ットを付加する。また、実施例では、Ｌレベルをビット
値“０”、Ｈレベルをビット値“１”としているが、こ
れも反対の組み合わせにすることも任意である。
【００１２】図２は第２の発明に係るデータ受信装置の
実施例を示すブロック図である。図において、光信号と
してシリアルデータａが受信されると、光／電気変換器
１により電気信号ｂに変換されて、Ｄ型フリップフロッ
プ（Ｄ−ＦＦ）２に入力される。なお、シリアルデータ
ａの内容は、図１のように構成されている。一方、図示
しないクロックからｎ倍（ｎは自然数）のオーバーサン
プリングクロックｃがＤ−ＦＦ２に入力される。それに
より、電気信号ｂがクロックｃの間隔で同期化され信号
ｄとしてゼロ検出カウンタ３へ入力される。
実施例を示すブロック図である。図において、光信号と
してシリアルデータａが受信されると、光／電気変換器
１により電気信号ｂに変換されて、Ｄ型フリップフロッ
プ（Ｄ−ＦＦ）２に入力される。なお、シリアルデータ
ａの内容は、図１のように構成されている。一方、図示
しないクロックからｎ倍（ｎは自然数）のオーバーサン
プリングクロックｃがＤ−ＦＦ２に入力される。それに
より、電気信号ｂがクロックｃの間隔で同期化され信号
ｄとしてゼロ検出カウンタ３へ入力される。
【００１３】ゼロ検出カウンタ３はクロックｃのタイミ
ングで信号ｄ中の“０”ビットをカウントし、連続して
１８×ｎ回、“０”ビットがカウントされたら、休止期
間信号ｅをＡＮＤゲート４へ送る。ＡＮＤゲート４は、
休止期間信号ｅが入力され、かつ同期化信号ｄの値が
“１”であると、リセット信号ｆを分周カウンタ５とビ
ットカウンタ６へ送る。つまり、ゼロ検出カウンタ３
は、受信した信号のフレームビットの立ち上がりを微分
してリセット信号ｆを出力する。
ングで信号ｄ中の“０”ビットをカウントし、連続して
１８×ｎ回、“０”ビットがカウントされたら、休止期
間信号ｅをＡＮＤゲート４へ送る。ＡＮＤゲート４は、
休止期間信号ｅが入力され、かつ同期化信号ｄの値が
“１”であると、リセット信号ｆを分周カウンタ５とビ
ットカウンタ６へ送る。つまり、ゼロ検出カウンタ３
は、受信した信号のフレームビットの立ち上がりを微分
してリセット信号ｆを出力する。
【００１４】分周カウンタ５はクロックｃを１／ｎに分
周して位相を整え、サンプルクロックｇとしてビットカ
ウンタ６へ送る。ビットカウンタ６およびパリティチェ
ッカ７はリセット信号ｆが入力されると、サンプルクロ
ックｇをカウントして、同期化信号ｄによりフレームビ
ットを９ビットごとにパリティチェックする。パリティ
チェックの結果、エラーがあれば、該当するデータをキ
ャンセルして有効なデータｈのみを受信データとして出
力する。
周して位相を整え、サンプルクロックｇとしてビットカ
ウンタ６へ送る。ビットカウンタ６およびパリティチェ
ッカ７はリセット信号ｆが入力されると、サンプルクロ
ックｇをカウントして、同期化信号ｄによりフレームビ
ットを９ビットごとにパリティチェックする。パリティ
チェックの結果、エラーがあれば、該当するデータをキ
ャンセルして有効なデータｈのみを受信データとして出
力する。
【００１５】このようにして実施例では、データフレー
ムヘッドが高速、高精度に検出されるとともに、データ
ビット利用率が向上することにより、伝送速度が増大さ
れ、光ケーブルについての適用も有効になる。また、デ
ータフレームヘッドが高速に検出されることは、データ
送信装置とデータ受信装置との間のシステム同期化に用
いることも可能であり、その場合の遅延はオーバーサン
プリングクロックの１クロック分だけとなる。
ムヘッドが高速、高精度に検出されるとともに、データ
ビット利用率が向上することにより、伝送速度が増大さ
れ、光ケーブルについての適用も有効になる。また、デ
ータフレームヘッドが高速に検出されることは、データ
送信装置とデータ受信装置との間のシステム同期化に用
いることも可能であり、その場合の遅延はオーバーサン
プリングクロックの１クロック分だけとなる。
【００１６】
【発明の効果】以上述べたように第１の発明のデータ送
信装置が、所定ビット数以上の休止期間の後にヘッドビ
ットを先頭にして、所定数のビットごとにパリティビッ
トを付加したシリアルコードを連続して送信すると、第
２の発明のデータ受信装置は、受信信号中の休止期間を
計測し、所定ビット数以上の休止期間の後に、信号値が
反転したらヘッドビットと認識して以後のビット値をシ
リアルコードとして取り込み、さらにシリアルコード中
の所定位置のビットを順次読み出してパリティチェック
を行い、エラーが検出されれば該当するシリアルコード
をキャンセルするとともにシリアルコードの取り込みを
停止する。
信装置が、所定ビット数以上の休止期間の後にヘッドビ
ットを先頭にして、所定数のビットごとにパリティビッ
トを付加したシリアルコードを連続して送信すると、第
２の発明のデータ受信装置は、受信信号中の休止期間を
計測し、所定ビット数以上の休止期間の後に、信号値が
反転したらヘッドビットと認識して以後のビット値をシ
リアルコードとして取り込み、さらにシリアルコード中
の所定位置のビットを順次読み出してパリティチェック
を行い、エラーが検出されれば該当するシリアルコード
をキャンセルするとともにシリアルコードの取り込みを
停止する。
【００１７】それにより、伝送されるシリアルコードは
パリティビットが付加されるだけであるから、ビット利
用率が改善され、データ送・受信装置間の実質転送速度
が増大する。また、ヘッドビットの検出が高速に行われ
るため、システム間の同期化に利用することも可能であ
る。
パリティビットが付加されるだけであるから、ビット利
用率が改善され、データ送・受信装置間の実質転送速度
が増大する。また、ヘッドビットの検出が高速に行われ
るため、システム間の同期化に利用することも可能であ
る。
【図１】第１の発明に係る実施例を示すタイミングチャ
ートである。
ートである。
【図２】第２の発明に係る実施例を示すブロック図であ
る。
る。
１ 光／電気変換器 ２ Ｄ型フリップフロップ ３ ゼロ検出カウンタ ４ ＡＮＤゲート ５ 分周カウンタ ６ ビットカウンタ ７ パリティチェッカ
Claims (2)
- 【請求項１】 所定ビット数以上の休止期間の後にビッ
ト値を反転させてヘッドビットとし、続いて所定数のビ
ットごとにパリティビットを付加したシリアルコードを
連続して送信することを特徴とするデータ送信装置。 - 【請求項２】 受信信号中の休止期間を計測し、所定ビ
ット数以上の休止期間の後に信号値が反転したらヘッド
ビットと認識して以後のビット値をシリアルコードとし
て取り込む手段と、 シリアルコード中の所定位置のビットを順次読み出して
パリティチェックを行い、エラーが検出されれば該当す
るシリアルコードをキャンセルするとともにシリアルコ
ードの取り込みを停止する手段と、 を備えたことを特徴とするデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21818493A JPH0758725A (ja) | 1993-08-10 | 1993-08-10 | データ送信装置およびデータ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21818493A JPH0758725A (ja) | 1993-08-10 | 1993-08-10 | データ送信装置およびデータ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758725A true JPH0758725A (ja) | 1995-03-03 |
Family
ID=16715935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21818493A Pending JPH0758725A (ja) | 1993-08-10 | 1993-08-10 | データ送信装置およびデータ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479464B1 (ko) * | 2002-09-16 | 2005-03-30 | 엘지전자 주식회사 | 소스 디바이스와 디스플레이 디바이스의 리셋 처리장치 |
-
1993
- 1993-08-10 JP JP21818493A patent/JPH0758725A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479464B1 (ko) * | 2002-09-16 | 2005-03-30 | 엘지전자 주식회사 | 소스 디바이스와 디스플레이 디바이스의 리셋 처리장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008017111A (ja) | ビット速度判定装置 | |
| CN106933767B (zh) | 一种适用于jesd204b协议的逗号检测和字对齐方法及系统 | |
| CN110635854B (zh) | 一种传输协议自适应解码系统及方法 | |
| JPH0758725A (ja) | データ送信装置およびデータ受信装置 | |
| US20030112827A1 (en) | Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers | |
| EP0299265A2 (en) | Receiver synchronization in encoder/decoder | |
| JPH10322404A (ja) | シリアルデータ通信方法および装置 | |
| CN210201839U (zh) | 一种传输协议自适应解码系统 | |
| US7050507B2 (en) | Adaptive throughput pulse width modulation communication scheme | |
| Gupta et al. | Analysis of Universal Asynchronous Receiver-Transmitter (UART) | |
| JP4427991B2 (ja) | クロック同期シリアルデータ転送方式 | |
| US20230289320A1 (en) | Device for decoding the data communication under universal serial bus standard | |
| CN202334779U (zh) | 低压差分信号lvds接收器及发送器 | |
| JPH02295325A (ja) | データモニタ装置 | |
| JP2003263404A (ja) | シリアル通信方式とそれを用いたマイクロコンピュータ | |
| KR0174970B1 (ko) | 리모콘신호의 코드데이타 검출방법 | |
| US7082269B2 (en) | Interface circuit for a fiber transceiver | |
| SU1374234A1 (ru) | Устройство дл сопр жени телеграфной линии св зи с ЦВМ | |
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| CN118842546A (zh) | 一种串行接口码组同步测试方法、装置、电子设备及介质 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPS63139428A (ja) | マンチエスタ符号デコ−ダ回路 | |
| US20030137990A1 (en) | Apparatus for extraneous information removal and end mark insertion of an N-byte wide data stream of unknown length | |
| JPS6119248A (ja) | 光伝送装置 | |
| JPS59214322A (ja) | 直並列変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |