DE3625878A1 - Netzleitungs-traegerfrequenz-nachrichtensystem - Google Patents

Description

Die Erfindung bezieht sich auf Netzleitungs-Träger­ frequenz-Nachrichtensysteme. Sie behandelt vor allem eine Einrichtung und ein Verfahren zum Formatieren von Nachrichten und zum Herausziehen von Daten aus Nachrichten, derart, daß bei einem Netzleitungs-Tra­ gerfrequenz-Nachrichtensystem eine verbesserte Un­ empfindlichkeit gegen störendes Rauschen erhalten wird.

Netzleitungs-Trägerfrequenz-Nachrichtensysteme sind in jüngerer Zeit zu einer gangbaren Alternative für Nachrichtenverbindungen zu mancherlei Anwendun­ gen geworden. Zwar sind bereits verschiedenartige an­ dere Datenbindeglieder, wie z. B. optische, mit Hochfre­ quenz, Ultraschall und Verdrahtungen arbeitende Bin­ deglieder bekannt, die sich auf manchen Gebieten als vorteilhaft bewährt haben, aber stets auch gewisse Be­ schränkungen ihrer Anwendbarkeit aufweisen. Zum Beispiel arbeiten optische Bindeglieder nur bei geradli­ niger Sicht, Hochfrequenz-Bindeglieder unterliegen Be­ schränkungen durch zahlreiche behördliche Bestim­ mungen, Ultraschall-Bindeglieder werden durch Wände und Mauern unterbrochen und verdrahtete Bindeglie­ der erfordern kostspielige Aufwendungen für signalfüh­ rende Leitungen. Anderseits können bei Netzleitungs- Trägerfrequenz-Nachrichtensystemen als Alternative bereits vorhandene mit Wechselstrom betriebene Starkstromleitungen in der Nachrichtenverbindung ver­ wendet werden.

Bei vielen Anwendungen, wie z. B. bei Energievertei­ lungsanlagen in Gebäuden, machen Netzleitungs-Trä­ gerfrequenz-Nachrichtensysteme die erforderliche Um­ rüstung der bereits vorhandenen Gebäude zu einer ver­ gleichsweise recht einfachen Aufgabe. Dadurch, daß die mit Wechselstrom betriebene Starkstromleitung be­ nutzt wird, ist zum Einbau der Fernsteuereinrichtungen energieverbrauchender Maschinen und Apparate wie Kompressoren, Motoren, Heiz-, Lüftungs- bzw. Klimati­ sierungs- und Beleuchtungsanlagen keine vollständig neue Leitungsverlegung erforderlich. Vielmehr kann die nachrichtliche Verbindung zu den einzelnen Fernsteuer­ geräten und Druckfühlern über die Starkstromleitung erfolgen.

Die Benutzung der mit Wechselstrom betriebenen Starkstromleitung als Nachrichtenverbindung erlaubt eine Übertragung von Daten direkt über die mit Wech­ selstrom betriebene Starkstromleitung zusammen mit dem normalen Wechselstrom. Die mit Wechselstrom betriebene Starkstromleitung enthält nicht nur den typi­ schen unerwünschten Signalpegel von 117 Volt (qua­ dratischer Mittelwert), sondern auch Kilovoltspitzen, woraus sich die grundsätzliche Anforderung für die Ausbildung von Trägerstrom-Sendeempfängerschal­ tungen ergibt. Bei industriellen Anlagen erzeugen uner­ wünschte Rauschstörungen, die von Motoren, Kom­ pressoren und anderen Anlagenteilen herrühren, sogar noch stärkere Rauschstörungen, welche Fehler in die über die Starkstromleitungen übertragenen Daten ver­ ursachen können.

Bei niedrigen Datengeschwindigkeiten, wie z. B. 1200 Baud, sind Starkstromleitungsträger, Stromsendeemp­ fänger und Datenverarbeitungsgeräte schon jetzt in der Lage, eine ausreichende Rauschunempfindlichkeit zu gewährleisten. Wenn aber die Datengeschwindigkeiten ansteigen, etwa bis zu 2300 Baud, wird das Rauschen auf der Starkstromleitung in erhöhtem Maße zu einem Störfaktor, welcher Datenfehler verursacht.

Der Erfindung liegt daher die Aufgabe zugrunde, ein neues, verbessertes Netzleitungs-Trägerfrequenz- Nachrichtensystem zu schaffen, das in der Lage ist, auch bei noch höheren Datengeschwindigkeiten für die erfor­ derliche Unempfindlichkeit gegen durch Rauschen ver­ ursachte Datenfehler zu sorgen. Ferner soll durch die Erfindung ein ganz besonders zuverlässiger Format­ standard eines Netzleitungs-Trägerfrequenz-Nachrich­ tensystems zum Senden und Empfangen von Daten ge­ schaffen werden.

Gegenstand der Erfindung ist ein Netzleitungs-Trä­ gerfrequenz-Nachrichtensystem mit einer Einrichtung zum Formatieren paralleler Daten zur seriellen Über­ tragung über eine Starkstromleitung. Außerdem zieht die Formatiereinrichtung aus seriellen Daten, die über die Starkstromleitung empfangen werden, parallele Da­ ten heraus, die danach verarbeitet werden. Ein Mikro­ controller wird benutzt zum Formatieren eines einge­ henden bytebreiten Datenstroms in einen Ausgangs- Nachrichtbitstrom zur seriellen Übertragung über eine Starkstromleitung. Der Mikrocontroller zieht einen aus­ gehenden bytebreiten Datenstrom aus einem seriellen Eingangs-Nachrichtbitstrom heraus, der über die Stark­ stromleitung empfangen wird. Der Mikrocontroller um­ faßt unter einer Programmsteuerung eine Formatier­ einrichtung, welche anspricht auf aufeinanderfolgende parallele Datenbytes, die in dem eingehenden bytebrei­ ten Datenstrom auftreten und erzeugt einen Einlei­ tungsteil eines seriellen Ausgangs-Nachrichtbitstromes, wandelt den eingehenden bytebreiten Datenstrom um in einen Datenteil des seriellen Ausgangs-Nachrichtbit­ stromes und erzeugt einen Prüfsummenteil des Aus­ gangs-Nachrichtbitstromes. Es ist eine Extrahiervor­ richtung vorgesehen, die auf einen seriellen Eingangs- Nachrichtbitstrom anspricht, der einen Einleitungsteil, einen Datenteil und einen Prüfsummenteil aufweist, um aus dem Eingangs-Nachricht-Datenbitteil einen byte­ breiten Datenstrom herauszuziehen, welcher aufeinan­ derfolgende, parallele Datenbytes enthält.

Die Formatierungseinrichtung errechnet die Aus­ gangs-Nachrichtprüfsumme aus den Datenbytes, wel­ che in dem eingehenden bytebreiten Datenstrom auftre­ ten. Die Extrahiervorrichtung arbeitet synchron mit dem Eingangs-Nachrichtbitstrom und errechnet einen Prüfsummenwert, welcher den Bits und dem entgange­ nen Datenteil des Eingangs-Nachrichtbitstromes ent­ spricht; sie vergleicht den errechneten Prüfsummenwert mit den Bits in dem Prüfsummenteil des Eingangs-Nach­ richtbitstromes und bildet bytebreite Ausgangsdaten aufgrund der Bestätigung der Prüfsumme. Das System weist ferner einen Sendeempfänger zum Umwandeln des Ausgangs-Nachrichtbitstromes in einen durch Fre­ quenzverschiebung getasteten Ausgangs-Nachrichtbit­ strom und auch zum Umwandeln eines eingehenden, durch Frequenzverschiebung getasteten Nachrichtbit­ stromes in einen entsprechenden seriellen binären Bit­ strom auf. Es ist eine Kopplungsvorrichtung vorgese­ hen, die dazu dient, die Signale aus dem Sendeempfän­ ger an die Starkstromleitung zu koppeln und Signale aus der Starkstromleitung an den Sendeempfänger zu koppeln. Es ist eine Abtasteinrichtung vorgesehen, um einen Eingangs-Nachrichtbitstrom aus dem Sendeemp­ fänger an die Extrahiervorrichtung zu konditionieren. Es ist ferner eine Trägerdetektoreinrichtung vorgese­ hen, die dazu dient, die Extrahiervorrichtung in die Lage zu versetzen, einen Eingangsdatenbitstrom aufgrund der Feststellung des Eingangs-Nachricht-Datenbit­ stroms zu verarbeiten.

Die Verwendung des Mikrocontrollers gemäß der Er­ findung in Netzleitungs-Trägerfrequenz-Nachrichten­ systemen erlaubt die Datenübertragung über eine Starkstromleitung bei erhöhten Baud-Geschwindigkei­ ten, aber geringerer Empfindlichkeit gegen Rauschen.

Im folgenden wird die Erfindung anhand der durch die Zeichnungen veranschaulichten bevorzugten Aus­ führungsform näher erläutert. Es zeigen

Fig. 1 ein Blockschema des Netzleitungs-Trägerfre­ quenz-Nachrichtensystems;

Fig. 2 ein Blockschema eines Paares von Steuermo­ dulen für das Netzleitungs-Trägerfrequenz-Nachrich­ tensystem gemäß der Erfindung nebst den dazugehöri­ gen Wellenformen;

Fig. 3 ein Schaltschema der Netzleitungs-Trägerfre­ quenz-Sendeempfängerschaltung und der Trägerdetek­ torschaltung;

Fig. 4 ein Schaltschema der Datenabtastschaltung und der Mikrocontrollerschaltung;

Fig. 5 eine graphische Darstellung des bei der Erfin­ dung angewendeten Nachrichtenformats;

Fig. 6 eine graphische Darstellung des Bitperioden- Abtasttaktes.

Fig. 1 veranschaulicht in Form eines Blockschemas ein Speicherenergiehandhabungssystem. Die elektri­ sche Speichereingangsleistung, z. B. 480 Volt mit drei Phasen, wird auf den Starkstromleitungen 10 und 12 zugeführt, um die Energie für die Speicheranlage, bei­ spielsweise für Heizung, Belüftung, Klimatisierung (HVAC) und Kühlung bereitzustellen. Die Speicherein­ gangsenergie wird durch die Leitung 12 dem Transfor­ mator 14 zugeleitet, der die Spannung der Eingangs­ energie erniedrigt und sie bei diesem Beispiel etwa auf 208 Volt Dreiphasenleistung transformiert. Die Drei­ phasenleistung mit 208 Volt kann für die Beleuchtung und verschiedene andere Einrichtungen des Speichers verwendet werden. An die Starkstromleitung 10 sind mittels der Leitungen 18 und 20 binäre Kontrollmodu­ len 22 und 24 angeschlossen. Die binären Kontrollmo­ dulen 22 und 24 benutzen die Starkstromleitungen 10 und 16 als Nachrichtennetzwerk zur Verbindung mit anderen Modulen. Die binären Kontrollmodulen 22 und 24 steuern die Einrichtung, welche Leistung aus der Starkstromleitung 10 entnimmt. In ähnlicher Weise sind die binären Kontrollmodulen 26 und 28 durch Leitungen 30 und 32 an die Starkstromleitung 16 angeschlossen. Die binären Kontrollmodulen 26 und 28 stehen mitein­ ander und mit anderen Modulen an den Starkstromlei­ tungen 16 und 10 über die Starkstromleitung 16 in Ver­ bindung. Die binären Kontrollmodulen 26 und 28 steu­ ern die Einrichtung, welche der Starkstromleitung 16 Energie entzieht.

Zur Herstellung der Verbindung zwischen den Netz­ teilen verschiedener Spannungshöhe, d. h. in der Umge­ bung des Transformators 14 und den verschiedenen Phasenleitungen, ist eine Brücke 34 vorgesehen. Die Brücke 34 überträgt auf die Leitungen 36 und 38 die durch die Modulen in der Umgebung des Transforma­ tors 14 gebildeten Datennachrichten.

Ein Speicherrechner-Schnittstellenmodul 40 ist durch die Leitung 42 an die Leitung 16 angeschlossen. Der Speicherrechner-Schnittstellenmodul 40 ermöglicht den Nachrichtenzugang für den Speicherrechner 44, der durch die Leitung 46 an den Speicherrechner-Schnitt­ stellenmodul 40 angeschlossen ist. Der Speicherrechner 44 kann dazu benutzt werden, die Steuerparameter zu entladen und einen Datenzugang für die Erzeugung ei­ nes Berichts über den Stand der Energiehandhabung zu liefern. Die Schnittstelle für die Bedienungsperson zu dem Speicherrechner wird durch das Sichtanzeigegerät (CRT) 48 gebildet, das durch die Leitung 50 an den Speicherrechner 44 angeschlossen ist. Außerdem ist der Drucker 52 durch die Leitung 54 mit dem Speicherrech­ ner 44 verbunden, so daß Berichte über den jeweiligen Betriebsstand niedergelegt werden können.

Außerdem sind Analog-Eingangsmodulen (AIM) 56 bzw. 58 über Leitungen 60, 62 mit der Leitung 16 ver­ bunden. Die Analog-Eingangsmodulen 56 und 58 kön­ nen mit Analogsensoren, wie z. B. (nicht gezeigte) Tem­ peratur- und Druckfühlern, verbunden sein. Die Analog- Eingangsmodulen liefern Daten zu den binären Kon­ trollmodulen zur Errechnung von Steuerkommandos für die Einrichtung.

Fig. 2 veranschaulicht als Blockschema den Nachrich­ tenverbindungsteil eines exemplarischen Paars von bi­ nären Kontrollmodulen (BCM) 100 und 102. Der Modul 100 enthält einen Mikroprozessor 102, welcher Daten über die Leitung 104 zum Mikrocontroller 106 über­ trägt und von dort empfängt. Die Daten werden durch den Mikrocontroller 106 für die Übertragung auf der Leitung 108 zu dem Sendeempfänger 110 formatiert. Der Sendeempfänger 110 moduliert die digitalen Daten in ein Analogsignal zum Anschluß über die Starkstrom­ leitung 112.

Wenn eine Nachricht aus dem Modul 102 empfangen wird, wandelt der Sendeempfänger 100 das Analogsi­ gnal zur digitalen Form um, die über die Leitungen 114 an die Abtastvorrichtung 116 gekoppelt wird. Die Ab­ tastvorrichtung 116 liefert ein Datensignal auf der Lei­ tung 118 an den Mikrocontroller 106. Der Trägerdetek­ tor 120 wird in Verbindung mit dem Sendeempfänger 110 benutzt, um das Vorhandensein eines gültigen Trä­ gers auf der Starkstromleitung festzustellen. Der Trä­ gerdetektor wird in dem System verwendet wegen der in einem Vielfachmodularsystem bestehenden Möglich­ keit eines Widerstreits. Bei Feststellung eines gültigen Trägersignals bildet der Trägerdetektor 120 ein Vorbe­ reitungssignal auf der Leitung 122 zum Mikrocontroller 106, um diesen in die Lage zu versetzen, Daten zu verar­ beiten, die über den Sendeempfänger 110 auf dem Weg über den Abtaster 116 empfangen werden.

Der Modul 102 entspricht dem Modul 100 insoweit als ebenfalls ein Sendeempfänger 126 und ein Trägerdetek­ tor 128 an die Starkstromleitung angeschlossen sind. Der Ausgang des Sendeempfängers 126 ist durch die Leitung 130 mit der Abtastvorrichtung 132 verbunden. Der Ausgang der Abtastvorrichtung 132 ist durch die Leitung 134 mit einem Mikrocontroller 136 verbunden. Der Mikrocontroller 136 ist ebenfalls mit dem Sende­ empfänger 126 und dem Trägerdetektor 128 durch die Leitung 138 bzw. 140 verbunden. Daten werden zwi­ schen dem Mikrocontroller 136 und dem Mikroprozes­ sor 144 über die Leitung 142 gekoppelt.

In Fig. 2 ist ein beispielsweise übertragener Nach­ richtenabschnitt veranschaulicht, der vom Mikrocon­ troller 106 über die Leitung 108 zum Sendeempfänger 110 übertragen werden kann. In dem auf der Leitung 108 übertragenen Nachrichtenabschnitt sind die Bits i und i+2 mit dem Logikpegel 0 dargestellt, während die Bits i+1 und 1+3 dem Logikpegel 1 entsprechen. Wenn der übertragene Nachrichtenabschnitt an die Stark­ strom- oder Netzleitung 112 gekoppelt ist, kann ein un­ echtes Rausches auf der Netzleitung, das von Motoren, Kompressoren oder anderen elektrischen Geräten her­ rührt, zugleich mit der Nachrichtenübertragung auftre­ ten. Dieses Rauschen kann Fehler in den Daten oder eine Abweisung der Nachricht als ungültig zur Folge haben.

Wenn der Modul 100 eine Nachricht überträgt, emp­ fängt der Modul 102 nebst allen anderen Modulen des Netzwerks die Nachricht. Ein auf der Leitung 130 emp­ fangener Nachrichtenabschnitt aus dem Modul 102 ent­ spricht dem übertragenen Nachrichtenabschnitt auf der Leitung 108 des Moduls 100. Der empfangene Nachrich­ tenabschnitt ist durch unechte Rauschimpulse während der Bitperioden gekennzeichnet. Zum Beispiel tritt wäh­ rend der Periode des Bit i ein Rauschimpuls 150 auf. In ähnlicher Weise treten während des Bit i+1 Rauschim­ pulse 152 und 154 auf und während des Bit i+2 treten Rauschimpulse 156 und 158 auf. Die empfangenen Nachrichtenabschnitte werden durch die Abtastvorrich­ tung 132 konditioniert, deren Arbeitsweise später be­ schrieben wird, und zwar so, daß ein im wesentlichen rauschfreier Nachrichtenabschnitt, welcher dem über­ tragenen Nachrichtenabschnitt entspricht, gebildet wird. Dadurch, daß der konditionierte Nachrichtenab­ schnitt dem Mikrocontroller 136 als Eingang aus dem Abtaster 132 über die Leitung 134 zugeführt wird, wer­ den die Möglichkeiten des Mikrocontrollers 136 zur un­ korrekten Interpretation des Bit wesentlich vermindert. Ohne Benutzung des Abtasters 132 könnte der Mikro­ controller 136 einen Rauschimpuls, wie z. B. den Rauschimpuls 154 während des Bit i+1, in irrtümlicher Weise als gültigen Logikzustand in der Nachricht inter­ pretieren. Durch Verwendung des Abtasters 132 wer­ den die empfangenen Nachrichten so konditioniert, daß etwaige solche Rauschimpulse aus den Bits entfernt und dadurch eine irrtümliche Ablesung von Daten eliminiert wird.

Fig. 3 veranschaulicht die Schaltungen des Sende­ empfängers und des Trägerdetektors. Dabei werden die Daten über die Leitungen A, B und C auf der mit Wech­ selstrom betriebenen Netzleitung übertragen, wobei ih­ re Kopplung über die Kondensatoren 200a-200c in die Wicklung 202 des Transformators 204 zur neutralen Leitung N erfolgt. Jeder der Kondensatoren 200a-200c bewirkt eine Isolation der Eingangs-Wechselstrompha­ senleitungen A-C voneinander, erlaubt aber die Da­ tenübertragung auf jede Phasenleitung. Eine Sekundär­ wicklung 206 des Transformators 204 ist induktiv mit der Wicklung 202 gekoppelt. Das eine Ende der Wick­ lung 206 ist mit einem positiven Potential von 18 Volt und über einen Kondensator 208 mit Erde gekoppelt. Ein Kondensator 210 ist zwischen den Enden der Wick­ lung 206 angeschlossen. Der Kondensator 210 und die Wicklung 206 bilden einen Tankkreis, durch den das Rauschen in der Nachricht gedämpft wird. Das zweite Ende der Wicklung 206 ist über einen Widerstand 212 mit dem Punkt 214 verbunden. Die beschriebene Kopp­ lungsschaltung des Transformators dient zur Kopplung der gesendeten und empfangenen Netzleitungs-Träger­ frequenz-Nachrichtensignale einerseits an die Netzlei­ tungen und andererseits an den Modul. Dabei ist ins Auge gefaßt, daß der Modul an eine einzelne Phasenlei­ tung angekoppelt werden kann.

Der Knotenpunkt 214 der Schaltung ist mit der Ka­ thode einer Zenerdiode 216 verbunden, deren Anode an Erde liegt. Der Punkt 214 ist ferner mit dem Trägerein­ gangs- bzw. -ausgangsanschluß (CARI/O) des Netzlei­ tungsträger-Sendeempfängers 218 verbunden. Der Sen­ deempfänger 218 ist vorzugsweise ein Trägerstrom- Sendeempfänger der Firma National Semiconductor Corporation, Santa Clara, Kalif., (Typenbezeichnung LM 1893). Seine Wirkungsweise ist beschrieben in den Veröffentlichungen "A New Carrier Current Transcei­ ver I.C." von Mitchell Lee, IEEE Transactions on Consu­ mer Electronics, Teil 1, Band CE-28, Nr. 3, August 1982; und "A Carrier Current Transceiver I.C. for Data Trans­ mission over the AC Power Lines" von Dennis M. Mit­ icelli und Michael E. Wright, IEEE Journal of Solid State Circuits, Band SC-17, Nr. 6, Dezember 1982. Der Sende­ empfänger 218 dient zur Umwandlung eines digitalen Bitstromsignals, das an einem Datensendeeingang (TxD) empfangen wird, in einen durch Frequenzver­ schiebung getasteten modulierten Analogsignalaus­ gang, wenn ein logisches <Hoch"- oder "1"-Signal einem wählbaren Sende-/Empfangseingang (Tx/Rx) zugeführt wird. Der Tx/Rx-Eingang ist über einen Widerstand 226 mit einem positiven Potential von 5 Volt verbunden.

Das übertragene Signal wird von dem Sendeempfän­ ger 218 abgegeben und über eine externe Verstärker­ stufe dem Sendeempfänger 218 zugeführt.

Die Verstärkerstufe enthält einen Widerstand 220, der zwischen der Basis und dem Emitter eines Transi­ stors 222 liegt, dessen Basis mit dem Basisanschluß (BB) der Verstärkerstufe und dessen Emitter mit dem Emit­ teranschluß (BE) der Verstärkerstufe des Sendeempfän­ gers verbunden ist. Der Kollektor des Transistors 222 ist mit dem Punkt 214 verbunden. Der Emitter des Transi­ stors 222 ist über den Widerstand 224 mit Erde verbun­ den.

Bei der Arbeitsweise "Empfang" wird der Eingang Tx/Rx von einem Logiksignal "niedrig" oder "0" betrie­ ben. Ein Eingangsträgersignal gelangt von dem Punkt 214 an den Eingang CARI/O als ein serieller, durch Fre­ quenzverschiebung getasteter Bitstrom (FSK). Der Sen­ deempfänger wandelt die FSK-Daten in die digitale Form um, so daß an einem Empfängerausgang (RxD) ein entsprechender serieller digitaler Bitstrom vorhan­ den ist.

Mit dem Sendeempfänger 218 ist eine Sichtanzeige­ schaltung verbunden, welche die Anzeige bezweckt, ob der Sendeempfänger sich im Sendebetrieb oder im Empfangsbetrieb befindet. Die Sichtanzeigeschaltung besteht im wesentlichen aus einem Inverter 228, dessen Eingang mit dem Tx/Rx-Eingang verbunden ist, wäh­ rend sein Ausgang an die Kathode der Leuchtdiode LED 230 angeschlossen ist. Die Anode der Leuchtdiode 230 ist über den Hochziehwiderstand 232 mit einem positiven Potential von 5 Volt verbunden. Wenn das Tx/Rx-Signal "hoch" ist (Sendebetrieb), ist die Leuchtdi­ ode 230 eingeschaltet; ihr Leuchten zeigt den Sendebe­ trieb an. Der Datenempfangsausgang (RxD) ist in ent­ sprechender Weise über einen Hochziehwiderstand 238 an ein positives Potential von 5 Volt angeschlossen.

Der Tx/Rx-Eingang ist auch an die Anode der Zener­ diode 234 angeschlossen. Die Kathode der Diode 234 ist über den Kondensator 236 mit Erde und über den Wi­ derstand 237 mit dem Eingang (ALC) des Sendeempfän­ gers 218 verbunden. Dieser Teil der Sendeempfänger­ schaltung dient dazu, die selbsttätige Regelschaltung für den Pegel des Sendeempfängers 218 zu steuern.

Die dem Sendeempfänger 218 zugeführte Spannung ist regelmäßig positiv und beträgt 18 Volt; sie wird ei­ nem Eingang V+ zugeführt. Der Eingang V+ ist auch über die parallel geschalteten Kondensatoren 240 und 242 mit Erde verbunden. Der Sendeempfänger 218 ent­ hält eine innere Zenerdiode mit 5,6 Volt Bezugsspan­ nung an einem Eingang Z, der über einen Widerstand 244 an einem positiven Potential von 18 Volt liegt. Ein Kondensator 246 liegt zwischen den Eingangsanschlüs­ sen CAP1 und CAP2, während ein Eingang FREQ über eine Reihenschaltung eines Widerstands 248 und eines Potentiometers 250, welche die Mittenfrequenz des Trä­ gers festlegen, an Erde liegt. Ein Begrenzerfiltereingang (LF) ist über einen Kondensator 252 an Erde gelegt. In entsprechender Weise sind der Eingangsanschluß eines Abstandshaltekondensators (offset hold capacitor OH- CAP) bzw. der Rauschintegratoreingang (NI) über Kon­ densatoren 254 und 256 an Erde gelegt. Der Eingang eines Sendeempfänger-Phasenverriegelungsschleifen­ filters (PLLF1) ist durch eine Reihenschaltung eines Widerstands 258 und eines Kondensators 260 mit einem zweiten Phasenverriegelungsschleifenfilter (PLLF2) gekoppelt.

Eine Trägerdetektoreinrichtung ist über einen Schal­ ter oder Springer 262 mit dem Knotenpunkt 214 ver­ bunden. Eine Reihenschaltung aus Kondensator 264 und Widerstand 266 verbindet den Punkt 214 über den Springer 262 mit dem nicht-invertierenden Eingang des Verstärkers 268. Der nicht-invertierende Eingang des Verstärkers 268 ist auch über den Widerstand 270 mit Erde gekoppelt. Die mit entgegengesetzten Wirkungs­ richtungen parallel geschalteten Dioden 272 und 274 liegen zwischen dem nichtinvertierenden Eingang des Verstärkers 268 und Erde, so daß die Amplitude eines in die Trägerdetektorschaltung gelangenden Signals be­ grenzt wird, wenn der Sendeempfänger im Sendebe­ trieb auf die Starkstromleitung arbeitet. In der Träger­ detektorschaltung ist eine Reihenschaltung des Kon­ densators 264 und des Widerstands 266 enthalten, um einen Kurzschluß am Sendeempfängerausgang zu ver­ hindern, wenn der Sendeempfänger im Sendebetrieb auf die Starkstromleitung arbeitet.

Der invertierende Eingang des Verstärkers 268 ist mit der Mittenanzapfung des Potentiometers 276 verbun­ den. Das Potentiomter 276 liegt zwischen Erde und dem einen Ende des Widerstands 278. Das andere Ende des Widerstands 278 liegt an einem positiven Potential von 5 Volt. Der Kondensator 280 liegt zwischen dem inver­ tierenden Eingang des Verstärkers 268 und Erde. Die Eingangsenergie am Verstärker 268 wird von einem Spannungseingang geliefert, der mit einem Potential von 5 Volt verbunden und zugleich über den Kondensa­ tor 282 mit Erde gekoppelt ist. Für den Verstärker 268 kann die eine Hälfte eines Dualverstärkerplättchens (Typenbezeichnung LM 383) verwendet werden.

Der Ausgang des Verstärkers 268 ist mit der Anode der Diode 284 verbunden, während die Kathode der Diode 284 über den Kondensator 286 an Erde gekoppelt ist. Der Ausgang des Verstärkers 268 ist ferner über den Hochziehwiderstand 288 mit einem positiven Potential von 5 Volt verbunden. Zwischen Anode und Kathode der Diode 284 liegt ein Widerstand 290.

Die Verbindung der Kathode der Diode 284, des Wi­ derstands 290 und des Kondensators 286 liegt an dem invertierenden Eingang des Verstärkers 292. Der Ver­ stärker 292 kann durch die andere Hälfte des Dualver­ stärkerplättchens vom Typ LM 383 gebildet sein. Der Ausgang des Verstärkers 292 liegt über eine Rückkopp­ lungsschaltung, bestehend aus den Widerständen 294, 296, 298 und 300, an dem nicht-invertierenden Eingang des Verstärkers 292. An der Rückkopplungsschaltung liegt ein positives Potential von 5 Volt. Das positive Potential mit 5 Volt ist durch den strombegrenzenden Widerstand 302 mit der Anode der Leuchtdiode LED 304 verbunden, deren Kathode an dem Ausgang des Verstärkers 292 liegt. Die Leuchtdiode LED 304 leuchtet auf, wenn ein Träger festgestellt worden ist.

Die grundsätzliche Arbeitsweise der Trägerdetektor­ schaltung ist folgende: Das an dem nicht-invertierenden Eingang des Verstärkers 268 empfangene Signal wird verstärkt und an die Gleichrichterschaltung, bestehend aus der Diode 284 und dem Widerstand 290, abgegeben, welche dann den Kondensator 286 auflädt. An dem Kondensator 286 liegt eine gefilterte Gleichspannung, die eine Funktion der Trägeramplitude am Eingang des Verstärkers 268 ist. Die Ausgangsstufe der Trägerde­ tektorschaltung, welche aus dem Verstärker 292 und der Rückkopplungsschaltung besteht, ist grundsätzlich eine Vergleicherschaltung. Wenn die Spannung an dem Kon­ densator 286 die Bezugsspannung erreicht, die an dem nicht-invertierenden Eingang des Verstärkers 292 auf­ tritt, ändert die Ausgangsspannung des Verstärkers 292 ihren Zustand. Es besteht also ein logischer Zustand "1" oder "0" am Ausgang des Verstärkers 292 als das CAR­ DET-Signal in Abhängigkeit davon, ob ein Trägersignal am Eingang des Verstärkers 268 vorhanden ist. Das Po­ tentiometer 276 erlaubt die Einstellung des Schwell­ werts am Vergleicher 268, so daß die Empfindlichkeit der Ausgangsstufe hinsichtlich der Feststellung eines Trägersignals eingestellt wird.

Fig. 4 veranschaulicht eine Abtastvorrichtung zum Abtasten von durch den Sendeempfänger aus der Stark­ stromleitung empfangenen Daten. Ferner ist in Fig. 4 ein Mikrocontroller gezeigt, der zum Formatieren von Daten zur Übertragung über die Starkstromleitung und zum Herausziehen von Daten aus einer empfangenen formatierten Nachricht dient.

Die Abtastvorrichtung umfaßt Schieberegister 400 und 402, Zähler 404 und Logikgatter 406 und 408. Die Schieberegister 400 und 402 sind Schieberegister für serielle Eingabe bzw. parallele Ausgabe von 8 Bit, insbe­ sondere solche mit der Typenbezeichnung 74HC164. Das Schieberegister 400 hat zwei Signaleingänge (A und B), die mit dem RxD-Ausgang des Sendeempfängers 218 und einem Taktsignaleingang (CLK) verbunden sind, der mit einem (nicht dargestellten) 40-kHz-Oszillator verbunden ist. Der Auslöseeingang (clear input CLR) des Schieberegisters 400 ist mit einem Ausgang (D2) des Mikrocontrollers 410 verbunden. Ein Ausgang (QA) des Schieberegisters 400 ist mit einem Eingang eines exklusiven-ODER-Gatters 406 verbunden. Ein anderer Ausgang (QH) des Schieberegisters 400 ist mit zwei Signaleingängen (A und B) des Schieberegisters 402 verbunden.

Der Taktsignaleingang (CLK) des Schieberegisters 402 ist mit dem 40-kHz-Oszillator gekoppelt. Der Aus­ löseeingang (CLR) des Schieberegisters 402 ist mit dem Ausgang (D1) des Mikrocontrollers 410 verbunden. Ein Schalter oder Springer 412 erlaubt die wahlweise Ver­ bindung des Ausgangs des Schieberegisters 402, näm­ lich des Ausgangs (QF oder QH), mit einem anderen Eingang des Gatters 406. Der Ausgang des Gatters 406 ist über den Inverter 408 mit einem die Zählung vorbe­ reitenden Eingang (CTEN) des Zählers 404 verbunden.

Der Zähler 404 ist ein binärer Auf/Ab-Zähler für 4 Bit, insbesondere ein solcher mit der Typenbezeichnung 74HC 191. Der gewählte Ausgang des Schieberegisters 402 (QF oder QH) ist mit dem Ab/Auf-Eingang (down/up input DN/UP) des Zählers 404 verbunden. Der Taktsignaleingang (CLK) des Zählers 404 ist eben­ falls an den 40-kHz-Oszillator angeschlossen, während der Lastdateneingang (LD) mit dem D/-Ausgang des Mikrocontrollers 410 verbunden ist. Die Dateneingänge des Zählers 404 (A, B, C und D) werden durch Kopplung mit dem Ausgang des Inverters 414 niedrig gehalten, dessen Eingang durch den Hochziehwiderstand 416 an ein positives Potential mit 5 Volt angebunden ist. Der Schalter oder Springer 418 verbindet wahlweise den Zählerdateneingang (A) entweder mit dem Ausgang des Inverters 414 oder dem 5 Volt-Potential über den Wi­ derstand 416. Der Ausgang (QD) des Zählers 404 ist mit dem Eingang A4 des Puffers 420 verbunden, der einen entsprechenden Ausgang Y4 besitzt, welcher zum Ein­ gang G3 des Mikrocontrollers 410 führt.

Der Mikrocontroller 410 kann ein Mikrocontroller auf einem einzelnen Chip sein, z. B. einem solchen vom Typ COP440 der National Semiconductor Corporation. Der Mikrocontroller 410 enthält eine arithmetische Lo­ gikeinheit, einen Programmspeicher, Ein- und Aus­ gangspuffer, eine Befehlsdekodier/Steuerlogik sowie ei­ ne Datensammelleitung. Der Mikrocontroller 410 ist so programmiert, daß er als eine "intelligente Daten­ schnittstelle" (as an "intelligent UART") wirkt, welche 8 Bit umfassende Datenbytes formatiert, die von einem (nicht dargestellten) Mikroprozessor auf einer Daten­ sammelleitung (D-BUS, D0-D7) an Ausgängen L0-L7 des Mikrocontrollers 410 empfangen werden, der mit einem internen Pufferregister gekoppelt ist. Die eingehenden Daten werden auf einer internen Daten­ sarnmelleitung an einen RAM-Speicher (Direktzugriffs­ speicher) zur Verarbeitung gekoppelt. Die Ausgänge R0-R7 des Mikrocontrollers 410 sind an die 8 Bit- Adressensammelleitung (A-BUS, A0-A7) des Mikro­ prozessors gekoppelt.

Von dem (nicht dargestellten) Oszillator wird ein 4 MHz-Signal zu dem Taktgebereingang (CLK1) des Mi­ krocontrollers 410 zwecks Taktgebung für den Prozes­ sor geliefert. Der Mikrocontroller 410 kann von dem Mikroprozessor aus durch Setzen des Signals PLC RST+ in einen Logikzustand "1" oder durch die Ver­ drahtung während eines "Leistung-auf"-Zustandes zu­ rückgestellt werden, welcher das Signal MR+ auf einen Logikzustand "1" setzt. Diese beiden Signale sind durch das Gatter 402 mit dem Rückstelleingang (RESET) des Mikrocontrollers 410 gekoppelt. Der Mikroprozessor liefert das Signal (PLCSEL) durch den Puffer 420 an den G1-Eingang des Mikrocontrollers 410. Dieses Si­ gnal wird (bei Einstellung auf einen Logikzustand "0") gebraucht, um eine Datenübertragung zwischen dem Puffer 420, über den Schalter oder Springer 428 an den H2-Eingang des Mikrocontrollers 410 einzuleiten. Die­ ses Signal wird in Verbindung mit G1 dazu benutzt, um eine Schreibübertragung (Logikzustand "0") oder eine Leseübertragung (Logikzustand "1") anzuzeigen. Der Mikrocontroller 410 liefert das Signal (PLC RDY/-) von dem G0-Ausgang zu dem Mikroprozessor. Dieses Si­ gnal wird dazu benutzt anzuzeigen, wann die Daten­ übertragung vollendet ist. Das Trägerfeststellsignal (CARDET) aus der Trägerdetektorschaltung wird ei­ nem Eingang (IN2) des Mikrocontrollers 410 zugeführt. Das Trägerfeststellsignal setzt den Mikroprozessor in die Lage, mit der Verarbeitung eines an dem G3-Ein­ gang aus der Abtastschaltung empfangenen Daten­ stroms zu beginnen.

Der Mikrocontroller 410 hat eine Reihe von Allge­ meinzweckausgängen D0-D3, wobei der D0-Aus­ gang mit dem TxD-Eingang des Sendeempfängers 218 so gekoppelt ist, daß die formatierten Daten, d. h. ein serieller Bitstrom, zur Übertragung über die Stark­ stromleitung geliefert werden. Die Ausgänge sind ein Ausgang aus einem internen Pufferregister des Mikro­ controllers 110. Der D1-Ausgang ist an den Rückstell- Logikkonverter 424 gekoppelt, der seinerseits mit dem zum Puffer 420 gehörenden Zähler 404 gekoppelt ist, und ferner mit den Schieberegistern 400 und 402, um deren Betrieb jeweils nach Übertragung eines forma­ tierten Bitstroms zurückzustellen. Die Zurückstellung dieser Komponenten geschieht zur Löschung etwaiger außergewöhnlicher Signale, welche die Gültigkeit zu­ künftiger Daten beeinträchtigen könnten. Der D2-Aus­ gang ist an den Tx/Rx-Eingang des Sendeempfängers 218 gekoppelt, wobei der Zustand des Signals auf dieser Leitung die Sendeschaltung oder die Empfangsschal­ tung des Sendeempfängers 218 zur Wirkung bringt. Bei Konfiguration oder Ausbildung als binärer Kontrollmo­ dul wird der D3-Ausgang nicht gebraucht. Das Signal IO/M wird über den Schalter oder Springer 426 an das Signal IO ENBL- gekoppelt. Das Signal IO/M stammt aus dem Mikroprozessor und wird gebraucht, um den Beginn eines I/O (Logikzustand "0") oder Speichersam­ melleitungszyklus (Logikzustand "1") anzuzeigen. Bei Ausbildung als ein binärer Ausgangsmodul wird der D3-Ausgang über den Schalter oder Springer 426 ange­ koppelt, um das Signal IO ENBL- zu liefern. Bei dieser Ausbildung kann der Mikrocontroller 410 einen I/O- Sammelleitungszyklus durch Setzen dieses Signals auf einen Logikzustand "0" einleiten.

Der Mikrocontroller 410 enthält auch vier zusätzliche Allgemeinzweckausgangsanschlüsse (H0-H3). Der H0-Ausgang wird an den Mikroprozessor gekoppelt, wenn ein Signal (PLCINTR) eine Unterbrechung an den Mikroprozessor liefert, welche anzeigt, daß ein Si­ gnal empfangen worden ist und Daten daraus innerhalb des Mikrocontrollers extrahiert wurden. Der Ausgang H1 liefert ein Signal (PLCBUSY) an den Mikropro­ zessor als Zustandsanzeige (status flag), daß der Mikro­ controller im Begriff ist, eine Nachricht entweder zu formatieren oder zu entformatieren und nicht in der Lage ist, auf Kommandos aus dem Mikroprozessor zu reagieren. Bei Ausbildung als binärer Kontrollmodul wird der H2-Eingang durch den Mikrocontroller 410 dazu benutzt, die Richtung der Datenübertragung zu bestimmen. Ein Logikzustand "0" zeigt an, daß Daten von dem Mikroprozessor zu dem Mikrocontroller 410 übertragen werden. Ein Logikzustand "1" zeigt an, daß Daten von dem Mikrocontroller 410 zu dem Mikropro­ zessor übertragen werden. Bei Ausbildung als ein binä­ rer Ausgangsmodul wird der H2-Ausgang als Ausgang in Verbindung mit dem D3-Ausgang benutzt. Der Aus­ gang aus dem Anschluß D3 zeigt den Beginn des I/O- Sammelleitungszyklus an und H2 wird dazu benutzt, die Richtung der Datenübertragung zu bestimmen. Der Ausgang aus H2 wird über den Inverter 430 an den Schalter oder Springer 432 bzw. an das Signal RD- ge­ koppelt. Der Ausgang aus H2 wird auch über den Schalter oder Springer 428 an das Signal WR- gekop­ pelt. Ein Logikzustand "0" an H2 dient zur Anzeige einer Schreibübertragung, während ein Logikzustand "1" dem Mikrocontroller 410 eine Leseübertragung an­ zeigt.

Der Mikrocontroller hat vier Allgemeinzweckeingän­ ge (IN0-IN3), wobei der IN0-Eingang stets über den Ausgang des Inverters 414 an einen niederen Logikpe­ gel angebunden ist. Die IN1-IN3-Eingänge werden durch den Hochziehwiderstand 434 auf einem 5 Volt- Potential hochgehalten. Wie vorher erörtert, ist der Ein­ gang/N2 an das Trägerfeststellsignal (CARDET) ge­ koppelt.

Bei Ausbildung als ein binärer Kontrollmodul ist der serielle Eingang (SI) des Mikrocontrollers 410 über den Schalter oder Springer 436 und den Hochziehwider­ stand 438 an ein 5 Volt-Potential gekoppelt. Dieses wird durch den Mikrocontroller benutzt, um die Art der vor­ handenen Konfiguration zu identifizieren. Bei Ausbil­ dung oder Konfiguration als binärer Ausgangsmodul ist der serielle Eingang (SI) über den Schalter 436 an den Inverter 414 gekoppelt, der über den Hochziehwider­ stand 416 mit einem 5 Volt-Potential verbunden ist. So­ mit zeigt ein Logikzustand "1" an dem (SI) Eingang an, daß die Konfiguration ein binärer Kontrollmodul ist, während ein Logikzustand "0" anzeigt, daß die Konfigu­ ration ein binärer Ausgangsmodul ist. Der binäre Aus­ gangsmodul erfüllt nur Ausgangskontrollfunktionen in Abhängigkeit von Kommandos, die über das Netzwerk ohne unabhängige Verarbeitung abgegeben werden.

Wenn der Mikrocontroller nicht damit beschäftigt ist, eine empfangene Information zu verarbeiten, sucht der Mikroprozessor das PLC SEL-Signal dazu zu bringen, die Formatierung aufeinanderfolgend angelegter Bytes paralleler Daten mit 8 Bits zu beginnen, die aus dem Mikroprozessor auf der Datensammelleitung (D-BUS) dargeboten werden. Der Mikrocontroller 410 forma­ tiert die Daten zu einem seriellen Nachrichtbitstrom zur Übertragung mittels des Sendeempfängers über die Starkstromleitung. Das Schema des bevorzugten Nach­ richtformats ist in Fig. 5 veranschaulicht.

Der formatierte Bitstrom enthält gemäß Fig. 5 einen dreiteiligen Einleitungsabschnitt zur Synchronisierung des empfangenden Sendeempfängers und zur Einlei­ tung einer Nachrichtfehlerfeststellung. Der Einleitungs­ abschnitt besteht aus der PLC-Einleitungsperiode, ge­ folgt von der Sendeempfänger-Synchronisationsperio­ de, die wiederum gefolgt ist von einem einmaligen Co­ dewort, das analytisch ausgewählt wurde, um die Chan­ cen eines festzustellenden Synchronisationsfehlers zu minimieren.

Der erste Teil des Einleitungsabschnitts ist die PLC- Einleitung, welche aus vier Zyklen abwechselnder "1"­ und "0"-Zustände besteht. Die PLC-Einleitungsfolge wird von einem empfangenden Sendeempfänger be­ nutzt. Die automatische Einstellungsfunktion des emp­ fangenden Sendeempfängers erfordert den Empfang ei­ nes Hoch- und eines Niedrig-Überganges, damit die phasenverriegelte Schleife auf dem ankommenden Trä­ ger verriegelt wird. Somit kann der PLC-Kreis keine Gewähr dafür bieten, daß er auf dem ersten Eins- und Null-Übergang gültige empfangene Daten ausgibt. Je­ doch versucht während dieses Zeitabschnitts die emp­ fangende Einheit, den Start einer Bitzeit zu bestimmen. Sie tut dies durch Einleiten ihrer Empfangs-Taktsignale, wenn ein Übergang auftritt. Da für die Gültigkeit des ersten Übergangs keine Garantie geboten ist, gibt es für den Empfänger drei zusätzliche Hoch-Niedrig-Über­ gänge, um seinen Takt zu synchronisieren. Drei Über­ gange statt eines einzigen sind vorgesehen, um dem Empfänger entsprechend viele Möglichkeiten zu geben, sich auf das ankommende Signal zu synchronisieren, ohne daß eine ins Gewicht fallende Verzögerung der Übertragung verursacht wird.

Der zweite Teil des einleitenden Abschnitts besteht aus einer Sende-/Empfangs-Synchronisationsperiode. Der Sender sendet zwei Nullen, gefolgt von einer Eins, gefolgt wiederum von zwei Nullen, gefolgt von zwei Einsen. Diese werden von dem Empfänger benutzt, um anzuzeigen, daß die PLC-Einleitungsfolge vollendet ist. Da der Empfänger die Möglichkeit hat, sich auf mehr als einen Punkt innerhalb der Einleitungsfolge zu synchro­ nisieren, ist dieser Teil des Einleitungsabschnitts so aus­ gebildet, daß der Empfänger leicht das Ende des Einlei­ tungsabschnitts identifizieren und sich auf die Prüfung des darauf folgenden Codeworts präparieren kann. Er tut dies, indem er auf das erste Auftreten zweier Nullen in dem empfangenen Bitstrom wartet. Dieses kann leicht von einem abwechselnden, aus Null und Eins be­ stehenden Muster im ersten Teil des Einleitungsab­ schnitts unterschieden werden. Denn in dem Fall, wenn die erste Reihe zweier Nullen unkorrekt empfangen wird, sendet der Sender eine zweite Reihe zweier Nul­ len. Damit sind dem Empfänger zwei Chancen gegeben, das Ende der Einleitungsfolge richtig zu identifizieren.

Der dritte Teil des Einleitungsabschnitts besteht aus einem einmaligen Codewort für das auf der Starkstrom­ leitung übertragene Nachrichtenformat, welches be­ nutzt wird, um zu bestätigen, daß der empfangende Mi­ krocontroller sich richtig mit der ankommenden Nach­ richt synchronisiert hat. Das Codewort besteht aus zwei "Nullen", gefolgt von drei "Einsen", auf die wiederum eine "Null", eine "Eins" und eine "Null" folgen. Der emp­ fangende Mikrocontroller bestimmt aufgrund der Be­ stätigung dieser Folge durch interne Festwerte des Mi­ krocontrollers, daß eine gültige Nachricht folgen wird. Ist einmal das Codewort von dem empfangenden Mi­ krocontroller bestätigt, so synchronisiert der Mikrocon­ troller nicht nochmals den Datenteil der Nachricht.

Der Mikrocontrollerchip ist aus zahlreichen Funk­ tionsblöcken kombiniert: Zu diesen gehören die zentra­ le Prozessoreinheit (CPU), die arithmetische Logikein­ heit (ALU), ein Festwertspeicher (ROM), ein Direktzug­ riffsspeicher (RAM), eine Zähler/Taktgebereinheit so­ wie Eingangs- und Ausgangskreise. Alle diese Funk­ tionsblöcke werden sowohl für den Sende- als auch für den Empfangsbetrieb benutzt.

Während einer Sendung wird zunächst die ganze Nachricht von dem Mikroprozessor in den inneren RAM des Mikrocontrollers übertragen; sie wird dort als eine Reihe von aufeinanderfolgenden Bits gespeichert. Ist einmal die Übertragung vollendet, setzt der Mikro­ controller den Tx/Rx-Ausgang (D2) auf einen logischen Zustand Eins. Dadurch wird der PLC-Sendeempfänger auf den Sendebetrieb geschaltet. Der Mikrocontroller setzt dann den TxD-Ausgang (D0) auf den Zustand des ersten Bit in der Sendenachricht. Der Zähler/Taktgeber wird dann gesetzt, so daß er den CPU einmal je Bitzeit (¹/₂₃₀₀ Sekunden) unterbricht. Jedesmal, wenn eine Zäh­ ler/Taktgeberunterbrechung auftritt, überträgt der Mi­ krocontroller den nächsten Bit in der Nachricht.

Während eines Empfangs benutzt der Mikrocontrol­ ler die Eingangsanschlüsse RxD (G3) und CARDET­ (IN2). Wenn der CARDET- einen Übergang von einem Logikzustand "1" auf einen Logikzustand "0" ausführt, benutzt der Mikrocontroller dies als Anzeige, daß gera­ de eine Nachricht übertragen wird. Er prüft dann die eintreffenden Daten aus dem RxD-Eingang und wartet auf einen Hoch-Niedrig-Übergang. Dieser Übergang bezeichnet den Beginn eines Bittaktes. Der Mikrocon­ troller zögert dann um einen halben Bittakt und veran­ laßt dann den Zähler/Taktgeber zu jeweils einer Unter­ brechung je Bitzeit (¹/₂₃₀₀ Sekunden), von der Mitte des empfangenen Bit aus gerechnet. Dann liest der Mikro­ controller jedesmal, wenn eine Zähler/Taktgeberunter­ brechung auftritt, den Zustand des RxD-Eingangs ab und bewahrt den Zustand dieses Bit in seinem RAM auf. Durch das Aufbewahren der Bits baut der Mikrocon­ troller sequentiell die gesamte empfangene Nachricht in dem RAM auf. Ist dies vollendet, wird eine Prüfsumme errechnet und in der empfangenen Nachricht bestätigt.

Auf das Codewort folgt das Startbit der Nachricht, das aus einer "1" besteht. Im Anschluß an das Startbit folgt die Datennachricht. Die Datennachricht wird von dem Byte mit dem höchsten Stellenwert zu dem Byte mit dem geringsten Stellenwert und innerhalb jedes By­ te von dem Bit mit dem höchsten Stellenwert zu dem Bit mit dem geringsten Stellenwert übertragen.

Direkt auf die Startbits folgt ein Rahmenkontrollbyte, bestehend aus einem 8-Bitfeld, das dazu benutzt wird, die Nachrichtenart zu identifizieren, wie z. B. eine Rund­ funksystemnachricht, ein Modulkommando, eine Sy­ stemanfangsnachricht, eine Modulabfrage oder ein Ein­ /Ausgabekommando.

im Anschluß an das Rahmenkontrollbyte folgt ein Quellenkontrollbyte, bestehend aus einem 8-Bitfeld, welches die Adresse des Moduls enthält, der die Nach­ richt begonnen hat. Diese Adresse wird bestimmt durch Sechseckschalter (hex switches), die auf eine vorbe­ stimmte einmalige identifizierende Adresse für jeden Modul eingestellt sind. (Soweit in dieser Anmeldung von Sechseckschaltern (hex switches) gesprochen wird, han­ delt es sich um Hexadezimalschalter bzw. Sedezimal­ schalter.) Der Quellenadressbyte (source address byte) identifiziert den Modul, der die Sendung hervorge­ bracht hat. Anschließend an den Quellenadressbyte folgt ein Datennachricht-Stopp/Startbit, bestehend aus einer "1", gefolgt von einer "0".

Im Anschluß an den Quellenadressbyte werden die Datennachricht-Stopp/Startbits in die übertragene Da­ tennachricht durch den Formatierungs-Mikrocontroller eingesetzt. Die Datennachricht-Stopp/Startbits werden zur Bestätigung der Synchronisation auf den ankom­ menden Daten durch den Empfangs-Mikrocontroller verwendet. Die Datennachricht-Stopp/Startbits werden in die übertragene Nachricht mit Intervallen von 16 Bits eingesetzt.

Auf das erste Auftreten von Datennachricht-Stopp/ Startbits folgt ein 8-Bitfeld als Bestimmungsadressbyte, welches die Adresse des Moduls enthält, der die Nach­ richt empfangen soll. Im Anschluß an den Bestimmungs­ adressbit wird ein 8-Bitfeld benutzt, wenn die Daten­ nachricht über einen Brückenmodul gesandt wird. Diese Adresseninformation wird von dem Brückenmodul be­ nutzt, um die letzte Bestimmung festzulegen, wenn die Nachricht durch die Brücke zurückgesandt oder weiter­ geleitet werden soll. Die Bestimmungsadresse kann die Adresse des Brückenmoduls sein, wenn Nachrichten über die Brücke zwecks Rücksendung oder Weiterlei­ tung an einen endgültigen Modul übertragen werden. Im Anschluß an den Adressenverlängerungsbyte fol­ gen Datennachricht-Stopp/Startbits, in der Regel eine "1", gefolgt von einer "0". Wie zuvor werden die Daten­ nachricht-Stopp/Startbits von dem empfangenden Mi­ krocontroller benutzt, um die Synchronisation der an­ kommenden Daten zu bestätigen.

Auf die zweite Gruppe von Datennachricht-Stopp/ Startbits folgt das Datenfeld. Das Datenfeld kann ent­ weder ein einzelnes Bytedatenfeld mit 8 Bits sein, wie in Fig. 5 dargestellt, oder ein 9-Bytedatenfeld mit 72 Bits.

Wenn das Datenfeld 9 Bytes umfaßt, werden bei Inter­ vallen von 16 Bits Datennachricht-Stopp/Startbits ein­ gefügt wie vorher beschrieben.

Wie in Fig. 5 dargestellt, ist das Datenfeld ein einzel­ nes Datenfeldbyte, gefolgt von einem Prüfsummenbyte.

Das Prüfsummenbyte ist ein 8-Bitfeld, das zwei 4-Bit- Prüfwerte enthält. Der erste Prüfwert ist ein 4-Bit-ex­ klusives-ODER des Inhalts der Datennachricht, abzüg­ lich der Datennachricht-Stopp/Startbits, d. h. eines Rah­ menkontrollbytes, eines Quellenadressbytes, eines Be­ stimmungsadressbytes, eines Adressenverlangerungs­ bytes und des Datenfeldbytes. Der zweite 4-Bit-Prüf­ wert ist eine 4 Bit umfassende Summe der Anzahl von Bits in der Datennachricht, abzüglich der Datennach­ richt-Stopp/Startbits, die auf "1" gesetzt sind.

Ein Prüfsummenbyte wird verwendet, um anzuzeigen, daß die empfangenen Datenachrichtbits bezüglich der übertragenen Datennachrichtbits richtig sind, d. h. ihnen genau entsprechen. Auf die Prüfsummenbits folgen Stoppbits, welche das Ende der Nachrichtenübertra­ gung anzeigen. Die Stoppbits werden als zwei "0"-Werte übertragen.

Wenn die empfangende Modulträgerdetektorschal­ tung ein Trägersignal feststellt, liefert sie ein Signal CARDET- an den empfangenden Mikrocontroller. Die­ ses Signal befähigt den Mikrocontroller, andere konkur­ rierende Vorgänge zu unterbrechen und die Nachricht zu empfangen. Eine Synchronisation des Sendeempfän­ gers tritt während der PLC-Einleitungsperiode der Nachricht auf wie vorher erörtert. Die Synchronisation des empfangenden Mikrocontrollers erfolgt, wenn ein erster Hoch-Niedrig-Übergang während der Sende/ Empfangssynchronisationsperiode auftritt; der Mikro­ controller nimmt dann seinen Empfangstakt auf. Nach dem Auftreten des Hoch-Niedrig-Übergangs macht der empfangende Mikrocontroller drei zusätzliche Able­ sungen des Zustands der ankommenden Daten während derselben Bitzeit. Wenn zwei von diesen drei Ablesun­ gen angeben, daß die Daten sich noch in dem Niedrigzu­ stand befinden, dann ist die Synchronisation bestätigt. Sollten mindestens zwei dieser drei Ablesungen ange­ ben, daß die Daten sich nicht in dem Niedrigzustand befanden, z. B. der erste Hoch-Niedrig-Übergang durch eine Rauschspitze verursacht war, so synchronisiert der empfangende Mikrocontroller zu diesem Zeitpunkt nicht seinen Empfangstakt. Der empfangende Mikro­ controller wartet dann wieder, bis der zweite Hoch- Niedrig-Übergang in der Sende/Empfangssynchronisa­ tionsperiode auftritt.

Durch Verwenden des Schemas der Mehrfachable­ sung kann die Auswirkung von Rauschspitzen auf die Gültigkeit der ankommenden Daten minimiert werden. Während des Empfangs einer ankommenden Nachricht kann der empfangende Mikrocontroller es als notwen­ dig befinden, sich erneut auf die ankommenden Daten zu synchronisieren. Wenn dies geschieht, sucht der Mi­ krocontroller die Lage der nächsten Anstiegskante oder Anstiegsflanke im voraus zu erkennen.

Der empfangende Mikrocontroller wartet auf das Co­ dewort, um zu bestätigen, daß die Synchronisation mit der ankommenden Nachricht zutreffend ist. Der Mikro­ controller vergleicht das empfangende Codewort mit einer programmierten Folge entsprechender Bits. Auf­ grund der Bestätigung weiß der empfangende Mikro­ controller, daß eine gültige Nachricht folgen wird. Der Mikrocontroller synchronisiert erneut seine interne Empfängerlogik auf den ersten Hoch-Niedrig-Über­ gang des Codewortes. Ist einmal das Codewort bestätigt worden, so führt der empfangende Mikrocontroller kei­ ne weitere Synchronisation mehr während des Daten­ teils der Nachricht durch. Für den Fall, daß das empfan­ gene Codewort einen Fehler enthalten sollte, der von dem Mikrocontroller festgestellt wird, ist der Mikrocon­ troller so programmiert, daß er erneut die Empfangsfol­ ge beginnt, um die Sende/Empfangssynchronisationsda­ ten festzustellen.

Nach Bestätigung der Gültigkeit des Codeworts und der richtigen Synchronisation wartet der Mikrocontrol­ ler auf Startbits, welche unmittelbar dem Codewort fol­ gen und den Beginn der Datennachricht anzeigen.

Die Abtastschaltung tastet die empfangenen Nach­ richtenbits ab und bildet ein Ausgangssignal von einem Zustand, welcher dem vorherrschenden Zustand des Bits während der Bitperiode entspricht. Die Abtast­ schaltung tastet fortwährend das Datenbit ab, wobei fünfzehn Abtastungen über eine Periode von 375 Mi­ krosekunden während eines zentralen Teils der 435 Mi­ krosekunden betragenden Bitzeit (2300 Baud) erfolgen, die dazu benutzt werden, den Bitzustand zu bestimmen. Fig. 6 veranschaulicht das Abtastungsschema, das wäh­ rend einer beispielhaften Bitperiode erfolgt.

Die Abtastvorrichtung ist in Fig. 4 in der Weise ver­ anschaulicht, daß die auf der RxD-Leitung empfangenen Daten mit einem 40 kHz-Takt abgetastet und mit der entsprechenden Geschwindigkeit in die Schieberegister 400 und 402 eingeführt werden. Der 40 kHz-Oszillator kann mit dem 4 MHz-Oszillator synchronisiert sein, wenngleich dies nicht unbedingt notwendig ist. Wenn die Daten durch das Schieberegister 402 geschoben werden, werden sie durch den 4-Bitzähler 404 gezählt. Der Zähler 404 zählt während der Abtastung eines Hochbits aufwärts, und wenn die Bits durch die Register 400 und 402 während eines folgenden Niedrigbits hin­ durchgeschoben worden sind, zählt der Zähler abwärts. Während die Springer 412 und 418 die in Fig. 4 darge­ stellte Stellung einnehmen, liefert der Zähler 404 eine Ausgangsanzeige an dem QD-Ausgang des Zählers, dem den höchsten Stellenwert aufweisenden Bitaus­ gang des binären 4-Bitzählers; es ist dies eine Anzeige des Zustands der sehr häufig in 8 von 15 Abtastungen während der Bitperiode auftritt. Sollten 8 oder mehr Abtastungen während der Bitperiode "hoch" sein, so lie­ fert der QD-Ausgang einen "hohen"/Ausgangswert als Zustand des Bit. Der QD-Ausgang wird von dem Mikro­ controller während der Bitperiode abgetastet, nachdem die letzten 15 Abtastungen gezählt worden sind. Wenn­ gleich nach der Darstellung drei Abtastungen durch den Mikrocontroller während der Bitperiode nach der Vor­ nahme von 16 Abtastungen durchgeführt werden, so ist doch eine Abtastung von seiten des Mikrocontrollers ausreichend. Durch Verstellen der Springer 412 und 418 in die der Darstellung in Fig. 4 entgegengesetzte Stel­ lung wird der Zähler so eingestellt, daß er die Zählung von 1 mit einem "hohen" QD-Ausgang beginnt, wenn 7 von 13 Bitabtastungen "hoch" sind.

Durch Verwendung des beschriebenen Abtastsche­ mas können die empfangenen Daten von dem Leitungs­ rauschen getrennt werden, das bis zu 150 Mikrosekun­ den dauert und das regelmäßig alle 8,3 Millisekunden auftritt. Durch Verwendung dieses Abtastschemas zur Beseitigung des Rauschens aus einem ankommenden Signal ist der Mikrocontroller in der Lage, weniger Zeit auf das Dekodieren von Daten zu verwenden, so daß erhöhte Baud-Geschwindigkeiten beim Datenempfang erhalten werden.

Während des Empfangs des ankommenden Daten­ nachrichtteils der Nachricht wird von dem empfangen­ den Mikrocontroller kein anderer Arbeitsvorgang durchgeführt, bis die ganze Nachricht empfangen wor­ den ist, mit Ausnahme der Bestätigung der Stopp/Start­ bits.

Sobald die ganze Nachricht empfangen worden ist, berechnet der Mikrocontroller erneut die Prüfsumme der ganzen Nachricht und vergleicht das Rechenergeb­ nis mit den der Nachricht angehefteten Prüfsummenda­ ten. Wenn die berechneten Prüfsummendaten mit den empfangenen Prüfsummendaten übereinstimmen, kann angenommen werden, daß eine gültige Nachricht emp­ fangen worden ist. Die Datennachricht ist dann fertig zur Verarbeitung durch den Mikrocontroller und/oder zur Weitergabe an den Mikroprozessor des Moduls.

Die hier beschriebene Formatierung von Nachrichten erlaubt die genaue Sendung und den genauen Empfang von Daten über Nachrichtenverbindungen, die an sich mit Rauschen behaftet sind. Durch Verwenden des Nachrichtenformats und des Empfängerabtastschemas können die empfangenen Daten genau durch den Modul verarbeitet werden, indem die zugeordneten Aufgaben durchgeführt werden. Die beschriebenen Elemente er­ möglichen Baud-Geschwindigkeiten, die wesentlich größer sind als die als Beispiel erwähnte Geschwindig­ keit von 2300 Baud. Es wird ins Auge gefaßt, daß sogar noch höhere Baud-Geschwindigkeiten mit Hilfe des Sy­ stems gemäß der Erfindung erreichbar sind.

Claims (13)

1. Einrichtung zum Formatieren eines eingehenden bytebreiten Datenstroms in einen ausgehenden Nachrichtbitstrom zur Übertragung über eine Netzleitung und zum Extrahieren eines ausgehen­ den bytebreiten Datenstroms aus einem eingehen­ den über eine Netzleitung empfangenen Nachrich­ tenstrom, gekennzeichnet durch
eine auf aufeinanderfolgende parallele, in einem eingehenden bytebreiten Datenstrom auftretende Datenbytes ansprechende Formatiereinrichtung zum Erzeugen eines einleitenden Teils eines seriel­ len Ausgangs-Nachrichtbitstroms, Umwandeln des eingehenden bytebreiten Datenstroms in einen Da­ tenteil des ausgehenden Nachrichtbitstroms und Erzeugen eines Prüfsummenteils des Ausgangs- Nachrichtbitstromes, und
eine Extrahiervorrichtung, welche anspricht auf ei­ nen seriellen Eingangs-Nachrichtbitstrom mit Ein­ leitungsteil, Datenteil und Prüfsummenteil zum Ex­ trahieren eines ausgehenden bytebreiten Daten­ stromes mit aufeinanderfolgenden parallelen Da­ tenbytes aus dem Datenteil des Eingangs-Nach­ richtbitstroms.

2. Einrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Formatiereinrichtung den Aus­ gangs-Nachrichtprüfsummenteil aus den in dem eingehenden bytebreiten Strom auftretenden Da­ tenbytes errechnet.

3. Einrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Extrahiervorrichtung folgende Komponenten enthält:
eine Puffereinrichtung, welche auf den Eingangs- Nachrichtbitstrom anspricht, um diesen zu spei­ chern;
eine Synchronisiereinrichtung zum Synchronisie­ ren der Puffereinrichtung mit dem Eingangs-Nach­ richtbitstrom;
eine Arithmetikeinrichtung zum Errechnen eines den Bits in dem Datenteil des Eingangs-Nachricht­ bitstromes entsprechenden Prüfsummenwertes, zum Vergleichen dieses Prüfsummenwertes mit den Bits in dem Datenteil des Eingangs-Nachricht­ bitstromes und zur Bildung eines Bestätigungssi­ gnals, wenn der Empfänger-Prüfsummenwert mit den Bits in dem Prüfsummenteil des Eingangs- Nachrichtbitstromes zusammenpaßt; und
eine auf das Bestätigungssignal ansprechende Aus­ gabevorrichtung zum Herausgeben der aufeinan­ derfolgenden, parallelen Datenbytes in dem ausge­ henden bytebreiten Bitstrom.

4. Einrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Einleitungsteile der Eingangs- und Ausgangs-Nachrichtbitströme ein im wesentlichen gleiches Format aufweisen.

5. Einrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß eine Sendeempfängereinrichtung mit der Formatierungseinrichtung und der Extrahier­ vorrichtung verbunden ist, die dazu dient, den Aus­ gangs-Nachrichtbitstrom zu empfangen und ihn aus einem seriellen binären Bitstrom in einen durch Frequenzverschiebung getasteten Bitstrom umzu­ wandeln, und die auf den Eingangs-Nachrichtbit­ strom in Form eines durch Frequenzverschiebung getasteten Bitstromes anspricht, um einen entspre­ chenden seriellen binären Bitstrom zu bilden.

6. Einrichtung nach Anspruch 5, dadurch gekenn­ zeichnet, daß mit der Sendeempfängereinrichtung eine Kopplungseinrichtung verbunden ist, die dazu dient, den durch Frequenzverschiebung getasteten AusgangsNachrichtbitstrom aus der Sendeempfän­ gereinrichtung an eine Netzleitung oder Stark­ stromleitung zu koppeln und den durch Frequenz­ verschiebung getasteten Eingangs-Nachrichtbit­ strom von einer Netzleitung oder Starkstromlei­ tung an die Sendeempfängereinrichtung zu kop­ peln.

7. Einrichtung nach Anspruch 6, dadurch gekenn­ zeichnet, daß mit der Kopplungseinrichtung und der Extrahiervorrichtung eine Trägerdetektorein­ richtung verbunden ist, die auf den durch Fre­ quenzverschiebung getasteten Eingangs-Nach­ richtbitstrom anspricht und dazu dient, ein Träger­ ermittlungssignal zu liefern, das die Extrahiervor­ richtung in die Lage versetzt, den ausgehenden by­ tebreiten Datenstrom aus dem Datenteil des Ein­ gangs-Nachrichtbitstromes zu extrahieren.

8. Einrichtung nach Anspruch 5, dadurch gekenn­ zeichnet, daß eine Abtasteinrichtung zwischen die Sendeempfängereinrichtung und die Extrahiervor­ richtung geschaltet ist, die dazu dient, den Zustand jedes Bits in dem Eingangs-Nachrichtbitstrom mehrfach zu prüfen und einen konditionierten Ein­ gangs-Nachrichtbitstrom zu bilden, in dem jeder Bit dem vorherrschenden Prüfzustand jedes Bits in dem Eingangs-Nachrichtbitstrom entspricht, wobei der konditionierte Eingangs-Nachrichtbitstrom der Extrahiervorrichtung zugeführt wird, um den aus­ gehenden bytebreiten Bitstrom zu extrahieren.

9. Einrichtung nach Anspruch 7, dadurch gekenn­ zeichnet, daß eine Abtasteinrichtung zwischen die Sendeempfängereinrichtung und die Extrahiervor­ richtung geschaltet ist, die dazu dient, den Zustand jedes Bits in dem Eingangs-Nachrichtbitstrom mehrfach zu prüfen und einen konditionierten Ein­ gangs-Nachrichtbitstrom zu bilden, in dem jeder Bit dem vorherrschenden Prüfzustand jedes Bits in dem Eingangs-Nachrichtbitstrom entspricht, wobei der konditionierte Eingangs-Nachrichtbitstrom der Extrahiervorrichtung zugeführt wird, um den aus­ gehenden bytebreiten Bitstrom zu extrahieren.

10. Einrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß sie ein Gerät zum Formatieren einer Folge von Gruppen paralleler Eingangsdatenbits in einen seriellen Ausgangsbit­ strang zur Übertragung über eine Netz- oder Starkstromleitung aufweist, welches folgende Be­ standteile enthält:
einen Eingangspuffer zum Aufnehmen und Spei­ chern einer Folge von Gruppen paralleler Ein­ gangsdatenbits;
eine damit verbundene Arithmetikeinrichtung zur Aufnahme der gespeicherten Datenbits, zum Be­ rechnen von Prüfsummenbits, welche den gespei­ cherten Datenbits entsprechen, und zum Erzeugen von Einleitungsbits, sowie zur nacheinander erfol­ genden Bildung der Einleitungsbits, der gespeicher­ ten Datenbits und der Prüfsummenbits; und
eine Ausgangspuffereinrichtung, welche auf die aufeinanderfolgenden Einleitungsbits, gespeicher­ ten Datenbits und Prüfsummenbits anspricht und einen entsprechenden seriellen Ausgangsbitstrom bei einer vorbestimmten Bitgeschwindigkeit bildet.

11. Einrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß sie ein Gerät zum Ex­ trahieren einer Gruppe von parallelen Ausgangs­ daten aus einem über eine Starkstrom- oder Netz­ leitung empfangenen formatierten seriellen Ein­ gangsbitstrang aufweist, das folgende Bestandteile enthält:
einen Eingangsspeicherpuffer zum Aufnehmen und Speichern eines seriellen Eingangsbitstranges mit Einleitungsbits, Datenbits und Prüfsummenbits;
eine damit verbundene Arithmetikeinrichtung zur Aufnahme des gespeicherten Eingangsbitstranges, zum Berechnen von Prüfsummenbits, welche den gespeicherten Datenbits entsprechen, zum Verglei­ chen der berechneten Prüfsummenbits mit den Prüfsummenbits des Eingangsdatenstranges und zum Liefern der gespeicherten Datenbits an einen Ausgang in Abhängigkeit davon, daß die berechne­ ten Prüfsummenbits und die gespeicherten Prüf­ summenbits zusammenpassen; und
einen mit dem Ausgang verbundenen Ausgangs­ puffer zum Empfangen der gespeicherten Daten­ bits und zum Ausgeben der gespeicherten Daten­ bits als eine Folge von Gruppen paralleler Aus­ gangsdaten.

12. Verfahren zum Formatieren paralleler Bits ei­ nes eingehenden bytebreiten Datenstroms in einen seriellen Ausgangs-Nachrichtbitstrom zur Über­ tragung über eine Starkstrom- oder Netzleitung, gekennzeichnet durch folgende Schritte:
Es wird eine Reihe von Einleitungsbits mit je einem vorbestimmten Bitzustand erzeugt;
es wird eine Reihe von Nachrichtdatenbits erzeugt, welche parallelen Bits eines eingehenden bytebrei­ ten Datenstroms entsprechen; und
es wird eine Reihe von Prüfsummenbits erzeugt, bei denen die jeweilige Folge der Einleitungsbits, Nachrichtdatenbits und Prüfsummenbits einen se­ riellen Ausgangs-Nachrichtbitstrom bilden.

13. Verfahren nach Anspruch 12, gekennzeichnet durch folgende weiteren Schritte:
Es wird eine Reihe von Startbits zwischen den Ein­ leitungsbits und den Nachrichtdatenbits erzeugt;
es wird eine Reihe von Stoppbits im Anschluß an die Prüfsummenbits erzeugt; und
es wird eine Gruppe von Stopp/Startbits in der Reihe von Nachrichtdatenbits erzeugt, und zwar nach einer vorbestimmten Anzahl von Nachricht­ datenbits.