JPS6233834B2 - - Google Patents
Info
- Publication number
- JPS6233834B2 JPS6233834B2 JP52000656A JP65677A JPS6233834B2 JP S6233834 B2 JPS6233834 B2 JP S6233834B2 JP 52000656 A JP52000656 A JP 52000656A JP 65677 A JP65677 A JP 65677A JP S6233834 B2 JPS6233834 B2 JP S6233834B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- inverters
- inverter
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012935 Averaging Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
この発明は複数台のインバータを並列運転する
インバータ並列運転制御装置に関し、特に並列冗
長あるいは大容量化のためにインバータを並列運
転する場合の負荷分担制御に関するものである。
インバータ並列運転制御装置に関し、特に並列冗
長あるいは大容量化のためにインバータを並列運
転する場合の負荷分担制御に関するものである。
従来のインバータ並列運転制御装置を第１図に
示す。図において、１，２………Ｎは並列運転す
る各インバータ、９０は負荷、１９は発振器、１
０は各インバータのスイツチング素子を導通制御
するゲート制御回路、１１は電圧基準信号源、１
２は加算器であり、破線で囲つたA1はインバー
タ１の制御回路、AZ，………，ANはインバータ
１の制御回路A1と同等の制御回路、１３は電圧
検出回路である。又、VSは電圧検出信号、Vref
は電圧基準値信号、Veは前記電圧基準値信号
Vrefと電圧検出信号Vsの偏差を意味する信号で
ある。
示す。図において、１，２………Ｎは並列運転す
る各インバータ、９０は負荷、１９は発振器、１
０は各インバータのスイツチング素子を導通制御
するゲート制御回路、１１は電圧基準信号源、１
２は加算器であり、破線で囲つたA1はインバー
タ１の制御回路、AZ，………，ANはインバータ
１の制御回路A1と同等の制御回路、１３は電圧
検出回路である。又、VSは電圧検出信号、Vref
は電圧基準値信号、Veは前記電圧基準値信号
Vrefと電圧検出信号Vsの偏差を意味する信号で
ある。
上記のように構成されたインバータ並列運転制
御装置の動作を次に説明する。ここでいう１，２
………，Ｎの各インバータとは、パーユニツト法
で数％から10％程度のリアクタンス成分の内部イ
ンピーダンスを有する電圧可変型の一般的なもの
である。まず、電圧検出回路１３で検出された負
荷端電圧信号Vsと電圧基準信号源１１により作
られた電圧基準信号Vrefとの差を加算器１２に
より作り、その差信号Veによりインバータ電圧
値を調整する。又各インバータの電圧制御は同様
の方法によつて行なわれるが、各インバータ１〜
Ｎの出力端はすべて継がつているため電圧検出信
号Vsはすべてのインバータに共通であり、各イ
ンバータ制御回路内の電圧基準値が等しければ、
各インバータのサイリスタ通電角は皆等しくなる
ように制御される。一方、各インバータの出力電
圧位相は発振器１９を共通とすることで原理的に
等しいと考えている。
御装置の動作を次に説明する。ここでいう１，２
………，Ｎの各インバータとは、パーユニツト法
で数％から10％程度のリアクタンス成分の内部イ
ンピーダンスを有する電圧可変型の一般的なもの
である。まず、電圧検出回路１３で検出された負
荷端電圧信号Vsと電圧基準信号源１１により作
られた電圧基準信号Vrefとの差を加算器１２に
より作り、その差信号Veによりインバータ電圧
値を調整する。又各インバータの電圧制御は同様
の方法によつて行なわれるが、各インバータ１〜
Ｎの出力端はすべて継がつているため電圧検出信
号Vsはすべてのインバータに共通であり、各イ
ンバータ制御回路内の電圧基準値が等しければ、
各インバータのサイリスタ通電角は皆等しくなる
ように制御される。一方、各インバータの出力電
圧位相は発振器１９を共通とすることで原理的に
等しいと考えている。
このように従来のインバータ並列運転時の負荷
バランス制御は上記のような方法で行なつている
ので、各インバータ１，２………，Ｎに入力する
直流電圧値が全く等しく、ゲート制御回路のバラ
ツキがなく、各電圧基準値が等しく、又各インバ
ータの内部インピーダンスが等しければ負荷に供
給する無効電力の分担は等しく行なわれる。又各
インバータ出力電圧位相は皆等しいから、各イン
バータ内部インピーダンスが等しければ負荷に供
給する有効電力の分担は等しく行なわれる。とこ
ろが各インバータの内部インピーダンスはその容
量の違いなどにより異なる場合があり、又各イン
バータへの直流入力電圧、電圧基準値、ゲート制
御回路等にはバラツキのある場合がありこのよう
な場合には前記のような制御方法では完全な負荷
分担制御が困難となる。これは、負荷に供給する
電力の分担制御を前記のような条件を仮定して、
各インバータの電圧値及び電圧位相を一致させる
ことによつて行なうことから生じている欠点であ
る。
バランス制御は上記のような方法で行なつている
ので、各インバータ１，２………，Ｎに入力する
直流電圧値が全く等しく、ゲート制御回路のバラ
ツキがなく、各電圧基準値が等しく、又各インバ
ータの内部インピーダンスが等しければ負荷に供
給する無効電力の分担は等しく行なわれる。又各
インバータ出力電圧位相は皆等しいから、各イン
バータ内部インピーダンスが等しければ負荷に供
給する有効電力の分担は等しく行なわれる。とこ
ろが各インバータの内部インピーダンスはその容
量の違いなどにより異なる場合があり、又各イン
バータへの直流入力電圧、電圧基準値、ゲート制
御回路等にはバラツキのある場合がありこのよう
な場合には前記のような制御方法では完全な負荷
分担制御が困難となる。これは、負荷に供給する
電力の分担制御を前記のような条件を仮定して、
各インバータの電圧値及び電圧位相を一致させる
ことによつて行なうことから生じている欠点であ
る。
この発明はこの点にかんがみてなされたもの
で、負荷に供給する電力の分担制御を各インバー
タの電圧値及び電圧位相を一致させる事によつて
行なわず、分担すべき電力に対する電力偏差その
ものを検出し、この電力偏差が０となるよう各イ
ンバータの電圧値及び電圧位相を制御するもので
あり、容量の異なるインバータ同志の並列運転、
あるいは各インバータへの直流入力電圧及び電圧
基準値の設定のばらつきのある場合にも安定して
負荷に供給する電力の分担制御ができるインバー
タ並列運転制御装置を提供するものである。
で、負荷に供給する電力の分担制御を各インバー
タの電圧値及び電圧位相を一致させる事によつて
行なわず、分担すべき電力に対する電力偏差その
ものを検出し、この電力偏差が０となるよう各イ
ンバータの電圧値及び電圧位相を制御するもので
あり、容量の異なるインバータ同志の並列運転、
あるいは各インバータへの直流入力電圧及び電圧
基準値の設定のばらつきのある場合にも安定して
負荷に供給する電力の分担制御ができるインバー
タ並列運転制御装置を提供するものである。
以下第２図に示すこの発明の一実施例について
説明する。図において、１，２………，Ｎは並列
運転する複数台のインバータ、B1〜ＢNは各イン
バータの制御回路、９０は負荷、１４は係数器、
１５は移相器で、負荷端電圧瞬時値信号V1に対
して90゜位相のずれた電圧信号V2を出力する。
１６は、インバータ１の電流瞬時値信号I1と全負
荷電流瞬時値信号ＩLの並列運転台数Ｎ分の１の
大きさＩL／Ｎの信号Ｉとの差信号ＩDを出力する
第１の加算器、２０は上記差信号ＩDと負荷端電
圧瞬時値信号V1とを掛算し、有効電力偏差瞬時
値信号ＰIを出力する第１の掛算器、２１は上記
有効電力偏差瞬時値信号ＰIを平均して有効電力
偏差信号ＰDを出力するフイルタ、２２はこの有
効電力偏差信号ＰDを増幅する同期制御アンプ、
２３はこの同期制御アンプ２２の出力に基づいて
周波数が制御される電圧制御形発振器、３０は加
算器１６からの差信号ＩDと電圧信号V2とを掛算
し、無効電力偏差瞬時値信号ＱIを出力する第２
の掛算器、３１は上記無効電力偏差瞬時値信号Ｑ
Iを平均して無効電力偏差信号ＱDを出力するフイ
ルタ、３２は、負荷端電圧瞬時値信号V1をフイ
ルタ４１で平均化した電圧フイードバツク信号Ｖ
FBと電圧基準信号Vref及び上記無効電力偏差信
号ＱDとを突き合わせ電圧制御信号を出力する第
２の加算器、３３はこの加算器３２の出力を増幅
する同期制御アンプ、１０はゲート制御回路で、
上記電圧制御アンプ３３及び電圧制御形発振器２
３の出力に基づいてインバータ１のスイツチング
素子を導通制御するゲート制御回路である。イン
バータ２………Ｎの制御回路B2………ＢNは、上
記インバータ１の制御回路B1と同様の構成とな
つている。
説明する。図において、１，２………，Ｎは並列
運転する複数台のインバータ、B1〜ＢNは各イン
バータの制御回路、９０は負荷、１４は係数器、
１５は移相器で、負荷端電圧瞬時値信号V1に対
して90゜位相のずれた電圧信号V2を出力する。
１６は、インバータ１の電流瞬時値信号I1と全負
荷電流瞬時値信号ＩLの並列運転台数Ｎ分の１の
大きさＩL／Ｎの信号Ｉとの差信号ＩDを出力する
第１の加算器、２０は上記差信号ＩDと負荷端電
圧瞬時値信号V1とを掛算し、有効電力偏差瞬時
値信号ＰIを出力する第１の掛算器、２１は上記
有効電力偏差瞬時値信号ＰIを平均して有効電力
偏差信号ＰDを出力するフイルタ、２２はこの有
効電力偏差信号ＰDを増幅する同期制御アンプ、
２３はこの同期制御アンプ２２の出力に基づいて
周波数が制御される電圧制御形発振器、３０は加
算器１６からの差信号ＩDと電圧信号V2とを掛算
し、無効電力偏差瞬時値信号ＱIを出力する第２
の掛算器、３１は上記無効電力偏差瞬時値信号Ｑ
Iを平均して無効電力偏差信号ＱDを出力するフイ
ルタ、３２は、負荷端電圧瞬時値信号V1をフイ
ルタ４１で平均化した電圧フイードバツク信号Ｖ
FBと電圧基準信号Vref及び上記無効電力偏差信
号ＱDとを突き合わせ電圧制御信号を出力する第
２の加算器、３３はこの加算器３２の出力を増幅
する同期制御アンプ、１０はゲート制御回路で、
上記電圧制御アンプ３３及び電圧制御形発振器２
３の出力に基づいてインバータ１のスイツチング
素子を導通制御するゲート制御回路である。イン
バータ２………Ｎの制御回路B2………ＢNは、上
記インバータ１の制御回路B1と同様の構成とな
つている。
次に動作について説明する。なおここでいう各
インバータも従来装置で述べたものと同じタイプ
のものである。まず全負荷電流瞬時値信号ＩLを
係数器１４によりインバータの並列運転台数分の
１にして信号Ｉを作り、この信号Ｉとインバータ
１の出力電流瞬時値信号I1から、加算器１６によ
り前記信号Ｉと第１のインバータ１に流れる瞬時
電流信号I1の差信号ＩDを作る。又、負荷端電圧
瞬時値信号V1から移相器１５により負荷端電圧
瞬時値信号V1の90゜ずれの信号V2を作る。前記
差信号ＩDと前記負荷端電圧瞬時値信号V1から、
掛算器２０により有効電力偏差瞬間値信号P1を作
り、この有効電力偏差瞬時値信号ＰIをフイルタ
２１で平均して有効電力偏差信号ＰDを作り、そ
の信号ＰDで、同期制御アンプ２２を介して電圧
制御形発振器２３の発振周波数を制御し、もつて
ゲート制御回路１０によりインバータ１の電圧位
相を調整し、有効電力偏差信号ＰDが０となるよ
う制御する。インバータの内部インピーダンスは
ほとんどリアクタンス成分であるから上記インバ
ータ電圧位相の制御によつてインバータ出力有効
電力制御ができる。
インバータも従来装置で述べたものと同じタイプ
のものである。まず全負荷電流瞬時値信号ＩLを
係数器１４によりインバータの並列運転台数分の
１にして信号Ｉを作り、この信号Ｉとインバータ
１の出力電流瞬時値信号I1から、加算器１６によ
り前記信号Ｉと第１のインバータ１に流れる瞬時
電流信号I1の差信号ＩDを作る。又、負荷端電圧
瞬時値信号V1から移相器１５により負荷端電圧
瞬時値信号V1の90゜ずれの信号V2を作る。前記
差信号ＩDと前記負荷端電圧瞬時値信号V1から、
掛算器２０により有効電力偏差瞬間値信号P1を作
り、この有効電力偏差瞬時値信号ＰIをフイルタ
２１で平均して有効電力偏差信号ＰDを作り、そ
の信号ＰDで、同期制御アンプ２２を介して電圧
制御形発振器２３の発振周波数を制御し、もつて
ゲート制御回路１０によりインバータ１の電圧位
相を調整し、有効電力偏差信号ＰDが０となるよ
う制御する。インバータの内部インピーダンスは
ほとんどリアクタンス成分であるから上記インバ
ータ電圧位相の制御によつてインバータ出力有効
電力制御ができる。
また前記差信号ＩDと前記信号V2から、掛算器
３０により無効電力偏差瞬時値信号ＱIを作り、
この信号ＱIをフイルタ３１で平均して無効電力
偏差信号ＱDを作る。加算器３２は、上記無効電
力偏差信号ＱDが０のときは、電圧基準信号Vref
と電圧フイードバツク信号ＶFBとの偏差信号を電
圧制御アンプ３３を介して出力しており、ゲート
制御回路１０により上記偏差信号によりインバー
タ１の電圧値を制御しているが、上記無効電力偏
差信号ＱDが入力される事により、この無効電力
偏差信号ＱDに対応する信号が電圧制御アンプ３
３を介してゲート制御回路１０に入力され、その
無効電力偏差信号ＱDが０となるようインバータ
１の電圧値が制御される。ここでも、インバータ
１の内部インピーダンスがリアクタンス成分であ
るから、上記インバータ電圧値の制御によつてイ
ンバータ出力無効電力制御ができる。他のインバ
ータ２………Ｎについても上記と同様にそれぞれ
の有効電力偏差信号ＰD及び無効電力偏差信号ＱD
が０となるよう、出力電圧の位相及び電圧値が制
御される。本発明の装置では、並列運転される各
インバータ１………Ｎの電圧の位相及び電圧値
を、共通の基準値により一致させるものではな
く、各インバータ個々に、その有効電力偏差信号
が０になるよう、即ち有効電力分担が所定値とな
るよう電圧位相を制御し、その結果として各イン
バータ間の同期をとるものであり（但し、各イン
バータの主回路定数が同一でない場合は、各イン
バータ間の電圧位相は０ではなく一定値で安定す
るという事、即ち同一周波数で一定位相差を保つ
て安定する事もあり得る。）又、各インバータ
個々に、その無効電力偏差信号が０となる、即ち
無効電力分担が所定値となるよう、かつ基準電圧
Vrefに一致するように、電圧制御するものであ
る。
３０により無効電力偏差瞬時値信号ＱIを作り、
この信号ＱIをフイルタ３１で平均して無効電力
偏差信号ＱDを作る。加算器３２は、上記無効電
力偏差信号ＱDが０のときは、電圧基準信号Vref
と電圧フイードバツク信号ＶFBとの偏差信号を電
圧制御アンプ３３を介して出力しており、ゲート
制御回路１０により上記偏差信号によりインバー
タ１の電圧値を制御しているが、上記無効電力偏
差信号ＱDが入力される事により、この無効電力
偏差信号ＱDに対応する信号が電圧制御アンプ３
３を介してゲート制御回路１０に入力され、その
無効電力偏差信号ＱDが０となるようインバータ
１の電圧値が制御される。ここでも、インバータ
１の内部インピーダンスがリアクタンス成分であ
るから、上記インバータ電圧値の制御によつてイ
ンバータ出力無効電力制御ができる。他のインバ
ータ２………Ｎについても上記と同様にそれぞれ
の有効電力偏差信号ＰD及び無効電力偏差信号ＱD
が０となるよう、出力電圧の位相及び電圧値が制
御される。本発明の装置では、並列運転される各
インバータ１………Ｎの電圧の位相及び電圧値
を、共通の基準値により一致させるものではな
く、各インバータ個々に、その有効電力偏差信号
が０になるよう、即ち有効電力分担が所定値とな
るよう電圧位相を制御し、その結果として各イン
バータ間の同期をとるものであり（但し、各イン
バータの主回路定数が同一でない場合は、各イン
バータ間の電圧位相は０ではなく一定値で安定す
るという事、即ち同一周波数で一定位相差を保つ
て安定する事もあり得る。）又、各インバータ
個々に、その無効電力偏差信号が０となる、即ち
無効電力分担が所定値となるよう、かつ基準電圧
Vrefに一致するように、電圧制御するものであ
る。
以上のようにこの発明によれば、並列運転する
各インバータの電圧の位相と電圧値を一致させる
のでなく、各インバータの出力電圧のアンバラン
ス分に注目し、その偏差によつて各インバータの
電圧値及び電圧位相を操作することによつて、出
力容量の異なる、よつて内部インピーダンスの異
なるインバータの並列運転、あるいはインバータ
直流入力電圧及び電圧基準値の設定にばらつきの
ある場合にも安定して負荷分担できるという効果
がある。
各インバータの電圧の位相と電圧値を一致させる
のでなく、各インバータの出力電圧のアンバラン
ス分に注目し、その偏差によつて各インバータの
電圧値及び電圧位相を操作することによつて、出
力容量の異なる、よつて内部インピーダンスの異
なるインバータの並列運転、あるいはインバータ
直流入力電圧及び電圧基準値の設定にばらつきの
ある場合にも安定して負荷分担できるという効果
がある。
第１図は従来のインバータ並列運転制御装置を
示す構成図、第２図はこの発明の一実施例を示す
構成図である。 図において、１４は係数器、１５は移相器、１
６は第１の加算器、２０は第１の掛算器、３０は
第２の掛算器、２１，３１はフイルタ、３２は第
２の加算器である。なお図中同一符号は同一また
は相当部分を示すものとする。
示す構成図、第２図はこの発明の一実施例を示す
構成図である。 図において、１４は係数器、１５は移相器、１
６は第１の加算器、２０は第１の掛算器、３０は
第２の掛算器、２１，３１はフイルタ、３２は第
２の加算器である。なお図中同一符号は同一また
は相当部分を示すものとする。
Claims (1)
- １ 夫々独立して制御回路を設けたインバータが
並列に接続された、複数台のインバータの負荷に
流れる負荷電流瞬時値信号を上記複数台分の１の
大きさの信号に変換する係数器と、上記各インバ
ータの出力電流瞬時値信号と上記係数器の出力信
号とを加算する第１の加算器と、上記複数台のイ
ンバータの負荷端電圧瞬時値信号の位相を90゜ず
らせる移相器と、上記第１の加算器の出力信号と
上記負荷端電圧瞬時値信号を掛算する第１の掛算
器と、上記第１の加算器の出力信号と上記移相器
の出力信号とを掛算する第２の掛算器と、上記第
２の掛算器の出力信号を平均化した無効電力偏差
信号と上記負荷端電圧瞬時値信号を平均した電圧
フイードバツク信号と上記各インバータ毎に設定
される電圧基準信号とを加算する第２の加算器と
を備え、上記第１の掛算器の出力信号を平均化し
た有効電力偏差信号に基づき上記有効電力偏差信
号が零になるように上記各インバータの電圧位相
を制御し、上記第２の加算器の出力に基づき上記
無効電力偏差信号が零になるように上記各インバ
ータの電圧値を制御することを特徴とするインバ
ータ並列運転制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP65677A JPS5385342A (en) | 1977-01-06 | 1977-01-06 | Parallel runing controller for inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP65677A JPS5385342A (en) | 1977-01-06 | 1977-01-06 | Parallel runing controller for inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5385342A JPS5385342A (en) | 1978-07-27 |
| JPS6233834B2 true JPS6233834B2 (ja) | 1987-07-23 |
Family
ID=11479755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP65677A Granted JPS5385342A (en) | 1977-01-06 | 1977-01-06 | Parallel runing controller for inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5385342A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173861U (ja) * | 1987-05-01 | 1988-11-11 | ||
| JPH0252688U (ja) * | 1988-10-12 | 1990-04-16 | ||
| JPH0329081U (ja) * | 1989-07-31 | 1991-03-22 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642782B2 (ja) * | 1982-12-28 | 1994-06-01 | 富士電機株式会社 | インバータの並列運転制御方法 |
| JPH0634582B2 (ja) * | 1983-07-14 | 1994-05-02 | 株式会社明電舍 | インバータの並列運転制御装置 |
-
1977
- 1977-01-06 JP JP65677A patent/JPS5385342A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173861U (ja) * | 1987-05-01 | 1988-11-11 | ||
| JPH0252688U (ja) * | 1988-10-12 | 1990-04-16 | ||
| JPH0329081U (ja) * | 1989-07-31 | 1991-03-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5385342A (en) | 1978-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5191519A (en) | Current sharing control in a parallel inverter system | |
| JP5255851B2 (ja) | 並列運転インバータ装置 | |
| JP5383474B2 (ja) | 単相または三相電圧源を等定格で並列動作させるデバイス | |
| US5212630A (en) | Parallel inverter system | |
| KR920010407B1 (ko) | 3상변환장치 | |
| US4903184A (en) | Reactive power controller | |
| KR101704377B1 (ko) | 3상 공간벡터 펄스 폭 변조 인버터 각상 출력전압 제어기 | |
| JPS6233834B2 (ja) | ||
| JP3742316B2 (ja) | 電力変換装置 | |
| JP2887013B2 (ja) | ３相交流出力変換器の並列運転制御装置 | |
| JPH0515070A (ja) | 並列運転制御装置 | |
| JPS5932974B2 (ja) | 電力系統に連系するインバ−タの制御方式 | |
| JP2000276243A (ja) | 半導体スイッチの制御装置 | |
| JPH0549172A (ja) | 高調波補償装置 | |
| JP2703976B2 (ja) | インバータの並列運転制御装置 | |
| JPS6053531B2 (ja) | インバ−タの制御方式 | |
| US3611040A (en) | Apparatus for deriving a signal proportional to a change-function of phase angle | |
| JP2006174679A (ja) | 無停電電源装置の並列運転制御方法 | |
| JP3655058B2 (ja) | 自励式交直変換器の制御装置 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JP3221807B2 (ja) | インバータの並列運転装置 | |
| US3668413A (en) | Control system for high voltage d.c. link connected between a.c. systems | |
| JP2538550B2 (ja) | 位相検出装置 | |
| JPH077328A (ja) | Ｆｍ復調回路 | |
| JPS6260897B2 (ja) |