JPS623289A - リフレツシユ・メモリの出力制御方式 - Google Patents

リフレツシユ・メモリの出力制御方式

Info

Publication number
JPS623289A
JPS623289A JP14220185A JP14220185A JPS623289A JP S623289 A JPS623289 A JP S623289A JP 14220185 A JP14220185 A JP 14220185A JP 14220185 A JP14220185 A JP 14220185A JP S623289 A JPS623289 A JP S623289A
Authority
JP
Japan
Prior art keywords
address
memory
refresh memory
display
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14220185A
Other languages
English (en)
Inventor
井川 喜裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP14220185A priority Critical patent/JPS623289A/ja
Publication of JPS623289A publication Critical patent/JPS623289A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 リフレツシユ・メモリに結合表示用か画面分割表示用か
の表示モードを保持する手段を設け、モードに応じて、
リフレツシユ・メモリ内のメモリ・アレイの走査アドレ
スの更新を制御することによって、リフレツシユ・メモ
リへ設定する走査先頭アドレスと出力画像の先頭アドレ
スを一致させ、ワインドワ制御を簡略化し、リフレツシ
ユ・メモリのアクセス回数を少なくするようなリフレツ
シユ・メモリの出力制御方式。
〔産業上の利用分野〕
この発明は、リフレツシユ・メモリを有するディスプレ
イ装置において、ビデオ信号発生装置を介して、複数の
リフレツシユ・メモリを組み合わせて、1画面としてデ
ィスプレイ装置へ出力する制御方式に関する。
〔従来の技術〕
この種のディスプレイ装置として、第2図に示す構成が
知られている。第2図において、プロセッサ16はプロ
セッサ・パス18を介して、す7しツシュ・メモリ15
をアクセスすることができる。
一方、ビデオ信号発生装置17は画像データ・バス14
を介して、リフレツシユ・メモリ15よシ画像データを
リードし、ディスプレイ 19へ画像信号を出力する。
このような構成のディスプレイ装置において、第4図に
示すような区間(1)9区間(2)2区間(3)1区間
(4)に対応するリフレツシユ・メモリ 15がそれぞ
れ異なる場合には、表示は第3図に示すような構成とな
る。
従来、この種の表示を行うディスプレイ装置として、各
りフレッシュ・メモリ 15内に第5図に示すような制
御回路を設けて表示を行うものが知られている。この回
路の制御方法は次のようになる。
(1)  プロセッサ16は、Xアドレス制机しジスタ
乙に画像データのX方向、出力領域を設定する。
(2)  プロセッサ16は、Xアドレス制御レジスタ
8に画像データのY方向出力領域を設定する。
(3)プロセッサ16は、Xアドレス・レジスタ2る。
(4)プロセラf 16は、Xアドレス・レジスタ4に
メモリ・アレイ1の走査開始Xアドレスを設定する。
(5)  メモリ・アレイ1は、Xアドレス・カワンタ
3とXアドレス・カワンタ5で示されるアドレスp O
f −′1k at″fix、・         1
.。
(6)Xアドレス・カワンタ5は、1画素走査終了  
  ゛信号Cでカウントし、初期値は、ライン走査開始
信号aでXアドレス・レジスタ2の内容がロードされる
(力 Xアドレス・カワンタ5は1ライン走査終了  
  ′信号dでカウントし、初期値は、1画面走査開始
   ′信号すで、Xアドレス・レジスタ4の内容がロ
ー    ドされる。
(8)  メモリ・アレイ1から出力された画像データ
を画像データバス14へ出力するか否かはXアドレス・
マスク・カワンタ7とXアドレス・マスク    J・
カワンタ9の値による。
(9)Xアドレス・マスク・カワンタ7はXアドレス・
カワンタ6と同じ(,1画索走査終了信号Cでカウント
され、ライン走査開始信号aでXアドス制御しジスメ%
内容がロードされる。
α■ リフレツシユ・メモリのアドレス走査は、MAX
値の次は0ヘラツブアラウンドする。
〔発明が解決しようとする問題点〕
ところが、このような制御方法では、第6図のように複
数のリフレツシユ・メモリ15を1つの大きなリフレツ
シユ・メモリとして使用する場合には、複数のりフレッ
シュ・メモリのXアドレス・レジスタ2(Xアドレス・
レジスタ4)は同じ値を設定すれば良いが、第7図のよ
うに各りフレッシュ・メモリ 15に、別々の画像デー
タがあp1各リフレツシユ・メモリに別々のワインドヮ
な設けて、それを表示する場合、画面の表示位置、ワ 
   ′インドワの形状、ワインドワの大きさ、表示画
像の大きさを変更する度に、Xアドレス・レジスタ  
  2、Xアドレス・レジスタ4へ設定する値をプロ 
   ′セッサ16は計算し、変更する必要がある。こ
のため、プロセッサ16によるリフレツシユ・メモリ 
15に対するアクセスが増加し、また、先頭ア    
゛ドレスを求めるために各種情報をプロセッサ16は管
理し計算しなければならないという欠点があ   ′つ
た。
この発明は、上述の欠点を除去し、1回のアドレス設定
によって、表示する画像の位置を決定することで、リフ
レツシユ・メモリ 15の結合表示および、画面の分割
表示の際の煩雑なワインドヮ制御を簡略化し、しかも、
リフレツシユ・メモリ   −15へのアクセス回数を
減じて、画像データ・パス    14への出力を円滑
に行うことができるり7レツン    ユ・メモリ 1
5の出力制御方式を提供することを目的とする。
〔問題点を解決するための手段〕
この発明は、リフレツシユ・メモリの結合表示をするか
、画面分割表示をするかの表示モード設定用のレジスタ
を設け、そのレジスタの内容に基づいて、メモリ・アレ
イのアドレス・カウンタを常に更新状態にするか、メモ
リ・アレイのアドレス・カウンタをデータ出力のマスク
信号を使って更新状態にするかを切シ換えることによっ
て、メモリ・アレイの走査データのアドレスを制御する
ようにしたもので、要するにりフレッシュ・メモリの使
い方に応じて、メモリ・アレイの走査アドレスの更新を
制御し、ウィンドウ制御を簡略化し、リフレツシユ・メ
モリ 15へのアクセス回数を少なくするようなリフレ
ツシユ・メモリ 15の出力制御方式を提供するもので
ある。
〔実施例〕
第1図は本発明の実施例である。前述した第5図の従来
技術に、以下の機能を付は加えている点が異なる。
(1)  分割表示モードの時は“1#結合表示モード
の時10”の値が設定される表示モード・レジスタ12
(2)表示モード・レジスタ12の内容が@1#の時、
Xアドレス・マスク・カウンタ7から出力されるXマス
ク信号をX選択回路11で選択し、選択された信号と1
画素走査終了信号CとのAND信号・をXアドレス・カ
ウンタ3のカウント信号とし、Yアドレス・マスク・カ
ウンタ9から出力されるYマスク信号をY選択回路10
で選択し、選択された信号と、1ライン走査終了信号d
とのAND信号fをYアドレス・カウンタ5のカウント
信号とする。表示モード・レジスタ12の内容が“0″
の時は、1画素走査終了信号CをXアドレス・カウンタ
3のカウント信号とし、1ライン走査終了信号dをYア
ドレス・カウンタ5のカウント信号とする制御回路。
以上の回路を付は加えた事によって、分割表示する場合
、第7図のPl 、P2.P3.P4の座標をそれぞれ
のXアドレス・レジスタ2.Yアドレス・レジスタ4へ
設定し、表示モード・レジスタ12を′″1#と1回設
定すれば、Pl、P2.P3、P4のポイントが動かな
い限シ各すフレッ。
改めて、Xアドレス・レジスタ2.Yアドレス。
レジスタ4を設定する必要がないという利点が得られる
〔発明の効果〕
この発明によれば、書き換え可能な表示モードを保持す
る手段を持ち、出力データをマスクしている間は、走査
アドレスのカワント・アップをしないかどうかを表示モ
ードによって切換えたため、リフレツシユ・メモリ 1
5へ設定する走査開始アドレスと、実際の表示画像とが
一致するため、煩雑なウィンドウ制御を簡略化すること
ができ、しかもリフレツシユ・メモリ 15へのアクセ
ス回数を減じて、画像データ・パスへの出力を円滑に行
う事ができるという効果が得られる。
更に、結合表示状態と画面分割表示状態は、表示モード
を変えることによって簡単に切換えることができるとい
う効果がえらnる。
【図面の簡単な説明】
第1図は本発明の実施例の構成図、 $2図はディスプレイ装置のブロック図、第3図は従来
のディスプレイ装置の動作説明図、第4図は従来のディ
スプレイ装置の他の動作説明図、 第5図はメモリ装置の制御回路図、 第6図はリフレツシユ・メモリの結合表示例を示す図、 第7図は画面分割表示例を示す図である。 t・・・メモリ・アレイ 2・・・Xアドレス・レジスタ 3・・・Xアドレス・カウンタ 4・・・Yアドレス・レジスタ 5・・・Yアドレス・カウンタ 6・・・Xアドレス制御レジスタ 7・・・Xアドレス・マスク・カワンタ8・・・Yアド
レス制御レジスタ 9・・・Yアドレス・マスク・カワンタ10・・・Y選
択回路 11・・・X選択回路 12・・・表示モード・レジスタ 13・・・カワンタ制御回路 14・・・画像データ・パス 15・・・リフレツシユ・メモリ 16・・・プロセッサ 特許出願人  富士電機株式会社(外1名)代 理 人
  弁理士玉蟲久五部(外2名)従来のディスプレイ装
置の動作説明図 率  3  図 第  4  図 メモリ装置の制御回路図 第  5  図 す7レツZxメモリの結合表示例を示す図面面分割表示
例を示す図 第  7  図

Claims (1)

    【特許請求の範囲】
  1. メモリ・アレイからの走査データの一部を、画像データ
    ・バスへ出力することをマスクするようなリフレツシユ
    ・メモリにおいて、リフレツシユ・メモリを、画面分割
    表示として使用するか、結合表示用として使用するかを
    外部から書き換え可能な表示モード保持手段と、メモリ
    ・アレイの走査アドレスの更新条件として、該表示モー
    ドに応じて、データの出力マスク信号を条件として付加
    するか否かを選択する手段とを設けたことを特徴とする
    リフレツシユ・メモリの出力制御方式。
JP14220185A 1985-06-28 1985-06-28 リフレツシユ・メモリの出力制御方式 Pending JPS623289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14220185A JPS623289A (ja) 1985-06-28 1985-06-28 リフレツシユ・メモリの出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14220185A JPS623289A (ja) 1985-06-28 1985-06-28 リフレツシユ・メモリの出力制御方式

Publications (1)

Publication Number Publication Date
JPS623289A true JPS623289A (ja) 1987-01-09

Family

ID=15309740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14220185A Pending JPS623289A (ja) 1985-06-28 1985-06-28 リフレツシユ・メモリの出力制御方式

Country Status (1)

Country Link
JP (1) JPS623289A (ja)

Similar Documents

Publication Publication Date Title
EP0200036B1 (en) Method and system for displaying images in adjacent display areas
EP0300502B1 (en) High speed page turning control system
JPS623289A (ja) リフレツシユ・メモリの出力制御方式
JPS6356548B2 (ja)
JPS60144790A (ja) グラフイツクデイスプレイ装置
JPS5835592A (ja) 表示画面分割装置
JP2858831B2 (ja) ビットマップ表示方式
JP2712452B2 (ja) 情報出力装置
JPS6024987B2 (ja) 画像処理用記憶装置
JPS644187B2 (ja)
JP3131918B2 (ja) メモリ装置
JPS607478A (ja) 画像表示装置
JP2555325B2 (ja) 表示装置
JPH01123285A (ja) 画面表示装置
JPH04342294A (ja) ダブルバッファ制御方式
JPS6321211B2 (ja)
JPS61143835A (ja) デ−タ表示方式
JPS6067986A (ja) 表示装置への表示デ−タ書き込み方法
JPH04252326A (ja) 複数フレームバッファを有する画像合成表示装置
JPS60128493A (ja) 表示制御方式
JPH0567185A (ja) 画像表示処理装置
JPH083700B2 (ja) カラ−表示画面の切替方式
JPH058836B2 (ja)
JPS59164596A (ja) 画像表示装置
JPH0330074A (ja) 表示画面合成装置