JPS6230339A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6230339A JPS6230339A JP16918685A JP16918685A JPS6230339A JP S6230339 A JPS6230339 A JP S6230339A JP 16918685 A JP16918685 A JP 16918685A JP 16918685 A JP16918685 A JP 16918685A JP S6230339 A JPS6230339 A JP S6230339A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- silicon
- substrate
- semiconductor substrate
- reaction tank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
シリコンの直接窒化を行なう方法であって、窒素を含む
ガス雰囲気中へ整形された電子ビームを照射し、該ガス
を分解或はイオン化し、化学的に活性なラジカルやイオ
ンを発生させ、それにより加熱したシリコン半導体基板
を直接窒化することにより、処理工程の低温化と汚染の
防止を図る。
ガス雰囲気中へ整形された電子ビームを照射し、該ガス
を分解或はイオン化し、化学的に活性なラジカルやイオ
ンを発生させ、それにより加熱したシリコン半導体基板
を直接窒化することにより、処理工程の低温化と汚染の
防止を図る。
本発明は、シリコン直接窒化膜を低温で、かつ、汚染の
少ない工程で形成する事ができる方法に関し、特に半導
体の製造工程に適用するものである。
少ない工程で形成する事ができる方法に関し、特に半導
体の製造工程に適用するものである。
シリコン直接窒化膜（Ｓ ｉ Ｎ）はシリコン（Ｓｉ）
半導体基板から成長させるものである為、化学気相堆積
（Ｃａｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｓ
ｉｏｎ：ＣＶＤ）法によって形成したものと比較す〜る
と、その界面が極めて清浄であって電気的特性が優れ、
イオン・マイグレーション及びキャリア・トラップによ
り引き起される不安定が殆ど無いことから、ゲー日色縁
膜、キャパシタ等への応用が期待されている。
半導体基板から成長させるものである為、化学気相堆積
（Ｃａｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｓ
ｉｏｎ：ＣＶＤ）法によって形成したものと比較す〜る
と、その界面が極めて清浄であって電気的特性が優れ、
イオン・マイグレーション及びキャリア・トラップによ
り引き起される不安定が殆ど無いことから、ゲー日色縁
膜、キャパシタ等への応用が期待されている。
従来、シリコン半導体基板の熱誘起欠陥や、反りの発生
を抑制する為に、比較的低温で直接窒化膜の成長を行な
うことがなされている。
を抑制する為に、比較的低温で直接窒化膜の成長を行な
うことがなされている。
第２図にその為の装置例を示している。図に於いて、２
１はシリコン基板で必要により予めシリコン酸化膜パタ
ーンが形成されている。２７は基板ホルダであり、反応
管２４の中に配置しである。該反応管２４は、反応ガス
排気口２９と反応ガス導入口２８を有し、２２は、シリ
コン基板２１を加熱する為の基板加熱ヒータ、２３は高
周波電源２６により印加される高周波電力によりプラズ
マを発生する為の誘導コイルである。 シリコン基板２
１は８００℃〜１０００℃に加熱し、反応ガス導入口２
８よりアンモニア・ガスを導入し、アンモニア・プラズ
マが発生され、該プラズマがシリコン基板２１に作用し
て直接窒化膜が形成される。
１はシリコン基板で必要により予めシリコン酸化膜パタ
ーンが形成されている。２７は基板ホルダであり、反応
管２４の中に配置しである。該反応管２４は、反応ガス
排気口２９と反応ガス導入口２８を有し、２２は、シリ
コン基板２１を加熱する為の基板加熱ヒータ、２３は高
周波電源２６により印加される高周波電力によりプラズ
マを発生する為の誘導コイルである。 シリコン基板２
１は８００℃〜１０００℃に加熱し、反応ガス導入口２
８よりアンモニア・ガスを導入し、アンモニア・プラズ
マが発生され、該プラズマがシリコン基板２１に作用し
て直接窒化膜が形成される。
然しなから、このようなプラズマ発生法によれば、プラ
ズマ中のイオンが管壁に衝突することにより、管壁に付
着しているｌη染物質や、管壁自身をスパッタリングし
、結果的に、それが成長した直接窒化膜中に取り込まれ
、良質の膜が得られ難いという問題がある。
ズマ中のイオンが管壁に衝突することにより、管壁に付
着しているｌη染物質や、管壁自身をスパッタリングし
、結果的に、それが成長した直接窒化膜中に取り込まれ
、良質の膜が得られ難いという問題がある。
〔問題点を解決するための手段）
本発明は、上記問題点を解決する為になされたものであ
り、半導体装置の製造方法において、シリコンの直接窒
化を行なうに際し、アンモニア或はチッソ雰囲気中に整
形された電子ビームを照射し、それ６殉上記ガスを分解
或はイオン化し、化学的に活性なラジカルやイオンを発
生させ、それにより８００℃〜１０００℃程度に加熱し
たシリコン半導体基板を直接窒化する。
り、半導体装置の製造方法において、シリコンの直接窒
化を行なうに際し、アンモニア或はチッソ雰囲気中に整
形された電子ビームを照射し、それ６殉上記ガスを分解
或はイオン化し、化学的に活性なラジカルやイオンを発
生させ、それにより８００℃〜１０００℃程度に加熱し
たシリコン半導体基板を直接窒化する。
上記によれば、化学的に活性なラジカルやイオンを空間
的に限定した所に発生可能であり、イオンが反応槽の壁
に衝突して、汚染物質を発生させる割合が低くなり、良
品のシリコン直接窒化膜が得られる。
的に限定した所に発生可能であり、イオンが反応槽の壁
に衝突して、汚染物質を発生させる割合が低くなり、良
品のシリコン直接窒化膜が得られる。
第１図は、本発明を実施する場合用いるシリコン直接窒
化装置の一例を示す要部説明図である。
化装置の一例を示す要部説明図である。
第１図（Ａ）において、１はシリコン半導体基板で必要
により予めシリコン酸化膜パターンが形成されている。
により予めシリコン酸化膜パターンが形成されている。
２は基板加熱装置、３は反応槽、４は反応ガス導入口、
５は反応ガス排気口、６は電子ビーム収束用マグネット
・コイル、７は電子ビーム偏向用電極、８は電子ビーム
発生（源）装置、９は電子ビームをそれぞれ表している
。
５は反応ガス排気口、６は電子ビーム収束用マグネット
・コイル、７は電子ビーム偏向用電極、８は電子ビーム
発生（源）装置、９は電子ビームをそれぞれ表している
。
この装置を用いてシリコン直接窒化膜を形成するには、
先ず、通常の化学洗浄をおこなったシリコン半導体基板
１を基板加熱装置２にセットする。つぎに、反応ガス排
気口５に接続されている真空ポンプ（図示せず）を作動
することにより、反応槽３内の電力を約５Ｘ１０−３Ｐ
ａ（パスカル）程度にまで排気する。
先ず、通常の化学洗浄をおこなったシリコン半導体基板
１を基板加熱装置２にセットする。つぎに、反応ガス排
気口５に接続されている真空ポンプ（図示せず）を作動
することにより、反応槽３内の電力を約５Ｘ１０−３Ｐ
ａ（パスカル）程度にまで排気する。
次に、反応ガス導入口４より、高純度のアンモニア又は
窒素を導入し、その圧力を２０Ｐａ程度にする。
窒素を導入し、その圧力を２０Ｐａ程度にする。
次に、基板加熱装置２を動作させ、シリコン半導体基板
１を約８００°Ｃ〜１０００°Ｃの温度に加熱する。
１を約８００°Ｃ〜１０００°Ｃの温度に加熱する。
次に、電子ビーム発生（源）装置８を動作させる。ビー
ム電流は３０μＡ程度とする。
ム電流は３０μＡ程度とする。
次に、電子ビーム収束用マグネット・コイル６及び電子
ビーム偏向用電極７に電圧を印加し、電子ビーム９を整
形し、電子ビーム９がシリコン半導体基板１上数ｍｍの
所を通過するように調整する。
ビーム偏向用電極７に電圧を印加し、電子ビーム９を整
形し、電子ビーム９がシリコン半導体基板１上数ｍｍの
所を通過するように調整する。
以上の手順により、約１時間の電子ビーム照射によって
１００人程度の直接窒化膜が得られる。
１００人程度の直接窒化膜が得られる。
以上において、電子ビーム９が反応槽３の壁に達しない
ようにしており、そのため、例えば反応槽内の圧力を調
整したり、或は電子を反発する電極１０ （負電圧）を
設けると良い。
ようにしており、そのため、例えば反応槽内の圧力を調
整したり、或は電子を反発する電極１０ （負電圧）を
設けると良い。
又、電子ビーム９とシリコン半導体基板１の位置関係は
、ラジカルのライフ・タイムで決る拡散長の範囲（普通
数ｍｍ程度）内に置くようにしている。
、ラジカルのライフ・タイムで決る拡散長の範囲（普通
数ｍｍ程度）内に置くようにしている。
電子ビーム９の形状は、帯状に整形してシリコン半導体
基板１上を覆うようにするか、或は大径の基板の場合等
では、シリコン半導体基板１を、帯状又は線状の電子ビ
ームに対して、Ｘ−Ｙステージ等を用いて第１図（Ｂ）
のように振って均一な反応が生じるようにする。
基板１上を覆うようにするか、或は大径の基板の場合等
では、シリコン半導体基板１を、帯状又は線状の電子ビ
ームに対して、Ｘ−Ｙステージ等を用いて第１図（Ｂ）
のように振って均一な反応が生じるようにする。
以上のことから明らかなように、本発明によれば、化学
的に活性なラジカルやイオンを空間的に限定したところ
に発生させて、これらが反応槽の壁に衝突して汚染物質
が発生することを防止することが可能となる。その結果
、極めて良質のシリコン直接窒化膜が得られる。
的に活性なラジカルやイオンを空間的に限定したところ
に発生させて、これらが反応槽の壁に衝突して汚染物質
が発生することを防止することが可能となる。その結果
、極めて良質のシリコン直接窒化膜が得られる。
第１図（Ａ）（Ｂ）はそれぞれ本発明の実施例の電子ビ
ームを用いた窒化装置の側断面構成図、及びこれに直角
な面の部分断面図、第２図は従来のプラズマ窒化装置の
構成図である。 主な符号 ■・・・シリコン半導体基板 ２・・・基板加熱装置 ３・・・反応槽 ４・・・反応ガス導入口 ５・・・反応ガス排気口 ６・・・電子ビーム収束用マグネット・コイル７・・・
電子ビーム偏向用電極 ８・・・電子ビーム発生（源）装置 ９・・・電子ビーム 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部（外１名）（Ａ） 本発明の実施例の断面図 第１図 従来のプラズマ窒化装置の構成図 第 ２ 図
ームを用いた窒化装置の側断面構成図、及びこれに直角
な面の部分断面図、第２図は従来のプラズマ窒化装置の
構成図である。 主な符号 ■・・・シリコン半導体基板 ２・・・基板加熱装置 ３・・・反応槽 ４・・・反応ガス導入口 ５・・・反応ガス排気口 ６・・・電子ビーム収束用マグネット・コイル７・・・
電子ビーム偏向用電極 ８・・・電子ビーム発生（源）装置 ９・・・電子ビーム 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部（外１名）（Ａ） 本発明の実施例の断面図 第１図 従来のプラズマ窒化装置の構成図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １ シリコン半導体基板の配置された雰囲気をアンモニ
アガス又は窒素ガスを含む状態となし、該雰囲気に整形
された電子ビームを照射し、該電子ビーム照射でアンモ
ニア分子又は窒素分子より生成されるラジカル又はイオ
ンで前記シリコン半導体基板の表面を窒化し、シリコン
窒化物を含む膜を形成する工程を有することを特徴とす
る半導体装置の製造方法。 ２ 前記シリコン半導体基板の表面に予めシリコン酸化
膜パターンが形成されていることを特徴とする特許請求
の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16918685A JPS6230339A (ja) | 1985-07-31 | 1985-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16918685A JPS6230339A (ja) | 1985-07-31 | 1985-07-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6230339A true JPS6230339A (ja) | 1987-02-09 |
Family
ID=15881825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16918685A Pending JPS6230339A (ja) | 1985-07-31 | 1985-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230339A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289708A (ja) * | 2001-03-28 | 2002-10-04 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
1985
- 1985-07-31 JP JP16918685A patent/JPS6230339A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289708A (ja) * | 2001-03-28 | 2002-10-04 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP4696383B2 (ja) * | 2001-03-28 | 2011-06-08 | ソニー株式会社 | 不揮発性半導体記憶装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI455194B (zh) | 清潔基板表面之方法及設備 | |
| JP6637420B2 (ja) | エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置 | |
| JP3119693B2 (ja) | 半導体基板の製造方法及びその装置 | |
| US4298629A (en) | Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation | |
| US5354698A (en) | Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process | |
| US20040060899A1 (en) | Apparatuses and methods for treating a silicon film | |
| US20030143410A1 (en) | Method for reduction of contaminants in amorphous-silicon film | |
| JP3088721B1 (ja) | 不純物処理装置及び不純物処理装置のクリーニング方法 | |
| WO1993018201A1 (en) | Plasma implantation process and equipment | |
| JPH0439967A (ja) | 薄膜トランジスターの製造方法 | |
| JPH0541705B2 (ja) | ||
| JP2000068227A (ja) | 表面処理方法および装置 | |
| JPH0377655B2 (ja) | ||
| JPS6230339A (ja) | 半導体装置の製造方法 | |
| JPH0335825B2 (ja) | ||
| KR0141465B1 (ko) | 플라즈마 발생방법 및 그 장치 | |
| JP2000114257A (ja) | 半導体装置の製造方法 | |
| JP2689419B2 (ja) | イオンドーピング装置 | |
| JPS62261128A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH01188678A (ja) | プラズマ気相成長装置 | |
| JPS60257515A (ja) | 薄膜製造方法 | |
| JPH0265131A (ja) | プラズマ処理装置 | |
| JPS63157868A (ja) | プラズマ処理装置 | |
| KR0129133B1 (ko) | GaAs기판의 표면처리방법 | |
| JPH0378954A (ja) | イオン源 |