JPS62296434A - 半導体集積回路の試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔発明の目的〕 （産業上の利用分野） 本発明は半導体集積回路（以下、工Ｃと記す）の電気的
な性能を非接触で試験するための方法に関する。

（従来の技術） 従来、ｒｅの動作試験は、針プロー１式と称される機械
的にＩＣ内部の回路パターンと接触させる方式の試験装
置や近年開発されたレーザビーム式と称される非接触方
式の試験装置を用いて行なわれる。

前記針プローブ式においては工Ｃ内部の回路パターンの
線幅が狭く、針プローブを接触させることが困難な場合
は、工０内部の回路パターンに測定専用の端子（以下、
測定パッドと記す）を設け、針プローブを測定パッドに
接触させることにより電気信号の検出、或は印加を行な
い工Ｃの動作試験が行なわれる。

また、前記レーザビーム式においては、工Ｃを構成する
半導体素子の拡散領域に動作試験用のレーザ光を照射し
、該拡散領域に形成されているＰＮ接合部に光電流を誘
起させることによって該半導体素子の動作状態に応じた
度合で該光電流が電源線に流れることを利用して工Ｃの
動作試験を行なうものであり、前記針プローブ式と比較
し、前記レーザビーム式のＩＣ試験装置は、工Ｃの動作
に対して負荷容量などの電気的な影響を及ぼさず、また
工Ｃ保護膜の除去や回路破壊の危険性もなく電気信号の
検圧ができるという利点はあるが、電気信号を印加する
必要性のあるＩＣの動作試験は全くできない。

（発明が解決しようとする問題点） 上記した針プローブを用いる方法によれば、ＩＣの集積
度が上昇するにつれて回路パターンが微細化し、針プロ
ーブを所望の回路パターン上に確実に接触させることが
困難であるという問題点がある。

また、針プローブを確実に接触させるために測定パッド
を設けるとＩＣ側から見て測定パッドが容量性の負荷と
なるため電気的な性能を劣化させるという問題点がある
。

さらに、針プローブを回路パターンに接触させるために
はＩＣ保護膜を除去する必要性があり、煩雑な作業と回
路破壊の危険性を伴うという問題点もある。

また、上記したレーザビームを用いる方法によれば、Ｉ
Ｃ内部の所望の半導体素子の拡散領域にレーザビームを
照射し該半導体素子な連断状態から能動状態に遷移させ
、そのときの動作電流の状態を電源線を介して検出する
ことのみであって、ＩＣ内部の所望の回路パターンに対
して電気信号を印加する必要性のある工ａの動作試験は
全く行なえないという問題点がある。

そこで本発明は、レーザビーム方式の工Ｃ試験装置（以
下、レーザプロープエ０テスタと記Ｔ）を用いた非接触
の試験において、予めＩＣ内部の回路パターにレーザ・
電気信号変換回路を設けることによって、前記回路パタ
ーンに対して電気信号を印加し、工Ｃの電気的な性能の
試験を行なう方法の提供を目的とする。

〔発明の構成〕

（問題を解決するための手段） 本発明はレーザビーム方式の工Ｃ試験装置を用いて、Ｉ
Ｃ内部の所望の回路パターンに電気信号を印加させ、工
Ｃの電気的な性能の試験を行なうために、拡散領域の一
部にレーザ光照射領域の具備された半導体素子を電源線
側と接地線側との間に直列接続して成るレーザ・電気信
号変換回路を設け、前記直列接続された箇所を前記の所
望の回路パターンに接続し、該レーザ・電気信号変換回
路の電源線側に接続された半導体素子のレーザ照射領域
にレーザな照射することによって前記の所望の回路パタ
ーンに論理「１」に対応する電位を印加し、また、該レ
ーザ・電気信号変換回路の接線側に接続された半導体素
子のレーザ照射領域にレーザな照射することによって前
記の所望の回路パターンに論理「０」に対応する電位な
印加する手段を見出して上記目的を達したものである。

（作　用） 上記の本発明によれば、工Ｃ内部の回路パターンとの接
触の困難性、ＩＣ保護膜除去の必要性、さらに回路破壊
の危険性もなく非接触で所望の回路パターンに対して電
気信号を印加し、ＩＣの電気的な性能の試験が行なえる
という作用を奏する。

（実施例） 以下、本発明を図示する実施例にもとづいて、さらに詳
しく説明する。

第１図は本発明に係る方法を実施するためのレーザ・電
気信号変換回路の一例を示す回路図である。図中、破線
で囲まれた領域１００が前記レーザ・電気変換回路であ
り、１はＰチャネルＭＯ８）ランジスタ、２はＮチャネ
ルＭＯＳトランジスタ、３は出力を示す。そして、第２
図は第１図に示したレーザ・電気信号変換回路に対応す
る工Ｃパターンレイアクトであり、前記レーザ・電気信
号変換回路１００はシリコンゲートな用いた相補型ＭＯ
８集積回路（以下、ｆ：！ＭＯ８・ＩＣと略記する）に
よって実現したものである。

第２図において、ＰチャネルＭＯ８）ランジスタ頭域は
１０１に、ＮチャネルＭＯ８）ランジスタ領域は１０２
におおむね配置されており、太い実線に囲まれた領域１
０３，５３，５４゜５６は電極配線、斜線で示した部分
６０　、６１ハＭ　ＯＳ　）ランジスタの拡散領域、ド
ツトで示シタ部分５７　、５８　、５９はポリシリコン
、また黒く塗りつぶされた矩形で示した部分はコンタク
トホール、５１．５２はレーザビームを照射するために
前記ＭＯ８）ランジスタの拡散領域６０．６１のドレイ
ンに相当する部分に設けたレーザ照射領域を示す。なお
、第２図中央の破線はＰチャネルＭＯ８）ランジスタ頒
域１０１とＮチャネルＭＯ８）ランジスタ領域１０２と
を絶縁分離する境界を示すものである。

しかして、レーザ・電気信号変換回路１００の動作内容
について第１図および第２図を用いて説明すると、まず
、ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯ
８）ランジスタの両レーザ照射領域５１および５２に対
してレーザビームが照射されない状態では、Ｐチャネル
ＭＯ８）ランジスタのゲート端子１０（ポリシリコン５
８）が電源線（ＶＤＤ）に、セしてＮチャネルＭＯ８）
ランジスタのゲート端子１２（ポリシリコン５９）が接
地線（Ｖｓｓ）に接続されているため前記の両トランジ
スタは遮断状態となり出力３゛（電極１０６）の出力イ
ンピーダンスめて高く、該出力６（電極１０３）と接続
される被試験ノー、ドは何らの影響も受けない。次に、
ＰチャネルＭＯ８）ランジスタのレーザ照射領域５１に
のみレーザビームが照射された状態を考えると、Ｐチャ
ネルＭＯ８）ランジスタの拡散領域のＰＮ接合部に光電
流が誘起され、ｐｙヤネルＭＯ８）ランジスタは能動状
態と等価な状態となり、一方、ＮチャネルＭＯ８）ラン
ジスタは遮断状態であるから電源線（ＶＤＤ）と出力３
（電極１０３）とが該ＰチャネルＭＯＳトランジスタの
チャネルを介して接続され、出力３（電極１０３）には
論理「１」に対応する電位が発生する。またＮチャネル
ＭＯ８）ランシスタのレーザ照射領域５２にのみレーザ
ビームが照射された状態を考えると、ＮチャネルＭＯ９
）ランジスタの拡散領域のＰＮ接合部に光◆電流が誘起
され、ＮチャネルＭＯＳトランジスタは能動状態と等価
な状態となり、一方ＰチャネルＭＯ８）ランジスタは遮
断状態であるから接地ｍ（Ｖｓｓ）と出力６（電極１０
３）とが該ＮチャネルＭＯ８）ランジスタのチャネルを
介して接続され出力３（電極１ｏ６）には論理「０」に
対応する電位が発生する。

第６図は従来のＣＭＯＢ・ＩＣの一例を示す回路図であ
り、ＰチャネルＭＯ８）ランジスタ２１．８１とＮチャ
ネルＭＯ８）ランジスタ２２．８２とから成る２人力Ｎ
ＡＮＤゲートおよびＰチャネルＭＯ８）ランジスタ２３
とＮチャネルＭＯ８）ランジスタ２４とがら成るインバ
ータ≠−トにより構成されたＣＭＯＢ・工Ｃである。

第４図は本発明に係る方法を実施するために第１図に示
したレーザ・電気変換回路１００の出力３を第３図に示
した従来の０ＭＯ８・ＩＣのノード２６（２人力ＮＡＮ
Ｄゲートの出力部）に対してワイヤード接続した。０Ｍ
Ｏ８・ＩＣの一例である。そしてレーデ・電気信号変換
回路１００の出力インピーダンスをＺ　Ｌ　ｚ被試験Ｉ
Ｃの２人力Ｎ　Ａ　Ｎ　Ｄゲートの出力インピーダンス
Ｚｏと定義し、ＺｒＪよびＺｏの関係がら第４図の動作
内容を説明する。

まず、レーザ・電気信号変換回路１００に対してレーザ
ビームが照射されない状態においては、２人力ＮＡＮＤ
ゲートの動作状態に係わらすｚＬ）ｚ□となるため、２
人力ＮＡＮＤゲートの出力信号はインバータゲートに伝
達される。また、レーデ・電気信号変換回路１００のＰ
ｙ−ヤネルＭＯ８）ランジスタのレーザ照射領域５１ま
たはＮチャネルＭＯ８）ランジスタのレーザ照射領域５
２にレーザビームが照射された状態においては、ＺＬ＜
Ｚｏとなるため、２人力ＮＡＮＤゲートの出力信号はイ
ンバータゲートの入力部には伝達されず、レーザ・電気
変換回路の出力３の状態（論理「１」または論理「０」
）がインバータゲートの入力部に伝達される。このよう
にして、ノード２６（インバータゲートの入力部）に対
して工Ｃの試験目的に合わせて、強制的に論理「１」に
対応する電位または論理則に対応する電位の印加が行な
われる。

以上はレーザ・電気変換回路を構成する手段として、Ｐ
チャネルＭＯ８）ランジスタおよびＮチャネルＭＯＳト
ランジスタを用いた場合の実施例を示したが、レーデ・
電気変換回路は上記の構成に限るものではなく、レーザ
プローブ工Ｃテスタからのレーザビームが照射される位
置により論理「１」または論理ｒＯＪに対応する電位が
出力され、かつ該レーザビームが照射されない状態にお
いては出力インピーダンスが被試験工Ｃのノードのイン
ピーダンスに比べて十分高いものであればよい。

第５図はレーザ・電気変換回路の別の実施例を示すもの
であり、図中、３１．３２はＮチャネルＭｏｓ　）ラン
ジスタ、３３は出力を示す。

そして、第６図は第５因に示したレーザ・電気変換回路
２００の工Ｃパターンレイアウトである。

第６図において、第５図のＮチャネルＭＯ８）ランジス
タ３１に相当する領域は２３１に、ＮチャネルＭＯ８）
ランシタ３２に相当する領域は２３２におおむね配置さ
れており、太い実線に囲まれた領域２３３，２５３，２
５４゜２５６は電極配線、斜線で示した部分２６ｏ。

２６１はＮｙ−ヤネルＭＯ８）ランジスタの拡散領域、
ドツトで示した部分２５７．２５９はポリシリコン、ま
た黒く塗りつぶされた矩形で示した部分はコンタクトホ
ール、２５１．２５２はレーザビーム照射領域を示す。

しかして、レーザ・電気信号変換回路２００の動作内容
について第５図および第６図を用いて説明すると、前記
の両ＮチャネルＭＯ８）ランジスタ３１゜５２のレーデ
照射領域２５１．２５２に対してレーザビームが隨射さ
れない状態では、前記の両ＮチャネルＭＯ８）ランジス
タのゲート端子１３１．１５２（ポリシリコン２５９）
が接地線（Ｖｓｓ）に接続されているため前記の両トラ
ンジスタは遮断状態となり、被試験ノードに対して何ら
影響を及ぼさない。

そして、レーザ照射領域２５１にレーザビームが照射さ
れると出力３３（電極２６６）に論理「１」に対応する
電位が生じ、また、レーザ照射領域２５２にレーザビー
ムが照射されると出力３３（電極２３３）に論理ｒＯＪ
に対応する電位が生じることになり、前記レーザ・電気
変換回路１００と同様に工○の試験を行なうことができ
る。

第７図はレーザ・電気変換回路のさらに別の実施例を示
すものであり、図中、６４．６５はダイオード、６６は
出力な示す。そして、第８図は第７図に示したレーザ・
電気変換回路３００の工Ｃパターンレイアウトである。

第８図において、第７図のダイオード６４に相当する領
域は３６４に、ダイオード６５に相当する領域は３６５
に配置されており、太い実線に囲まれた領域５６６．３
０５，３０７，３０８は電極配線、右上りの斜線で示さ
れた部分３０１．３０３はＮ型不純物が拡散された領域
、左上りの斜疎で示された部分３０２，３０４はＰ型不
純物が拡散された領域、ドツトで示された部分３０６は
ポリシリコン、破線で囲まれた部分３１０はフェル形成
の施された領域を示す。なお、レ−ザ照射領域はＰ型不
純物拡散領域とＮ型不純物拡散領域の境界部分（３１１
または３１２）にとるのが最も好ましい。

しかして、レーザ・電気変換回路３００の動作内容を説
明すると、まず、レーザ・電気変換回路３００に対して
レーザビームが照射されない状態においては、ダイオー
ド６４およびダイオード６５が共に逆バイアスされてい
るため前記レーザ・電気変換回路３００は被試験ノード
に対して何ら影響を及ぼさない。そして、レーザ照射領
域３１１にレーザビームが照射されると出力６６（電極
３６６）に論理「１」に対応する電位が生じ、また、レ
ーザ照射領域３１２にレーザビームが照射されると出力
６６（電極６６６）に論理ｒＯＪに対応する電位が生じ
ることになり、前記レーザ・電気変換回路１００と同様
に工Ｃの試験を行なうことができる。

なお、本実施例で示したレーザ・電気変換回路に用いた
ＭＯＳ）ランジスタは、全てエンハンスメントモードで
あるが、ディプレブションモードであってもゲートに印
加されるバイアス電圧の条件が変わるのみであって、同
様の効果が得られる。

レーザ・電気変換回路を構成する手段は上記した様に、
ＰチャネルＭＯ８）ランジスタとＮチャネルＭＯ８）ラ
ンジスタによるもの、ＮチャネルＭＯ８）ランジスタの
みによるもの、ダイオードのみによるもの、などの他に
詳述は省くが、さらにＰチャネルＭＯＥＩ）ランジスタ
のみで構成する手段によっても同様の効果を得ることが
できる。

レーザ・電気変換回路はＩＣパターンの設計段階におい
て、ＩＣ試験を考慮してＩＣパターンレイアウトの空き
スペースを利用して設けるものである。従って、被試験
工Ｃの製造プロセスを考慮して、前記製造プロセスの中
で最も実現し易い構成のレーザ・電気変換回路を選択し
被試験工（３の中に組み込めばよい。

さらに、また、本発明のレーザ・電気変換回路により、
パルス信号を印加する場合は、電源線（ＶＤＤ）側のＭ
ＯＳ）ランジスタ（またはダイオード）と接地Ｍ（Ｖｓ
ｓ）側のＭＯＳ）ランジスタ（またはダイオード）のレ
ーザ照射領域に対して、２本のレーザビームを交互に照
射できるような同期タイプのレーザプローブＩＣテスタ
を用いればよい。

〔発明の効果〕

レーザプローブＩＣテスタを用いた従来のＩＣの試験方
法によれば、所望の半導体素子の拡散領域にレーデビー
ムを照射し、そのときの電源の電流変化から該半導体素
子の動作状態が検出できるのみである。

それに対して、本発明の工Ｃの試験方法によれば、ＩＣ
パターン設計の段階から被試験ＩＣの中の所望のノード
毎にレーザパ硫気信号交換回路を具備することによって
、従来からのレーザプローブＩＣテスタな用いて、非接
触で前記所望のノードに対して電気信号を印加し、工Ｃ
の電気的な性能の試験が行なえるという効果がある。

さらに、従来の方法によるＩＣ内部の電気信号の検出と
本発明の方法による工Ｃ内部への電気信号の印加との両
者を組合せることによって非接触で工Ｃを解析評価する
ことができるという効果もある。

特に、本発明の方法によれば、開発時のプロトタイプＩ
Ｃの試験に不司欠な電気信号の検出と電気信号の印加と
の両方を用いた試験がＩＣ内部の回路パターンとの接触
の困難性、工Ｃ保護膜除去の必要性、さらに回路破壊の
危険性もなく行なえるので、ＩＣ開発期間の短縮と評価
の信頼性を向上させると共に、従来の針プローブでは不
可能となった超ＬＳＩなどに用いるような微細化された
パターンの試験をも可能にするという顕著な効果を有す
るものである。

【図面の簡単な説明】

第１図は本発明に係る方法を実施するためのレーザ・電
気変換回路の一例を示す回路図、第２図は第１図に示し
た回路図の工Ｃパターンレイアクト図、第３図は従来の
０ＭＯ８・工Ｃの−例を示す回路図、第４図は本発明に
係る方法を実施するための前記レーザ・電気変換回路を
具備した０ＭＯ８・工Ｃの一例を示す回路図、第５図は
本発明に係る方法を実施するためのレーザ・電気変換回
路の別の一例を示す回路図、第６図は第５図に示した回
路図の工Ｃパターンレイアウト図、第７図は本発明に係
る方法を実路図の工Ｃパターンレイアウト図である。 ＩＯｏ、２００，３００・・・・・・・・・・・レーザ
・電気変換回路 １．２１．２３．８１・・・・・・・・・・・・Ｐチャ
ネルＭＯ８トランジスタ ２．２２，２４．３１．８２・・・・・・ＩＪｙ−ヤネ
ルＭＯＳトランジスタ ６４．６５・・・・・・・・・・・・・・・・・・・・
・・・・ダイオ−トゲ １０．１２，１３１，１３２・・・・・・φ−ト端子３
．５５．６６　　・・・・・・・・・・・・・・・・・
・出力２６・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・ノード５１．５２，２５１，２５
２，３１１，３１２・・・・・・・・・・・・レーザ照
射頭載５３．５４，１０３，２３３，２５３，２５４，
３０７゜３０８．３６６　・・・・・・・・・・・・・
・・・・・電極配線５７．５８，５９，２５７，２５９
，３０６・・・・・・・・・・・・ポリシリコンロ０．
６１，２６０，２６１・・・・・・ＭＯＳ）ランジスタ
の拡散領域 ！１０１，３０３　・・・・・・・・・・・・・・・・
・・Ｎ型不純物拡散領域３０２．３０４　　・・・・・
・・・・・・・・・・・・・Ｐ型不純物拡散匍域３１０
　・・・・・・・・・・・・・・・・・・・・・・・・
・・・ウェル形成領域１０１　・・・・・・・・・・・
・・・・・・・・・・・・・・・・ＰチャネルＭＯＳト
ランジスタ領域 １０２．２３１，２３２−・−−−−−−−Ｎチャネル
Ｍ　ＯＳトランジスタ領域 ３６４．３６５　・・・・・・・・・・・・・・・・・
・ダイオード領域特許出願人　大日本印刷株式会社 代理人　弁理士　　　小　西　淳　美 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図

Claims (4)

【特許請求の範囲】
1. （１）半導体集積回路の電気的な性能の非接触試験に係
   り、拡散領域の一部にレーザ光照射領域の具備された半
   導体素子を電源線側と接地線側との間に直列接続して成
   るレーザ・電気信号変換回路において、前記直列接続さ
   れた箇所を半導体集積回路中の被試験ノードに接続し、
   該レーザ・電気信号変換回路の電源線側に接続された半
   導体素子のレーザ照射領域にレーザを照射することによ
   って前記被試験ノードに論理「１」に対応する電位を印
   加し、また、該レーザ・電気信号変換回路の接地線側に
   接続された半導体素子のレーザ照射領域にレーザを照射
   することによって前記被試験ノードに論理「０」に対応
   する電位を印加することを特徴とする半導体集積回路の
   試験方法。
2. （２）上記した半導体集積回路が相補型モス（ＭＯＳ）
   トランジスタから成ることを特徴とする特許請求の範囲
   第１項記載の半導体集積回路の試験方法。
3. （３）上記した半導体素子がモス（ＭＯＳ）トランジス
   タであることを特徴とする特許請求の範囲第１項または
   第２項記載の半導体集積回路の試験方法。
4. （４）上記した半導体素子がダイオードであることを特
   徴とする特許請求の範囲第１項または第２項記載の半導
   体集積回路の試験方法。