JPS62291139A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS62291139A
JPS62291139A JP13537886A JP13537886A JPS62291139A JP S62291139 A JPS62291139 A JP S62291139A JP 13537886 A JP13537886 A JP 13537886A JP 13537886 A JP13537886 A JP 13537886A JP S62291139 A JPS62291139 A JP S62291139A
Authority
JP
Japan
Prior art keywords
gate electrode
film
insulating film
predetermined
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13537886A
Other languages
Japanese (ja)
Inventor
Masanori Obata
正則 小畑
Katsuhiro Hirata
勝弘 平田
Hajime Arai
新井 肇
Mitsuyoshi Nakamura
充善 中村
Masaaki Ikegami
雅明 池上
Junichi Moriya
純一 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13537886A priority Critical patent/JPS62291139A/en
Publication of JPS62291139A publication Critical patent/JPS62291139A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To thickly form a flowing insulating film on a gate electrode sidewall by forming a conductive layer to serve as a thicker gate electrode than a predetermined thickness, and then forming the insulating film by a spin coating method. CONSTITUTION:An element separating region 2 and a gate insulating film 3 are formed on the predetermined region of a semiconductor substrate 1, a gate electrode 4 of twice as large as the predetermined thickness of the gate electrode is formed by a CVD method, and an N-type high density impurity diffused region 5 is formed by an ion implanting method. Then, an SOG film 6 is formed by a rotary coating method over the whole exposed surface, the film 6 on the electrode 4 is selectively removed by an anisotropic oxide film dry etching method to expose the top of the gate electrode 4. Then, the electrode 4 is etched back by an anisotropic dry etching method until coming to a predetermined gate electrode film thickness, to remove the film 6 projected upward from the electrode 4 by an anisotropic oxide film dry etching method to the whole surface, a phosphorus glass film 7 is deposited by a CVD method, and heat- treated to be flattened.

Description

【発明の詳細な説明】 3、発明の詳細な説明 「産業上の利用分野] この発明は半導体装置の製造方法、特に、ゲート電極と
ゲート電極上に形成される−1一部配線との間の絶縁膜
の・[4川性を改良するための′−1テ導体装置の製造
方法に関する。
[Detailed Description of the Invention] 3. Detailed Description of the Invention "Field of Industrial Application" This invention relates to a method for manufacturing a semiconductor device, and in particular, to a method for manufacturing a semiconductor device, in particular, a method for manufacturing a semiconductor device, and in particular a method for manufacturing a semiconductor device between a gate electrode and a -1 partial wiring formed on the gate electrode. The present invention relates to a method for manufacturing a conductor device for improving the four-way properties of an insulating film.

[従来の技術] 第2八図ないし第2C図は従来の一!V導体装置の製造
方法を示すT稈断面図である。以ド、第2A図ないし第
2C図を参照1.て従来の半導体装置の製造方法につい
て説明する。
[Prior Art] Figures 28 to 2C are conventional techniques! It is a T culm sectional view showing a manufacturing method of a V conductor device. Please refer to FIGS. 2A to 2C below.1. A conventional method for manufacturing a semiconductor device will now be described.

第2A図において、まず半導体基板1表面の所定領域に
熱酸化法を用いて厚い酸化膜からなる素子分離領域2を
形成する。次にトランジスタ領域となる半導体基板1の
表面上に薄い酸化膜からなるゲート絶縁膜3を酸化法を
用いて形成する。次にゲート絶縁膜3」二の所定領域に
CVD法を用いてたとえばポリシリコンからなるゲート
電極4を形成する。この後イオン注入法を用いて第1導
電型(図においてはn型)の不純物拡散領域5を形成す
る。この工程において、不純物拡散領域5はゲート電極
4に対し自己整合的に形成される。
In FIG. 2A, first, an element isolation region 2 made of a thick oxide film is formed in a predetermined region of the surface of the semiconductor substrate 1 using a thermal oxidation method. Next, a gate insulating film 3 made of a thin oxide film is formed using an oxidation method on the surface of the semiconductor substrate 1 which will become a transistor region. Next, a gate electrode 4 made of polysilicon, for example, is formed in a predetermined region of the gate insulating film 3'2 using the CVD method. Thereafter, an impurity diffusion region 5 of the first conductivity type (n type in the figure) is formed using an ion implantation method. In this step, impurity diffusion region 5 is formed in a self-aligned manner with respect to gate electrode 4.

第2B図において、露出した全表面一1−にわたって回
転塗布法を用いて流動性絶縁膜である5OG(スピン・
オン・グラス)膜6を形成する。これによりゲート電極
4により生じる半導体基板1表面の段差を補償する。
In FIG. 2B, a flowable insulating film, 5OG (spin-on film), is applied over the entire exposed surface using a spin coating method.
On-glass) film 6 is formed. This compensates for the step difference on the surface of the semiconductor substrate 1 caused by the gate electrode 4.

第2C図において、層間絶縁膜となる燐ガラス膜7をC
VD法を用いて形成し、燐ガラス膜7の焼き締め等を兼
ねた800〜950°Cの熱処理を行なう。
In FIG. 2C, the phosphorus glass film 7 which becomes the interlayer insulating film is
It is formed using the VD method, and is subjected to heat treatment at 800 to 950°C, which also serves as baking and tightening of the phosphor glass film 7.

ここで、SOG膜とはシラノールSi(OH)4を有機
溶剤に溶かした溶液をウェハ」二に滴下して、ウェハを
回転させてこの溶液をウェハ上全面にわたって塗布した
後に450〜900℃の熱処理を行なうことによりウェ
ハ表面に形成されたシリコン酸化膜を総称する。また、
通常このような薄膜の形成方法はスピンコ−1・(回転
塗布)法と呼ばれる。
Here, the SOG film is made by dropping a solution of silanol Si(OH)4 in an organic solvent onto a wafer, rotating the wafer, coating the entire surface of the wafer with the solution, and then heat treatment at 450 to 900°C. This is a generic name for the silicon oxide film formed on the wafer surface by performing this process. Also,
The method for forming such a thin film is usually called a spin coating method.

[発明が解決しようとする問題点] 上述のような従来の半導体装置の製造方法においては、
ゲート電極4を形成した後、SOGOsO4ピンコード
法で形成している。このため、SOGOsO4膜化が困
難であり、SOG膜6膜面表面分に平坦にすることがで
きず、半導体基板1表面の段差を補償することができな
いという問題点があった。このような半導体基板1表面
上の段差か十分に補償されない場合、この段差により、
配線層の断線や短絡が発生したり、また配線形成のだめ
のレジストパターン転写の精度が劣化するなどという問
題点が発生ずる。
[Problems to be solved by the invention] In the conventional semiconductor device manufacturing method as described above,
After forming the gate electrode 4, it is formed using the SOGOsO4 pin code method. For this reason, it is difficult to form a SOGOsO4 film, and it is impossible to flatten the surface of the SOG film 6, resulting in the problem that it is impossible to compensate for the difference in level on the surface of the semiconductor substrate 1. If such a step difference on the surface of the semiconductor substrate 1 is not sufficiently compensated for, the step difference may cause
Problems arise, such as disconnection or short-circuiting of the wiring layer, and deterioration of the accuracy of resist pattern transfer for wiring formation.

それゆえ、この発明の目的は上述の問題点を除去し、従
来のスピンコード法を用いて容易に流動性絶縁膜を厚膜
化することが可能な半導体装置の製造方法を提供するこ
とである。
Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device that eliminates the above-mentioned problems and allows easy thickening of a fluid insulating film using the conventional spin code method. .

[問題点を解決するための手段] この発明に係る半導体装置の製造方法は、所定膜厚のゲ
ート電極となるべき導電層をこの所定膜厚より厚く形成
した後、スピンコード法を用いて流動性絶縁膜を全露出
表面に形成し、次に、流動性絶縁膜およびゲート電極と
なるべき導電層を異方性のドライエツチング技法を用い
て選択的にエツチング除去し、ゲート電極となるべき導
電層を所定膜厚にまでエッチバックしてゲート電極を形
成するものである。
[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention is to form a conductive layer having a predetermined thickness thicker than the predetermined thickness, and then flow the conductive layer using a spin cord method. A flexible insulating film is formed on the entire exposed surface, and then the fluid insulating film and the conductive layer that will become the gate electrode are selectively etched away using an anisotropic dry etching technique. The gate electrode is formed by etching back the layer to a predetermined thickness.

[作用コ 所定膜厚よりも厚いゲート電極となるべき導電層を形成
した後スピンコード法を用い流動性絶縁膜を形成するこ
とにより、ゲート電極側壁に流動性絶縁膜を厚く形成す
ることができ、また異方性ドライエツチング技法を用い
てゲート電極となるべき導電層をエッチバックしている
ので、流動性絶縁膜の段差部における傾斜が緩くなり、
流動性絶縁膜およびゲート電極が形成する表面段差部が
補償されて平坦化され、次工程で形成される層間絶縁膜
の平坦性が改良される。
[Operation: By forming a fluid insulating film using a spin code method after forming a conductive layer that is to become a gate electrode that is thicker than a predetermined film thickness, it is possible to form a thick fluid insulating film on the side walls of the gate electrode. Also, since the conductive layer that will become the gate electrode is etched back using an anisotropic dry etching technique, the slope of the step portion of the fluid insulating film becomes gentler.
The surface step portion formed by the fluid insulating film and the gate electrode is compensated and flattened, and the flatness of the interlayer insulating film formed in the next step is improved.

[発明の実施例] 以下、図面を参照してこの発明の一実施例について説明
する。
[Embodiment of the Invention] An embodiment of the invention will be described below with reference to the drawings.

第1A図ないし第1F図はこの発明の一実施例である半
導体装置の製造方法を示す工程断面図である。第1A図
ないし第1F図において第2A図ないし第2C図に示さ
れる部分と同一または相当部分には同一番号が付されて
いる。この実施例の特徴は、まずゲート電極となるべき
導電層を所定の膜厚より1.5倍量−1−1本実施例に
おいては2倍の膜厚で形成した後、SOG膜を回転塗布
法を用いて形成し、次にゲート電極層を従来の所定の膜
厚になるまでエッチバックすることである。
FIGS. 1A to 1F are process cross-sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. Portions in FIGS. 1A to 1F that are the same as or corresponding to those shown in FIGS. 2A to 2C are given the same numbers. The feature of this example is that the conductive layer to be the gate electrode is first formed in a thickness 1.5 times -1-1 in this example twice as thick as the predetermined thickness, and then the SOG film is spin-coated. The gate electrode layer is then etched back to a conventional predetermined thickness.

第1A図において、従来と同様の方法を用いて半導体基
板1の所定領域に厚い酸化膜からなる素子分離領域2お
よび薄い酸化膜からなるゲート絶縁膜3を形成する。次
に、従来の製造方法における膜厚(すなわち、ゲート電
極の所定膜厚)の2倍の膜厚を有するゲート電極4をC
VD法を用いて形成した後、イオン注入法を用いて第1
導電型(本実施例においてはn型)の高濃度不純物拡散
領域5を形成する。
In FIG. 1A, an element isolation region 2 made of a thick oxide film and a gate insulating film 3 made of a thin oxide film are formed in a predetermined region of a semiconductor substrate 1 using a method similar to the conventional method. Next, a gate electrode 4 having a film thickness twice as thick as that in the conventional manufacturing method (i.e., the predetermined film thickness of the gate electrode) is made by C.
After forming using the VD method, the first layer is formed using the ion implantation method.
A high concentration impurity diffusion region 5 of conductivity type (n type in this embodiment) is formed.

第1B図において、全露出表面にSOG膜6を回転塗布
法を用いて形成し、ゲート電極4による段差を補償して
表面形状をなだらかな形状となる。
In FIG. 1B, an SOG film 6 is formed on the entire exposed surface using a spin coating method to compensate for the step difference caused by the gate electrode 4 and to give a smooth surface shape.

第1C図において、ゲート電極4−1−のSOG膜6を
異方性の酸化膜ドライエツチング技法を用いて選択的に
エツチング除去し、ゲート電極4上部を露出させる。
In FIG. 1C, the SOG film 6 of the gate electrode 4-1- is selectively etched away using an anisotropic oxide film dry etching technique to expose the upper part of the gate electrode 4.

第1D図において、異方性ドライエツチング技法を用い
てゲート電極4を所定のゲート電極膜厚になるまでエッ
チバックする。
In FIG. 1D, the gate electrode 4 is etched back to a predetermined gate electrode thickness using an anisotropic dry etching technique.

第1E図において、ゲート電極4から上部に突出してい
るSOG膜6を、ゲート電極材料に対する選択性の優れ
た異方性の酸化膜ドライエツチング技法を用いてエツチ
ング除去する。このとき、ゲート電極4より」一部へ突
出しているSOG膜6は膜厚が薄く、短時間でエツチン
グ除去されるため、ゲート電極部以外のSOG膜に対す
る影響はほとんどない。また、異方性のドライエツチン
グを用いているため、ゲート電極4側壁のSOG膜が除
去されることもない。
In FIG. 1E, the SOG film 6 protruding upward from the gate electrode 4 is removed by etching using an anisotropic oxide film dry etching technique with excellent selectivity to the gate electrode material. At this time, since the SOG film 6 partially protruding from the gate electrode 4 is thin and is etched away in a short time, there is almost no influence on the SOG film other than the gate electrode portion. Further, since anisotropic dry etching is used, the SOG film on the side wall of the gate electrode 4 is not removed.

ここで、MID図におけるゲート電極を異方性ドライエ
ツチング法を用いてエッチバックする工程においては、
SOG膜6も少しはエツチングされるが、ゲート電極材
料とSOG膜とのエツチング速度が大幅に異なるため、
ゲート電極4のみがエッチバックされた構造となる。
Here, in the step of etching back the gate electrode in the MID diagram using an anisotropic dry etching method,
Although the SOG film 6 is also slightly etched, the etching speed of the gate electrode material and the SOG film are significantly different.
The structure is such that only the gate electrode 4 is etched back.

第1F図において、露出した全表面一ににわたってCV
D法を用いて燐ガラス膜7を堆積し、この燐ガラス膜7
の焼き締め等を兼ねた800〜950℃の熱処理を行な
う。
In FIG. 1F, CV
A phosphorus glass film 7 is deposited using the D method, and this phosphorus glass film 7 is
Heat treatment at 800 to 950°C is performed, which also serves as baking and tightening.

以上の工程により燐ガラス膜7表面を事項化することか
可能となる。
Through the above steps, it becomes possible to make the surface of the phosphor glass film 7 specific.

なお、上記実施例においては、ゲート電極による段差を
補償するための流動性絶縁膜としてSOG膜を用いた場
合を説明しているが、他の流動性絶縁膜たとえばポリイ
ミド膜を用いても上記実施例と同様の効果を得ることが
できる。
In the above example, a case is explained in which an SOG film is used as a fluid insulating film to compensate for the step difference caused by the gate electrode. The same effect as in the example can be obtained.

[発明の効果] 以J−のように、この発明によれば、ゲート電極層を所
定膜厚より厚く形成した後スピンコーティング法を用い
て流動性絶縁膜を形成し、この後流動性絶縁膜およびゲ
ート電極層をエッチバックしてゲート電極層を所定の膜
厚にしているので、流動性絶縁膜を厚膜化することがで
き、ゲート電極段差部における傾斜を緩やかにすること
ができ、次工程で形成される絶縁膜表面の平坦性を改良
することかできる。
[Effects of the Invention] As described in J- below, according to the present invention, after forming a gate electrode layer thicker than a predetermined thickness, a fluid insulating film is formed using a spin coating method, and then a fluid insulating film is formed. Since the gate electrode layer is etched back to a predetermined thickness, the fluid insulating film can be thickened, and the slope at the gate electrode step can be made gentler. The flatness of the surface of the insulating film formed in the process can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1A図ないし第1F図はこの発明の一実施例である半
導体装置の製造方法を示す工程断面図である。第2A図
ないし第2C図は従来の半導体装置の製造方法の一例を
示す工程断面図である。 図において、1は半導体基板、2は素子分離領域、3は
ゲート絶縁膜、4はゲート電極、5は拡散領域、6はS
OG膜(流動性絶縁膜)、7は燐ガラスである。 なお、図中、同一符号は同一または相当部分を示す。
FIGS. 1A to 1F are process cross-sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIGS. 2A to 2C are process cross-sectional views showing an example of a conventional method for manufacturing a semiconductor device. In the figure, 1 is a semiconductor substrate, 2 is an element isolation region, 3 is a gate insulating film, 4 is a gate electrode, 5 is a diffusion region, and 6 is S
The OG film (flowable insulating film) 7 is phosphor glass. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (3)

【特許請求の範囲】[Claims] (1)半導体基板表面の第1の所定領域に形成された活
性領域と、前記半導体基板表面上の第2の所定領域に絶
縁膜を介して所定の膜厚に形成されるゲート電極とを有
する半導体装置の製造方法であって、 前記半導体基板上の前記第2の所定領域に前記ゲート電
極となるべき導電層を前記所定の膜厚より厚く形成する
ステップと、 露出した全表面に流動性絶縁膜を塗布するステップと、 前記ゲート電極となるべき導電層上の流動性絶縁膜を異
方性ドライエッチングを用いて選択的に除去するステッ
プと、 前記ゲート電極となるべき導電層に選択的に異方性ドラ
イエッチング処理を施して、前記所定膜厚のゲート電極
を形成するステップと、 前記形成されたゲート電極より上に突出した前記流動性
絶縁膜を異方性ドライエッチングを用いて選択的に除去
するステップとを含む半導体装置の製造方法。
(1) It has an active region formed in a first predetermined region on the surface of the semiconductor substrate, and a gate electrode formed in a second predetermined region on the surface of the semiconductor substrate with a predetermined thickness through an insulating film. A method for manufacturing a semiconductor device, comprising: forming a conductive layer to be the gate electrode in the second predetermined region on the semiconductor substrate to be thicker than the predetermined film thickness; and providing fluid insulation on the entire exposed surface. selectively removing a fluid insulating film on the conductive layer to become the gate electrode using anisotropic dry etching; and selectively removing the fluid insulating film on the conductive layer to become the gate electrode. performing an anisotropic dry etching process to form the gate electrode with the predetermined thickness; and selectively using the anisotropic dry etching to remove the fluid insulating film that protrudes above the formed gate electrode. A method for manufacturing a semiconductor device, the method comprising:
(2)前記ゲート電極となるべき導電層が形成される膜
厚は、前記所定膜厚の1.5倍以上であることを特徴と
する、特許請求の範囲第1項記載の半導体装置の製造方
法。
(2) Manufacturing the semiconductor device according to claim 1, wherein the conductive layer to be the gate electrode is formed to have a thickness that is 1.5 times or more the predetermined thickness. Method.
(3)前記流動性絶縁膜はスピン・オン・グラス膜また
はポリイミド膜である、特許請求の範囲第1項記載の半
導体装置の製造方法。
(3) The method for manufacturing a semiconductor device according to claim 1, wherein the fluid insulating film is a spin-on-glass film or a polyimide film.
JP13537886A 1986-06-11 1986-06-11 Manufacture of semiconductor device Pending JPS62291139A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13537886A JPS62291139A (en) 1986-06-11 1986-06-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13537886A JPS62291139A (en) 1986-06-11 1986-06-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS62291139A true JPS62291139A (en) 1987-12-17

Family

ID=15150312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13537886A Pending JPS62291139A (en) 1986-06-11 1986-06-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS62291139A (en)

Similar Documents

Publication Publication Date Title
JPS5946107B2 (en) Manufacturing method of MIS type semiconductor device
JPH10303291A (en) Semiconductor device and its manufacture
JPS58202545A (en) Manufacture of semiconductor device
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
JPS62291139A (en) Manufacture of semiconductor device
US6239478B1 (en) Semiconductor structure for a MOS transistor
JPH10308448A (en) Isolation film of semiconductor device and formation method thereof
JPS63299142A (en) Manufacture of semiconductor device having multilayer interconnection structure
JP2822795B2 (en) Method for manufacturing semiconductor device
JPH11145305A (en) Manufacture of semiconductor device
JP2883242B2 (en) Method for manufacturing semiconductor device
JPH0837230A (en) Semiconductor integrated circuit device and manufacture thereof
JPS6148935A (en) Manufacture of semiconductor device
JPH07118477B2 (en) Highly integrated semiconductor connection device manufacturing method
JPH02211633A (en) Semiconductor device and manufacture thereof
KR20000026675A (en) Semiconductor apparatus and manufacturing method
JPH05121748A (en) Semiconductor device and manufacture thereof
JPS6279625A (en) Manufacture of semiconductor device
JPH0491453A (en) Semiconductor device
JPH036815A (en) Manufacture of semiconductor device and semiconductor device
JPS63102341A (en) Manufacture of semiconductor device
JPH0370385B2 (en)
JPS60189236A (en) Production of semiconductor device
JPS6236390B2 (en)
JPH07326626A (en) Manufacture of semiconductor device