JPS62291130A - 拡散工程監視用トランジスタ - Google Patents
拡散工程監視用トランジスタInfo
- Publication number
- JPS62291130A JPS62291130A JP13662086A JP13662086A JPS62291130A JP S62291130 A JPS62291130 A JP S62291130A JP 13662086 A JP13662086 A JP 13662086A JP 13662086 A JP13662086 A JP 13662086A JP S62291130 A JPS62291130 A JP S62291130A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- diffused layer
- aluminum
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 229920005591 polysilicon Polymers 0.000 abstract description 15
- 230000005684 electric field Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 2
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
& 発明の詳細な説明
〔産業上の利用分野〕
本発明は電気的に書き込み可能な読み出し記11装W−
<以下、EP−ROMと称する。)における拡散特性試
験用チェックパターンとして構成されたMOSトランジ
スタに関する。
<以下、EP−ROMと称する。)における拡散特性試
験用チェックパターンとして構成されたMOSトランジ
スタに関する。
半導体装置の製造においては、一般4′C−拡散工程が
終了し%電気的動作が可能となった時点で回路の電気的
前作試験が行われる。それと同時にチェックパターンと
じて別に設けた半導体装置の特性試験を行う。これは、
EP−ROMでは所期のしきい値電圧が得られているか
を確認するとともに拡散工程における異状全早期に検出
するためである。従来、チェックパターンの構造は本来
の回路動作とは無関係であるため半導体装置としては第
3図に示すように最も単純なMOS型の単体トランジス
タが使用されている。ここで、1は特性測定時に裸針金
接触させるアルミニウム電極、2はポリシリコンゲート
電極、3はソース・ドレイン拡散層、4はアルミニウム
電極とポリシリゲート電極と全接続するアルミニウム/
ポリシリコン間コンタクト、5はアルミニウム/拡散層
間コンタクトである。
終了し%電気的動作が可能となった時点で回路の電気的
前作試験が行われる。それと同時にチェックパターンと
じて別に設けた半導体装置の特性試験を行う。これは、
EP−ROMでは所期のしきい値電圧が得られているか
を確認するとともに拡散工程における異状全早期に検出
するためである。従来、チェックパターンの構造は本来
の回路動作とは無関係であるため半導体装置としては第
3図に示すように最も単純なMOS型の単体トランジス
タが使用されている。ここで、1は特性測定時に裸針金
接触させるアルミニウム電極、2はポリシリコンゲート
電極、3はソース・ドレイン拡散層、4はアルミニウム
電極とポリシリゲート電極と全接続するアルミニウム/
ポリシリコン間コンタクト、5はアルミニウム/拡散層
間コンタクトである。
第4因UP型基板のNチャンネルトランジスタにおける
この構造の等1曲回路である。9は浮遊ゲート、10は
ソース・ドレイン電極、11はゲート電極であって、ソ
ース・ドレイン電極10はそれぞれ半導体基板に対して
ダイオード120時性上もつことを示している。
この構造の等1曲回路である。9は浮遊ゲート、10は
ソース・ドレイン電極、11はゲート電極であって、ソ
ース・ドレイン電極10はそれぞれ半導体基板に対して
ダイオード120時性上もつことを示している。
上記従来のチェックパターンのMOS)ランジスタ’!
kEP−ROMの拡散工程のチェックに適用したところ
拡散工程中に書き込みが行われ、構造的に決定されるし
きい値ではなく書き込みが行われた後のしきい値が現れ
るという現象が起った。この原因は、拡散工程中にウェ
ーハに強い電界が加わる工程があシ%特に最終工程にあ
る配線用アルミニウムのスパッタリングの除数KV/m
の電界が印加され電気的な書込みが発生している事が判
った。ところが製品の調査を行なったところ同一の拡散
工程によって製造されたVCも関わらず、′電気的な書
込みがみられなかった。
kEP−ROMの拡散工程のチェックに適用したところ
拡散工程中に書き込みが行われ、構造的に決定されるし
きい値ではなく書き込みが行われた後のしきい値が現れ
るという現象が起った。この原因は、拡散工程中にウェ
ーハに強い電界が加わる工程があシ%特に最終工程にあ
る配線用アルミニウムのスパッタリングの除数KV/m
の電界が印加され電気的な書込みが発生している事が判
った。ところが製品の調査を行なったところ同一の拡散
工程によって製造されたVCも関わらず、′電気的な書
込みがみられなかった。
工程監視用MO8)ランジスタは、第3図に示すように
、ポリシリコンゲート電極2に接続しておるアルミニウ
ム電極1は何ら接続がされていないから拡散工程中浮遊
状態において高電界にさらされる。そのため第4図の等
価回路で、ゲート電位11の電位が上昇し、半導体基板
から浮遊ゲート9に電子が注入され書込みがおこる。
、ポリシリコンゲート電極2に接続しておるアルミニウ
ム電極1は何ら接続がされていないから拡散工程中浮遊
状態において高電界にさらされる。そのため第4図の等
価回路で、ゲート電位11の電位が上昇し、半導体基板
から浮遊ゲート9に電子が注入され書込みがおこる。
同一ウェーハでも製品の場合には、ゲート1JL極は半
導体基板と接続されているから、このような書込みは生
じない。
導体基板と接続されているから、このような書込みは生
じない。
本発明の目的は、チェックパターンとして、高電界にさ
らされたときに、ゲー)’I!極の電位上昇を防ぎ、電
気的書込みのない工程監視用MO5)ランジスタ全提供
することにある。
らされたときに、ゲー)’I!極の電位上昇を防ぎ、電
気的書込みのない工程監視用MO5)ランジスタ全提供
することにある。
本発明のEPROM製造の拡散工程監視用トランジスタ
は、その拡散領域の外側に設けた。
は、その拡散領域の外側に設けた。
半導体基板と逆伝導型の拡散層に、ゲート電極を接続さ
せた構造としている。
せた構造としている。
以下、図面を8照してこの発明の実施例を詳細に説明す
る。第1図は本発明に係る一実施例金示す平面図である
。従来例の第3図と異なる点は、半導体基板と異なる伝
4mの拡散層7を設けたことと、ポリシリコンゲート電
極2の接続方法である。図に示すようにアルミニウム′
電極1 (1)−アルミニウム/拡散層間コンタクト6
−拡散117−拡散層/ポリシリコン間コンタクト8−
ポリシリコンゲート電極2と接続し、ポリシリコンゲー
ト電極2を半導体基板と逆の導電型の拡散層7を介して
接続させる。
る。第1図は本発明に係る一実施例金示す平面図である
。従来例の第3図と異なる点は、半導体基板と異なる伝
4mの拡散層7を設けたことと、ポリシリコンゲート電
極2の接続方法である。図に示すようにアルミニウム′
電極1 (1)−アルミニウム/拡散層間コンタクト6
−拡散117−拡散層/ポリシリコン間コンタクト8−
ポリシリコンゲート電極2と接続し、ポリシリコンゲー
ト電極2を半導体基板と逆の導電型の拡散層7を介して
接続させる。
第2図は本実施例のP型基板のNチャンネルトランジス
タにおける等価回路である。ゲート電極11には拡散j
−/半導体基板間にダイオード13が形成される。ダイ
オード13は半導体基板と拡散層7の不純物濃度による
が17〜25V程度の逆方向耐圧がある。したがって、
ゲート電極11に逆方向耐圧以下のゲート電圧を印加し
て特性を測定することができる。また、ドレイン・ソー
ス電極10が接地された場合、ゲート電極11と半導体
基板の電位差のみで書き込みが始まるのは30V以上が
必要なため、拡散工程中の強電界が印加されてもダイオ
ード13の逆方向耐圧によってゲート電位の上昇は、そ
れ以下に制限されているので薔込みは発生しない。
タにおける等価回路である。ゲート電極11には拡散j
−/半導体基板間にダイオード13が形成される。ダイ
オード13は半導体基板と拡散層7の不純物濃度による
が17〜25V程度の逆方向耐圧がある。したがって、
ゲート電極11に逆方向耐圧以下のゲート電圧を印加し
て特性を測定することができる。また、ドレイン・ソー
ス電極10が接地された場合、ゲート電極11と半導体
基板の電位差のみで書き込みが始まるのは30V以上が
必要なため、拡散工程中の強電界が印加されてもダイオ
ード13の逆方向耐圧によってゲート電位の上昇は、そ
れ以下に制限されているので薔込みは発生しない。
以上説明したように、本発明によれば半導体基板に形成
された基板と逆伝導型の拡散層にゲート電極全接続する
ことで拡散工程中の職書込みを防ぎ、従来正解に測定出
来ない、あるいは集積回路装置と対応がとれなかったE
P−ROMの拡散工程全監視出来る様になった。
された基板と逆伝導型の拡散層にゲート電極全接続する
ことで拡散工程中の職書込みを防ぎ、従来正解に測定出
来ない、あるいは集積回路装置と対応がとれなかったE
P−ROMの拡散工程全監視出来る様になった。
上述した実施例では、アルミニウム電極−アルミニウム
/拡散層間コンタクト−拡散層−拡散層/ポリシリコン
間コンタクト−ポリシリコンゲート電極の構造を挙げた
が、アルミニウム電極−アルミニウム/拡散層間コンタ
クト−拡散層−拡散層/アルミニウム間コンタクト−ア
ルミニウム/ポリシリコン間コンタクト−ポリシリコン
ゲート電極の構造でもゲート電極は拡散層に接続出来、
同様の効果が得られる事は明らかである。
/拡散層間コンタクト−拡散層−拡散層/ポリシリコン
間コンタクト−ポリシリコンゲート電極の構造を挙げた
が、アルミニウム電極−アルミニウム/拡散層間コンタ
クト−拡散層−拡散層/アルミニウム間コンタクト−ア
ルミニウム/ポリシリコン間コンタクト−ポリシリコン
ゲート電極の構造でもゲート電極は拡散層に接続出来、
同様の効果が得られる事は明らかである。
第1図は本発明に係る一実施例を示す平面ム第2図は本
発明に係る構造の等価回路、第3図は従来のチェックパ
ターンの半導体装置の概略平面図、第4図は第3図の構
造の等価回路である。 1,1(1)〜1(3)・・・アルミニウム電極、2・
・・ポリシリコンゲート電極、 3・・・ソース・ドレ
イ4広散層、4・・・アルミニウム/ポリシリコ7間コ
ンタクト、5・・・アルミニウム/拡散層間コンタクト
、6・・・アルミニウム/拡散層間コンタクト、 7
・・・拡散I―、8・・・拡散層/ポリシリコン間コン
タクト、 9・・・浮遊ゲート、10・・・ソース・
ドレイン電極、 11・・・ゲート電極、12.13
・・・ダイオード。 特許出願人 日本電気株式会社 牙1図
発明に係る構造の等価回路、第3図は従来のチェックパ
ターンの半導体装置の概略平面図、第4図は第3図の構
造の等価回路である。 1,1(1)〜1(3)・・・アルミニウム電極、2・
・・ポリシリコンゲート電極、 3・・・ソース・ドレ
イ4広散層、4・・・アルミニウム/ポリシリコ7間コ
ンタクト、5・・・アルミニウム/拡散層間コンタクト
、6・・・アルミニウム/拡散層間コンタクト、 7
・・・拡散I―、8・・・拡散層/ポリシリコン間コン
タクト、 9・・・浮遊ゲート、10・・・ソース・
ドレイン電極、 11・・・ゲート電極、12.13
・・・ダイオード。 特許出願人 日本電気株式会社 牙1図
Claims (1)
- EPROM製造の拡散工程監視用トランスタとして形成
され、該トランジスタの拡散領域の外側に設けた半導体
基板と逆伝導型の拡散層に、そのゲート電極が接続され
ていることを特徴とする拡散工程監視用トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13662086A JPS62291130A (ja) | 1986-06-11 | 1986-06-11 | 拡散工程監視用トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13662086A JPS62291130A (ja) | 1986-06-11 | 1986-06-11 | 拡散工程監視用トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62291130A true JPS62291130A (ja) | 1987-12-17 |
Family
ID=15179561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13662086A Pending JPS62291130A (ja) | 1986-06-11 | 1986-06-11 | 拡散工程監視用トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62291130A (ja) |
-
1986
- 1986-06-11 JP JP13662086A patent/JPS62291130A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6995027B2 (en) | Integrated semiconductor structure for reliability tests of dielectrics | |
US5889410A (en) | Floating gate interlevel defect monitor and method | |
US6207468B1 (en) | Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device | |
US10816589B2 (en) | Structure and method for testing semiconductor device | |
US6300647B1 (en) | Characteristic-evaluating storage capacitors | |
US3851245A (en) | Method for determining whether holes in insulated layer of semiconductor substrate are fully open | |
JPS62291130A (ja) | 拡散工程監視用トランジスタ | |
CN113782516B (zh) | 电迁移测试结构、系统、存储器、制造方法及测试方法 | |
JP3642146B2 (ja) | 半導体装置の評価方法 | |
JP2585556B2 (ja) | 半導体集積回路装置 | |
US3649385A (en) | Method of making a junction type field effect transistor | |
TWI714494B (zh) | 淺溝渠隔離結構中的針狀缺陷的監測方法 | |
US7859290B2 (en) | Apparatus and method for measuring effective channel | |
US6774394B2 (en) | Inline detection device for self-aligned contact defects | |
JPH036661B2 (ja) | ||
JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
US6677608B2 (en) | Semiconductor device for detecting gate defects | |
KR0183994B1 (ko) | 게이트절연막 열화측정용 테스트패턴 | |
JP2530722Y2 (ja) | 半導体装置 | |
JP3250215B2 (ja) | プラズマ不均一性の評価方法及び評価装置 | |
KR100299329B1 (ko) | 반도체 소자의 플라즈마 손상 측정을 위한 안테나 패턴 형성방법 | |
TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
KR100265841B1 (ko) | 포토마스크를 이용한 반도체 소자의 공정 모니터 방법 | |
KR100490837B1 (ko) | 반도체 칩의 goi 데미지를 검출하기 위한 장치 | |
JPH0823019A (ja) | 半導体素子の信頼性試験方法 |