JPS62290159A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS62290159A JPS62290159A JP61034375A JP3437586A JPS62290159A JP S62290159 A JPS62290159 A JP S62290159A JP 61034375 A JP61034375 A JP 61034375A JP 3437586 A JP3437586 A JP 3437586A JP S62290159 A JPS62290159 A JP S62290159A
- Authority
- JP
- Japan
- Prior art keywords
- printed board
- onto
- base substrate
- board
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 4
- 238000007789 sealing Methods 0.000 description 4
- 241000981595 Zoysia japonica Species 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、ＩＣなどの半導体素子と共に、抵抗やコンデ
ンサなどの部品が一つのパッケージに封入され次混成集
積回路に関する。
ンサなどの部品が一つのパッケージに封入され次混成集
積回路に関する。
従来、この種の油集積回路（以下ハイブリッドＩＣとい
う）のパッケージ（外装方法または外装容器）としては
、モノリシックＩＣに類似した、大量生産向きなＣＯＭ
ＰＡＣ’ｒ（日本電気の登録商標名）がある。このパッ
ケージは、第２図ｆａ）の平面図および同図（ａ）のＡ
−Ａ断面を示す同図（ｂｌに示すように、リードフレー
ムのベース基＆１１上にプリント基板１３を貼り付け、
その上に抵抗、ＩＣなどのチップ部品４，５を搭載し、
外部を樹脂８で包覆し固めている。
う）のパッケージ（外装方法または外装容器）としては
、モノリシックＩＣに類似した、大量生産向きなＣＯＭ
ＰＡＣ’ｒ（日本電気の登録商標名）がある。このパッ
ケージは、第２図ｆａ）の平面図および同図（ａ）のＡ
−Ａ断面を示す同図（ｂｌに示すように、リードフレー
ムのベース基＆１１上にプリント基板１３を貼り付け、
その上に抵抗、ＩＣなどのチップ部品４，５を搭載し、
外部を樹脂８で包覆し固めている。
上述した従来の混成集積回路では、抵抗−？ｉＣ等の回
路部品がすべて、プリント板上にマ・ンント材で固定す
る様になっているので、容量の大きなコンデンサを多数
必要とするメモリ回路をパッケージ化しようとすると、
背の高いコンデンサの為に、パッケージ厚さが厚くなり
すぎるという欠点があり、また、薄いチップコンデンサ
を用いようとすると、面積が太きくｆｔ、！７過ぎて、
他の部品の搭載を難かしくする欠点がある。
路部品がすべて、プリント板上にマ・ンント材で固定す
る様になっているので、容量の大きなコンデンサを多数
必要とするメモリ回路をパッケージ化しようとすると、
背の高いコンデンサの為に、パッケージ厚さが厚くなり
すぎるという欠点があり、また、薄いチップコンデンサ
を用いようとすると、面積が太きくｆｔ、！７過ぎて、
他の部品の搭載を難かしくする欠点がある。
上記問題点に対し本発明では、リードフレームのペース
基板上に、ペース基板より幅の狭いプリント板を載せ、
その上に抵抗、ＩＣ等の薄いチップ部品を搭載し、コン
デンサの様な厚いチップ部品を、ペース基板に直接載せ
、外部を封止樹脂で固めている。
基板上に、ペース基板より幅の狭いプリント板を載せ、
その上に抵抗、ＩＣ等の薄いチップ部品を搭載し、コン
デンサの様な厚いチップ部品を、ペース基板に直接載せ
、外部を封止樹脂で固めている。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例のリードフレーム切離
し前の平面図、同図（ｂｌ Ｆｉ同図（ａ）のＡ−Ａ断
面図である。第１図（モ］）において、８は封止樹脂で
あり、内部に、リードフレームのリード部２と１体形成
されたペース基板ｌの上に、導体パターンの印刷された
プリント板３を載置し、その上に、ＩＣや抵抗等のチッ
プ部品４がマクノドされ、ボンディングワイヤでプリン
ト板３上の配線パターンと接続されている。チップ部品
４は薄いチップ部品のみであり、コンデンサの様に背が
高く、かつ大面積の必要なチップ部品５は、ペース基板
１上に直接マウントされてポンディングワイヤ７でプリ
ント板との電気的接続がなされている。外部への取り出
しは、リードフレームのリード２とプリント板３とのポ
ンディングワイヤ６による電気接続で行なわれる。封止
樹脂８で固めた後では、リードフレームのリード２を切
断して、通常の混成集積回路と同様の形状にする。
し前の平面図、同図（ｂｌ Ｆｉ同図（ａ）のＡ−Ａ断
面図である。第１図（モ］）において、８は封止樹脂で
あり、内部に、リードフレームのリード部２と１体形成
されたペース基板ｌの上に、導体パターンの印刷された
プリント板３を載置し、その上に、ＩＣや抵抗等のチッ
プ部品４がマクノドされ、ボンディングワイヤでプリン
ト板３上の配線パターンと接続されている。チップ部品
４は薄いチップ部品のみであり、コンデンサの様に背が
高く、かつ大面積の必要なチップ部品５は、ペース基板
１上に直接マウントされてポンディングワイヤ７でプリ
ント板との電気的接続がなされている。外部への取り出
しは、リードフレームのリード２とプリント板３とのポ
ンディングワイヤ６による電気接続で行なわれる。封止
樹脂８で固めた後では、リードフレームのリード２を切
断して、通常の混成集積回路と同様の形状にする。
以上説明したように、本発明は、形が大きく、且背の高
くなるコンデンサの様な回路部品をペース基板上に直接
のせ、背の低く、小形の回路部品をペース基板に載置し
たプリント板にのせることにより、薄く小形で、かつ、
安価々ハイブリッドＩＣを得ることができる効果がある
。
くなるコンデンサの様な回路部品をペース基板上に直接
のせ、背の低く、小形の回路部品をペース基板に載置し
たプリント板にのせることにより、薄く小形で、かつ、
安価々ハイブリッドＩＣを得ることができる効果がある
。
第１図（ａｌは本発明の一実施例のリードフレーム切離
し前の平面図、同図Ｕは同図（ａ）のＡ−Ａ断面図、第
２図は従来のハイブリッドＩＣの一例のリードフレーム
切離し前の平面図、同図（ｂ）は同図（ａｌのＡ−Ａ断
面図である。 １．１１・・・・・・ヘ−ｘ基板、２ 、１２・・・・
・・リート、３．１３・・・・・・プリント基板、４・
・・・・・背の低いチップ部品、５・・・・・・背の高
いチップ部品、６，７・・・・・・ボンディングワイヤ
、８・・・・・・封止樹脂。 −一＼ 代理人 弁理士 内 原 晋、””ｆ、１、図面
の浄書（内容に変更なし） 手続補正書。、５よ） ６２．６．３゜ １、事件の表示 昭和６１年特 許 願第３４３７
５号２、発明の名称 混成集積回路 ３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住人三田
ビル１ 補正の対象 （１）明細書の「図面の簡単な説明」の榴。 （２）図 面 補正の内容 （１） 明細書第４頁１８行の「第２図」を［第２図
（＆ｌＪ Ｋ訂正する。 （２）図面を別紙図面と差し替える１４２図に（ａ）、
申）を付記した）。ｒＪ７．・ 箋１１］ＩＪ内唸１く
唆九ｒ：Ｌ＋
し前の平面図、同図Ｕは同図（ａ）のＡ−Ａ断面図、第
２図は従来のハイブリッドＩＣの一例のリードフレーム
切離し前の平面図、同図（ｂ）は同図（ａｌのＡ−Ａ断
面図である。 １．１１・・・・・・ヘ−ｘ基板、２ 、１２・・・・
・・リート、３．１３・・・・・・プリント基板、４・
・・・・・背の低いチップ部品、５・・・・・・背の高
いチップ部品、６，７・・・・・・ボンディングワイヤ
、８・・・・・・封止樹脂。 −一＼ 代理人 弁理士 内 原 晋、””ｆ、１、図面
の浄書（内容に変更なし） 手続補正書。、５よ） ６２．６．３゜ １、事件の表示 昭和６１年特 許 願第３４３７
５号２、発明の名称 混成集積回路 ３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住人三田
ビル１ 補正の対象 （１）明細書の「図面の簡単な説明」の榴。 （２）図 面 補正の内容 （１） 明細書第４頁１８行の「第２図」を［第２図
（＆ｌＪ Ｋ訂正する。 （２）図面を別紙図面と差し替える１４２図に（ａ）、
申）を付記した）。ｒＪ７．・ 箋１１］ＩＪ内唸１く
唆九ｒ：Ｌ＋
Claims (1)
- 抵抗、コンデンサや半導体素子などの回路部品がプリン
ト基板上に搭載され、さらにこのプリント基板がリード
フレームのベース基板に固定されると共に、前記リード
フレームのベース基板には前記回路部品のある種のもの
が直接取付けられて、共に樹脂封止されてなることを特
徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034375A JPS62290159A (ja) | 1986-02-18 | 1986-02-18 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034375A JPS62290159A (ja) | 1986-02-18 | 1986-02-18 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62290159A true JPS62290159A (ja) | 1987-12-17 |
Family
ID=12412421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034375A Pending JPS62290159A (ja) | 1986-02-18 | 1986-02-18 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62290159A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811880A (en) * | 1996-03-28 | 1998-09-22 | Intel Corporation | Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors |
| US7420603B2 (en) | 2004-01-30 | 2008-09-02 | Sony Corporation | Solid-state image pickup device and module type solid-state image pickup device |
-
1986
- 1986-02-18 JP JP61034375A patent/JPS62290159A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811880A (en) * | 1996-03-28 | 1998-09-22 | Intel Corporation | Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors |
| US7420603B2 (en) | 2004-01-30 | 2008-09-02 | Sony Corporation | Solid-state image pickup device and module type solid-state image pickup device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811799A (en) | Image sensor package having a wall with a sealed cover | |
| US4595096A (en) | Integrated circuit chip carrier | |
| JPS63211663A (ja) | 回路基板 | |
| JPS61198769A (ja) | 混成集積回路 | |
| JPS62290159A (ja) | 混成集積回路 | |
| US4639830A (en) | Packaged electronic device | |
| JP2000294892A (ja) | 半導体モジュ−ル | |
| JPH0582582A (ja) | 半導体装置 | |
| JPS616832A (ja) | 実装体 | |
| JP3317010B2 (ja) | 電子装置 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JP2977049B2 (ja) | 面実装用電子機能回路装置 | |
| JPS61214565A (ja) | 半導体光センサ装置 | |
| JP2001177151A (ja) | チップ部品型ｌｅｄ | |
| JP2002064333A (ja) | 圧電発振器 | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JPS58105546A (ja) | 半導体パツケ−ジング方法 | |
| KR100352115B1 (ko) | 반도체패키지 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JPS61284951A (ja) | 半導体装置 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPS58122754A (ja) | 半導体封止用シ−ラ−の構造 | |
| JPH0685163A (ja) | 垂直実装半導体装置 | |
| JPH03138967A (ja) | Ｉｃカード用モジュール | |
| JPH07112101B2 (ja) | 混成集積回路用多層配線回路を有するハーメチックパッケージ構造体およびその製造方法 |