JPS62286134A - トレ−サ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 技術分野 本発明は１〜レ一サ方式に関し、特に情報！ｌ！ｌ理装
置の内部状態を順次採集して蓄積するトレーサ方式に関
づ“る。

従来技術 従来、この種のトレー４ノ方式で（よ、情報処理装置に
トレーサメモリを設けて、このトレーサメモリに情報処
理装置の内部状態を記憶させていたが、トレースの開始
および停止ｋ（たとえばマイクロブ［１グラムのアドレ
スが一致したら停止）ｆ、Ｌ１回だけとなっていた。

このような従来のトレーサ方式では、トレースの開始お
よび停止は１回だけとなっていたので、トレースを希望
りる箇所がマイクロプログラムの一連の動作の中に点在
するような場合には、ストップアドレスを変えながら同
じ動作を複数回実行さＶなければならないという欠点が
ある。よｒこ、ス１〜ツブしたいアドレスを複数回実行
してしまうような９）＋作はトレースできないという欠
点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、被トレース装置の１回の動作で複数箇所
のマイクロ１プログラム動作を１−レ−スすることがで
き、被トレース装置の内部状態の把握が容易にできるト
レーサ方式の提供を目的とする。

発明の構成 本発明によるトレーサ方式は、トレースの開始と停止と
を定めるトレースアドレスと、前記トレースアドレスに
対応した前記トレースの開始指示と停止指示とが設定さ
れたトレース指示情報とを記憶するトレース指示記憶手
段を設り、前記トレース指示記憶手段に記憶された前記
トレースアドレスと前記トレース指示情報とを順次読出
して、前記トレースアドレスと被トレース装置からのマ
イクロプログラムアドレスとの一致を検出する毎に前記
トレース１旨示情報に応じて前記トレースの開始と停止
とを行うようにしたことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例はトレースメモリ２と、複
数のマイクロプログラムアドレスとトレース指示（トレ
ース開始指示とトレース停止指示）とを保持するトレー
ス条件メモリ３と、トレース条件メモリ３をアドレスす
るアドレスレジスタ４と、トレース条件メモリ３の最大
有効アドレスを保持するアドレスレジスタ５と、被１〜
レース装置１からのマイクロプログラムアドレスとトレ
ース条件メモリ３からのマイクロプログラムアドレスと
を比較する比較回路６と、トレースメモリ２ヘトレース
の開始および停止の指示を行うトレース指示回路７と、
カウンタ回路８とにより構成されている。

まず、トレースを行いたいマイクロプログラムの一連の
ステップについて各スパンの最初と最（ｕのマイクロプ
ログラムアドレスを１〜レースυ１１始指示またはトレ
ース停止指示とともにトレース条件メモリ３に格納する
。次に、これらアドレスと指示内容とが格納されている
トレース条件メモリ３の最大番地をアドレスレジスタ５
に格納するとともに、アドレスレジスタ４は「０」にリ
セットしておく。

被トレース装置１が動作すると、この動作のマイクロプ
ログラムアドレスが信号線１１を介して動作のステップ
毎に比較回路６に出力される。また、アドレスレジスタ
４にアドレスされてトレース条件メモリ３に格納されて
いる最初のマイクロプログラムアドレスが信号線１２を
介して比較回路６に出力され、このマイクロブ［１グラ
ムアドレスとと乙に格納されているトレース指示が信号
線１３を介し’Ｕ　トレース指示回路７に出力される。

比較回路６は被トレース装置１からのマイクロブ［−１
グラムアドレスとトレース条件メモリ３からのマイクロ
プログラムアドレスとの比較を行い、こ机らのアドレス
が一致すると出力１４が［１］となり、トレース指示回
路７に入力されたトレース指示が有効となって信号線１
５を介してこのトレース指示がトレースメモリ２に出力
される。り１〜えば、このトレース指示がトレース開始
指示ならば、トレース停止指示が入力されるまでトレー
スメモリ２へ被１〜レース装置１からの被トレース１Ｓ
号が信号線１０を介してトレースされ続ｔプる。

また、出力１４が「１」になると、カウンタ回路８はア
ドレスレジスタ４，５に夫々格納されているアドレスを
比較し、これらのアドレスが一致しない旧はアドレスレ
ジスタ４の内容を＋１更新して、１−レース条件メモリ
３の次のアドレスへアドレスして、トレース条件メモリ
３からの出力を次のマイク［１プログラムアドレスと１
〜レース指示とに変える。

被１レース装置１の動作が進み、再び比較回路６ｒニア
ドレスの一致を検出すると、次のトレース指示、例えば
１〜レース停止指示が１〜レースメモリ２へ出力され、
トレースメモリ２のトレース０」作は停止りする。この
時アドレスレジスタ４．５のアドレスが一致しなければ
上述の動作と同様にアドレスレジスタ４の内容が更新さ
れる。さらに被トレース装ｒ）１のｉ！ＩＩノ作が進み
、トレース条件メ七り３に格納されているマイクロプロ
グラムアドレスとトレース指示とが順次読出され、トレ
ース条件メモリ３の最大有効アドレスの内容が読出され
ると、アドレスレジスタ４，５のアドレスが一致して、
カウンタ回路８はアドレスレジスタ４の内容の更新を停
止する。

このようにして、トレース条件メモリ３に格納しておい
たマイクロプログラムアドレスと同じアドレスを被トレ
ース装置１が実行する毎に、トレースメモリ２へはトレ
ース開始指示とトレース停止指示とが交互に出力され、
トレースを行いたいマイクロプログラムにおける被トレ
ース装置１の内部状態を記憶することができる。

発明の詳細 な説明したように本発明にＪ：れば、トレース指示記憶
手段に記憶したマイクロプログラムアドレスを順次読出
してこのアドレスと同じアドレスを被トレース装置が実
行する毎にトレースメモリに１〜レース開始またはトレ
ース停止を指示することによって、被トレース装置の１
回の動作で複数箇所のマイクロプログラム動作をトレー
スすることができ、被トレース装置の内部状態の把握が
容易にできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 主要部分の符号の説明 ３・・・・・・トレース条件メモリ ４．５・・・・・・アドレスレジスタ ６・・・・・・比較回路 ７・・・・・・１〜レ一ス指示回路 ８・・・・・・カウンタ回路

Claims (1)

【特許請求の範囲】
1. トレースの開始と停止とを定めるトレースアドレスと、
   前記トレースアドレスに対応した前記トレースの開始指
   示と停止指示とが設定されたトレース指示情報とを記憶
   するトレース指示記憶手段を設け、前記トレース指示記
   憶手段に記憶された前記トレースアドレスと前記トレー
   ス指示情報とを順次読出して、前記トレースアドレスと
   被トレース装置からのマイクロプログラムアドレスとの
   一致を検出する毎に前記トレース指示情報に応じて前記
   トレースの開始と停止とを行うようにしたことを特徴と
   するトレーサ方式。