JPS62285140A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は命令の先行制御機構を有する情報処理装置に係
り、特にサブルーチンからリターンする分岐命令を高速
に処理するために好適な命令制御機構を備える情報処理
装置に関する。

〔従来の技術〕

分岐命令や割込処理などのために、実行中である命令処
理の流れが中断されたとき、所定の処理を行った後に、
中断された命令処理の流れを再開する制御と高速化する
装置として、特願昭５１−４６０３８号に記載された装
置がある。この装置は、命令処理の流れが中断されたと
きに、先読みされた命令とアドレスを別に用意したレジ
スタに退避し、中断された命令処理の流れを再開すると
きは、バッファストレージからの命令読出しと併行して
。

退避された命令を読み出すことによって、バッファスト
レージからの命令読出しのための命令処理の遅れを解決
している。

〔発明が解決しようとする問題点〕

しかし、上記装置は中断された命令処理の流れが再開さ
れるが否かについての配慮がされていなかった。このた
め、命令を退避するレジスタが一杯となってあふれやす
いという問題があった。その結果、中断された命令処理
の流れを再開するときは、既に、退避された命令はレジ
スタからあふれて読み出すことができないということが
少なくなかった。また、複数の中断された命令処理の流
れの中から、再開すべき命令処理の流れを判断して、退
避された命令を読み出さなければならないという問題が
あった。その結果、退避された命令のアドレスすべてに
ついて命令読出しアドレスと比較を行い、一致したアド
レスに対応した命令処理の流れを選択して、退避された
命令を読み出すというような複雑な制御機構を必要とし
ていた。

本発明の目的は、命令を退避するためのレジスタの容量
を増大させることなく、簡単な制御機構によって、中断
された命令処理の流れを高い割合で高速に再開すること
のできる情報処理装置を提供することにある。

〔問題点を解決するための手段〕

上記目的は、サブルーチンをコールする動作を含むコー
ル命令を検出するコール検出手段と、サブルーチンから
リターンする動作を含むリターン命令を検出するリター
ン検出手段とを備えることにより達成される。それは、
実行中である命令処理の流れが中断されたとき、所定の
処理を行った後に、中断された命令処理の流れが再開さ
れる場合の大部分が、サブルーチンコールとサブルーチ
ンリターンの組合せであるという理由からである。

したがって、中断された命令処理の流れの先読みされた
命令とアドレスを退避する契機として、コール命令を検
出したときとし、また、退避された命令を読み出して中
断された命令処理の流れを再開する契機として、リター
ン命令を検出したときとすることによって、上記目的を
達成できる。

〔作用〕

コール命令以外の要因によって命令処理の流れが中断さ
れたとき、その命令処理の流れが再開される可能性は少
ない。本発明によるコール検出手段は、このような場合
、中断された命令処理の流れの先読みされた命令とアド
レスを退避するように指示することがない。それによっ
て、再開されない命令処理の流れの先読みされた命令と
アドレスを退避するという無駄が減少する。その結果、
命令を退避するためのレジスタの使用効率が向上するの
で、レジスタの容量を増大させることなく。

中断された命令処理の流れの退避された命令をレジスタ
から読み出して高速に再開することのできる割合を向上
させることができる。また、コール検出手段とリターン
検出手段に対応して、中断された命令処理の流れの先読
みされた命令の退避と読出しを行うことができる。この
ため、先読みした命令を退避するレジスタを後入れ先出
し（ＬＩＦ０）によって制御することが可能となるなど
、制御機構を簡略化することができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。

現在処理中である命令に後続している命令は、順番に引
き続いて処理される可能性が高く、バッファストレージ
（図示省略）から、公知の機構を用して先読みが行われ
る。この先読みされた命令は、セレクタ５０により選択
されて、命令バッファ１０に設定される。次命令アドレ
スレジスタ１１は、命令バッファ１０内に存在し次に処
理すべき命令のアドレスを保持するように制御される。

命令アライナ１２は１次命令アドレスレジスタ１１の下
位ビットを用いて、命令バッファ１０から次に処理すべ
き命令を切り出す。インクリメンタ１３は、命令アライ
ナ１２によって切り出される命令の長さを求め（命令の
長さは１例えば、命令コードのビットパターンから求め
られる）、それを次命令アドレスレジスタ１１に保持さ
れている命令アドレスに加算する。この加算結果は、セ
レクタ５１により選択されて１次命令アドレスレジスタ
１１に返される。このようにして２次命令アドレスレジ
スタ１１は、次に処理すべき命令のアドレスを保持する
ように制御され、命令アライナ１２は、次に処理すべき
命令を、順に切り出すことができる。

命令アライナ１２により切り出されている次に処理すべ
き命令は、命令レジスタ２ｏに設定されて、命令処理が
開始される。命令デコーダ２１は。

命令レジスタ２０に設定されている命令を解読して、以
降の処理に必要な各種の制御信号を生成する。本実施例
においては、命令デコーダ２１は、特に、サブルーチン
をコールする動作を含むコール命令を解読するとＣＡＬ
Ｌ信号を出力し、また、サブルーチンからリターンする
動作を含むリターン命令を解読するとＲεＴＮ（、’ｊ
号を出力する。分岐判定回路２３は・、命令レジスタ２
ｏに設定されている命令が分岐を行う命令である場合に
、命令の実行状況を指示するコンディションコード２２
を参照して、分岐を行うか否かを判定し、分岐を行う場
合には、ＴＡＫＮ信号を出力する。レジスタファイル２
４は、命令あるいはオペランドのアドレスを保持するこ
とのできるレジスタの集合である。コール命令は、後続
する次の命令のアドレス（戻りアドレス）を退避するレ
ジスタとして、レジスタファイル２４内のレジスタを指
定して、サブルーチンをコールし、また、リターン命令
は、戻り番地を保持しているレジスタとして、レジスタ
ファイル２４内のレジスタを指定して、サブルーチンか
らリターンする。比較器２５は、レジスタファイル２４
から読み出されろ命令アドレスと、後述するアドレスス
タック４１のスタック１−ツブに保持されている命令ア
ドレスとを比較して、一致した場合には、　ＥＱＵＬ信
号を出力する。

スタック制御回路４０は、シフト機能を有するレジスタ
群より構成されるアドレススタック４１及び命令スタッ
ク４２を、後入れ先出しくＩＪＦＯ：Ｌａｓｔ　−Ｉ　
ｎ　Ｆｉｒｓｔ−Ｏｕｔ）によって制御する。したがっ
て、アドレススタック４１と命令スタック４２は、それ
ぞれ１次命令アドレスレジスタ１１と命令バッファ１０
の内容を、後入れ先出し（ＬＩＦ０）によって、互いに
対にして保持する。

次に、第１図における命令処理の動作を説明する。

まず、コール命令が命令レジスタ２０に設定され、命命
処理が開始される場合について説明する。

命令デコーダ２１は、命令レジスタ２ｏに設定されてい
る命令がコール命令であることを識別すると、ＣＡＬＬ
信号を出力する。また、分岐判定回路２３は、コンディ
ションコード２２を参照して、分岐（すなわち、サブル
ーチンコール）が行われるか否かを判定し、サブルーチ
ンコールが行われるならば、ＴＡＫＮ信号を出力する。

この結果、ＡＮＤゲート３０は、処理すべき命令がコー
ル命令であり、かつ、実際にサブルーチンコールが行わ
れるとき、ＰＵＳＩ＋信号を出力する。たたし、アーキ
テクチャによっては、命令の解読のみでコール命令がサ
ブルーチンコールを行うことが判定できる。この場合、
必ずしもＴＡＫＮ信号を必要としない（このことは、後
述するリターン命令、ブランチ命令についても同様であ
る）。スタック制御回路４０は、ＴＵＳＩ＋信号を受れ
取ると、後続する次の命令のアドレス（戻りアドレス）
が保持されている次命令アドレスレジスタ１１の内容を
アドレススタック４１に、また、後続する次の命令以降
の命令を含む命令バッファ１０の内容を命令スタック４
２に退避するための制御を行う。つまり１次命令アドレ
スレジスタ１１及び命令バッファ１０の内容は、アドレ
ススタック４１及び命令スタック４２のスタックトップ
に設定され、同時に、スタック内のアドレス及び命令は
、スタックボトムの方向にシフト（ブツシュ）される。

このとき、スタックボトムのアドレス及び命令は棄てら
れる。さらに、コール命令は、後続する次の命令のアド
レス（戻りアドレス）を退避するレジスタを指定するフ
ィールドを有している。このフィールドで指定されたレ
ジスタファイル２４内のレジスタに後続する次の命令の
アドレス（戻りアドレス）を退避する。

次に、サブルーチンコールが行われ、所定の処理が行わ
れた後に、リターン命令が命令レジスタ２０に設定され
、命令処理が開始される場合について説明する。命令デ
コーダ２１は、命令レジスタ２０に設定されている命令
がリターン命令であることを識別すると、ＲＥＴＮ信号
を出力する。また、分岐判定回路２３は、コンディショ
ンコード２２を参照して、分岐（すなわち、サブルーチ
ンリターン）が行われるか否かを判定し、サブルーチン
リターンが行われるならば、ＴＡＫＮ信号を出力する。

さて、リターン命令は、戻りアドレスを得るために、コ
ール命令が戻りアドレスを退避したレジスタを指定する
フィールドを有している。比較器２５は、このフィール
ドで指定されたレジスタファイル２４内のレジスタの内
容と、アドレススタック４１のスタックトップの内容と
を比較して。

一致した場合に、ＥＱＬＩＬ信号を出力する。ＥＯＵＬ
信号は、リターン命令によって処理が再開される命令を
含む命令バッファ１０の内容が命令スタック４２のスタ
ックトップに退避されていることを示す。この結果、Ａ
ＮＤゲート２７は、処理すべき命令がリターン命令であ
り、がっ、処理が再開される命令が命令スタック４２の
スタックトップに存在するとき、ＲＩＴＦ信号を出力す
る。また。

ＡＮＤゲート３１は、上記条件に加えて、実際にサブル
ーチンリターンが行われるとき、ＰＯＰ信号を出力する
。スタック制御回路４ｏは、ＰＯＰ信号を受は取ると、
処理が再開される命令のアドレス（戻りアドレス）が保
持されているアドレススタック４１のスタックトップの
内容を次命令アドレスレジスタ１１に、また、処理が再
開される命令を含む命令スタック４２のスタックトップ
の内容を命令バッファ１０に回復するための制御を行う
。このため、セレクタ５１及びセレクタ５゜は、それぞ
れ、アドレススタック４１がらのアドレス及び命令スタ
ック４２がらの命令を選択するように、ＰＯＰ信号によ
り制御される。このとき、同時に、スタック内のアドレ
ス及び命令は、スタックトップの方向にシフト（ポツプ
）される。

以上のように、サブルーチンコール、サブルーチンリタ
ーンに対応して、アドレススタック４１゜命令スタック
４２がブツシュ、ポツプされるので、サブルーチンがネ
ストしている場合においても、コール命令によって中断
された命令処理の流れを、リターン命令によって高速に
再開することができる。

さて、本発明の他の実施例と第２図により説明する。

従来から、マルチストリーム方式と呼ばれる制御方式が
知られている。マルチストリーム方式においては、複数
の命令バッファを設け、そのなかの１つが、現在処理中
の命令を含む命令処理の流れのために用いられる。この
命令処理の流れは、メインストリームと呼ばれる。メイ
ンストリームの処理中に分岐命令が現ねれると、使用さ
れていない命令バッファの１つに、分岐先の命令を含む
命令処理の流れが割り当てられる。この命令処理の流れ
は、ターゲットストリームと呼ば九、分岐が成立した時
点で新たにメインストリームとなる。

第２図においては、命令バッファ１０、次命令アドレス
レジスタ１１などをそれぞれ含む４つの命令ストリーム
回路ＳＭ＃Ｏ，ＳＭ＃　１．ＳＭ＃　２゜ＳＭ＃３を備
えている。命令ストリーム回路の数は、４つの限定され
るものではなく、ハードウェア量と本発明により高速化
の効果とのトレードオフで決定される。命令バッファ１
０９次命令アドレスレジスタ１１．命令アライナ１２．
インクリメンタ１３は、第１図と同じ構成であり、同じ
動作をする。

現在、メインストリームとなっている命令ストリームの
切り出された命令は、セレクタ７ｏにより選択され、命
令レジスタ２０に設定されて、命令処理が開始される。

命令デコーダ２１は、第１図で説明したＣＡＬＬ信号、
　ＲＥＴＮ信号以外にＢｒ１ＮＣ信号を出力する。［］
ＲＮＣ信号は、コール命令はたはリターン命令以外の分
岐する動作を含むブランチ命令が解読されたときに出力
される。分岐判定回路２３とレジスタファイル２４の構
成、動作は、第１図の場合と同様である。比較器２６は
、レジスタファイル２４から読み出される命令アドレス
と、セレクタ７１で選択された命令ストリーム内の次命
令アドレスレジスタ１１に保持されている命令アドレス
とを比較して、一致していない場合にはＥＱＵＬ信号を
、一致していない場合にはＮＥＱＬ信号を出力する。セ
レクタ７０．セレクタ７１の動作については、後に説明
する。

ストリーム制御回路６０は、命令ストリームを後入れ先
出し（ＬＩＦ０）によって制御する。各々の命令ストリ
ームの状態は、ストリームレジスタ６１〜６４が指示し
ており、結局、ストリーム制御回路６ｏは、ストリーム
レジスタ６１〜６４を後入れ先出し（ＬＩＦ０）によっ
て制御する。

本実施例においては、メインストリーム、ターゲットス
トリームの他に、スタックスドリームと呼ぶ命令ストリ
ームを新たに導入する。スタックスドリームは、コール
命令によって中断された命令処理の流れである。このス
タックスドリームは、リターン命令によって命令処理の
流れが再開されるまで保持され、再開された時点でメイ
ンストリームとなる。スタックスドリームは、複数備え
ることが可能であり、サブルーチンがネストしている場
合においても、コール命令によって中断された命令処理
の流れを、リターン命令によって高速に再開することが
できる。

ターゲラ１〜ストリームレジスタ　（ＴＳＭレジスタ）
６１は次に分岐命令が現、ｆ）！１．たときに割り当て
られる命令ストリームを指示している。メインストリー
ムレジスタ　（ＭＳＭレジスタ）６２は現在処理中の命
令ストリームを指示している。スタックストリームルジ
スタ　（ＳＳＭＩレジスタ）６３は、最も近来のコール
命令によって中断された命令ストリームを指示しており
、スタックスドリーム２レジスタ（５５Ｍ２レジスタ）
６４は、２番目に近来のコール命令によって中断された
命令ストリームを指示している。スタックスドリームの
数を増加させる場合には、それに対応して、スタックス
ス１〜リームレジスタの数を増加させる必要がある。

セレクタ７０は、ＭＳＭレジスタ６２が指示する命令ス
トリームを選択する。すなわち、現在処理中である命令
処理の流れの次に処理すべき命令を選択する。セレクタ
７１は、ＳＳＭＩレジスタ６３が指示する命令ストリー
ムを選択する。すなわち、最も近来のコール命令によっ
て中断された命令処理の流れの再開すべき命令アドレス
を選択する。

次に、第２図における命令処理の動作を説明する。

処理すべき命令がコール命令であり、かつ、実際にサブ
ルーチンコールが行われるとき、ＡＮＤゲート３ｏがＰ
ＵＳＨ信号を出力する動作過程は、第１図と同様である
。リターン命令が命令レジスタ２０に設定され、命令処
理が開始される場合には、命令デコーダ２１がＲＥＴＮ
信号を出力する。比較器２６は、リターン命令が戻りア
ドレスを得るために指定したレジスタファイ、ル２４内
のレジスタの内容と、ＳＳＭＩレジスタ６３が指示して
いる最も近来のコール命令によって中断された命令処理
の流れの再開すべき命令アドレスを保持している次命令
アドレスレジスタ１１の内容とを比較して、一致した場
合にはＥＱＵＬ信号を出力し、一致しなかった場合には
ＮＥＱＬ信号を出力する。この結果、ＡＮＤゲート２７
は、処理すべき命令がリターン命令であり、かつ、処理
が再開される命令がスタックスドリーム１内の命令バッ
ファ１０に存在するとき、ＲＥＦ信号を出力する。反対
に、ＡＮＤゲート２８は、処理すべき命令がリターン命
令であり、かつ、処理が再開される命令がスタックスド
リーム１内の命令バッファ１０に存在しないとき、ＲＩ
ＥＴＳ信号を出力する。ＡＮＤゲート３１は、第１図と
同様に、Ｒ［ＥＴＦ信号が出力される条件に加えて、実
際にサブルーチンリターンが行われるとき、ＰＯＰ信号
を出力する。さて１本実施例においては、ブランチ命令
が命令レジスタ２０に設定され、命令処理が開始される
場合、命令デコーダ２１は、　ＢＲＮＣ信号を出力する
。○Ｒアゲート９は。

処理すべき命令がブランチ命令であるか、または。

処理すべき命令がリターン命令であっても処理が再開さ
れる命令がスタックスドリーム１内の命令バッファ１０
に存在しない場合、ＢＲＣＩ＋信号を出力する。さらに
、ＡＮＤゲート３２は、上記条件に加えて、実際に分岐
が行われるときＳ　Ｉｄ　Ｃ）Ｉ信号を出力する。　Ｐ
ＵＳＩ＋信号、ＰＯＰ信号、　５ＷＣ１１信号は、スト
リーム制御回路６０に送られる。

第３図は、ストリーム制御回路６０の動作を示している
。ストリーム制御路口６０は、ＴＳＭレジスタ６１．Ｍ
ＳＭレジスタＧ２．ＳＳＭＩレジスタ６３，５５Ｍ２レ
ジスタ６４を管理することによって、命令ストリームを
制御している。これらのストリームレジスタ６１〜６４
に保持されているｉｔ　、Ｌ　ｋ、ｌは、命令ストリー
ムの番号を示しており、互いに異なるＯ〜３の整数であ
る。

さて、現時点では、ターゲラ１−ストリームに命令スト
リーム回路ＳＭ＃　ｉ　　（ＳＭ＃　ｉ）が、メインス
トリームにＳＭｔＦｊが、スタックスドリームにＳＭ＃
　ｋとＳＭ＃　ｌが割り当てられている。この状態であ
る命令処理が行われたとき、命令ストリームの割当てが
どのように変更されるかを、第３図は示している。ブラ
ンチ命令、コール命令。

リターン命令の命令処理が開始されると、それぞれ、５
ＷＣ１１信号、　ＰＵＳＨ信号、ＰＯＰ信号が、ストリ
−ムレジスタ６ｏに送られてくることは前述した通りで
ある。また１分岐を行う動作を含まない通常の命令の命
令処理が開始されたときは、いずれの信号も送られてこ
ない。

５ＷＣＩ＋信号、　ＰＵＳＩ（信月、ｐｏｐ信号ノイず
れも送られてこない場合には、命令ストリームの割当て
は変更されない。したがって、メインストリームに割り
当てられているＳ　Ｍ　＃　Ｊの後続する次の命令の命
令処理が順に行われる。Ｓ　Ｗ　Ｃ１１信号が送られて
きた場合には、次に命令処理を行うべき命令は、分岐先
の命令である。このため、現時点でターゲットストリー
ムに割り当てられているＳ　Ｍ　＃　ｉが新たにメイン
ストリームに割り当てられ、分岐先の命令の命令処理が
行われる。このとき、メインストリームに割り当てられ
ていたＳＭ＃　ｊの命令処理が中断されるが、ＳＭ＃ｊ
の命令処理は再開される可能性は低い。したがってＳＭ
＃　ｊは新たにターゲットストリームに割り当てられ１
分岐を行う動作を含む命令が次に現われる場合に備える
。

ＰＵＳＩＩ信号が送られてきた場合には１次に命令処理
を行うべき命令は１分岐先の命令である。このため、５
ＷＣＩ＋信号が送られてきた場合と同様に、Ｓ　Ｍ　＃
　ｉが新たにメインストームームに割り当てられ、分岐
先の命令の命令処理が行われる。また。

このとき、メインストリームに割り当てられていたＳＭ
＃ｊの命令処理は中断される。しかし。

ＳＭ＃ｊの命令処理は再開される可能性が非常に高い。

したがって、ＳＭ＃ｊはスタックスドリームにブツシュ
される。そして、スタックスドリームからあふれたＳＭ
＃　ｌが新たにターゲットストリームに割り当てられ、
分岐を行う動作を含む命令が次に現われる場合に備える
。ＰＯＰ信号が送られてきた場合には、次に命令処理を
行うべき命令は、やはり１分岐先の命令であるが、その
命令を含む命令ストリームは、スタックスドリームのス
タックトップに保持されている。つまり、次に命令処理
を行うべき命令は、スタックスドリーム１に割り当てら
れているＳＭ＃ｋに含まれている。

したがって、スタックスドリームをポツプして、ＳＭ＃
　ｋが新たにメインストリームに割り当てられる。この
場合、次に命令処理を行うべき命令は、既にＳＭ＃　ｋ
の命令バッファ１０内に存在しているので、バッファス
トレージからの命令の読出しを待つことなく、次の命令
処理を開始することができる。このとき、メインストリ
ームに割り当てられていたＳＭ＃ｊの命令処理が中断さ
れるが、ＳＭ＃ｊの命令処理は再開される可能性は低い
。

したがって、ＳＭ＃　ｊは新たにターゲットストリーム
に割り当てられ、分岐を行う動作を含む命令が次に現れ
る場合に備える。また、ターゲットストリームに割り当
てられていたＳＭ＃ｉは、スタックスドリームのスタッ
クボトムに割り当てられる。以上、ターゲットストリー
ムが１つの場合について説明したが、ターゲットストリ
ームを複数用いる場合には、スタックスドリームのスタ
ックボトムを割り当てる。

第２図に示す実施例の場合は、中断された命令処理の先
読みされた命令とアドレスを退避するレジスタを別に用
意する必要がなく、また、命令バッファとレジスタ間の
命令転送のために要する時間を節約することができる。

第４図、第５図は、それぞれ、第１図、第２図の変形例
を示している。

例えば１日立層作所のＭシリーズアーキテクチャにおい
ては、サブルーチンリンケージを行う際のコンベンショ
ンとして、汎用レジスタ＃１４に戻りアドレスを退避す
ることが頻繁に行われる。

また、汎用レジスタ＃１４は、その目的のために用いら
れることが多い。このことを利用すれば、コール命令は
、サブルーチンをコールする動作を含み、かつ、戻りア
ドレスを特定のレジスタ（汎用レジスタ＃１４）に退避
する命令であるとし、また、リターン命令は、サブルー
チンからリターンする動作を含み、かつ戻りアドレスを
特定のレジスタ（汎用レジスタ＃１４）から得る命令で
あるとすることによって、制御を簡単にすることができ
る。つまり、命令デコーダ２１は、上記の条件を満たす
とき、ＣＡＬＬ信号、　ＲＥＴＮ信号を出力するように
変更する。その結果、第１図、第２図におけるレジスタ
ファイル２４は、特定のレジスタ（汎用レジスタ＃１４
）２４０に置き換えることができる。

本変形例においては１日立層作所のＭシリーズアーキテ
クチャに基づいて説明したため、特定の　・レジスタと
して、汎用レジスタ＃１４を用いる場合を示した。しか
し１本発明は、特定のレジスタとして、汎用レジスタ＃
１４を用いる場合に限定されるものではない。他のアー
キテクチャにおいても、リンケージコンベンションに従
って、戻りアドレスを退避するレジスタを特定のレジス
タとして用いることにより、本発明を適用できる。

〔発明の効果〕

本発明によれば、中断された命令処理の流れの先読みさ
れた命令とアドレスを退避する契機として、サブルーチ
ンをコールする動作を含む命令を検出したときとし、ま
た、退避された命令を読み出して中断された命令処理の
流れを再開する契機として、サブルーチンからリターン
する動作を含む命令を検出したときとしているので、命
令を退避するレジスタの容量を増大させることなく、簡
単な制御機構によって、中断された命令処理の流れを高
い割合で高速に再開することができるという効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための図、第２図
は本発明の他の実施例を説明するための図、第３図は第
２図に示されているストリーム制御回路６０の動作を説
明するための図、第４図、第５図はそれぞれ第１図、第
２図の変形例を説明するための図である。 １０・・・命令バッファ、１１・・・次命令アドレスレ
ジスタ、１２・・・命令アライナ、２０・・・命令レジ
スタ。 ２１・・・命令デコーダ、２３・・分岐判定回路、２４
・・・レジスタファイル、２５．２６・・・比較器、４
０・・・スタック制御回路、４１・・・アドレススタッ
ク、４２・・命令スタック、６０・・・ストリーム制御
回路、６１〜６４・・・ストリームレジスタ、２４０・
・・汎用４２．印令スタノ２ ２４・しシ“スタフ７プル ４２　句令スゲツク ６Ｑ　スゲツク剛拳回路

Claims (1)

1. 【特許請求の範囲】 １、命令の先行制御機構を有する情報処理装置において
   、 命令のアドレスを保持するアドレス保持手段と、サブル
   ーチンをコールするために後続する命令のアドレスを該
   アドレス保持手段に保持して分岐する第１の分岐命令を
   検出するコール検出手段と、サブルーチンからリターン
   するために該アドレス保持手段に保持されているアドレ
   スに分岐する第２の分岐命令を検出するリターン検出手
   段と、第１の分岐命令をコール検出手段が検出した場合
   に該第１の分岐命令に後続する１つ以上の命令を保持す
   る命令保持手段とを備え、 第２の分岐命令をリターン検出手段が検出した場合には
   、該命令保持手段に保持されている命令を取り出して処
   理を行うことを特徴とする情報処理装置。 ２、前記アドレス保持手段が命令で指定されるレジスタ
   であることを特徴とする特許請求の範囲第１項記載の情
   報処理装置。 ３、前記アドレス保持手段が命令で指定される特定の番
   号のレジスタであることを特徴とする特許請求の範囲第
   １項記載の情報処理装置。 ４、前記命令保持手段は、保持されている命令のアドレ
   スをも保持し、該命令保持手段に保持されているアドレ
   スと 前記アドレス保持手段に保持されているアドレスとを比
   較する比較手段を備え、前記リターン検出手段は該比較
   手段が一致を検出する前記第２の分岐命令を検出するこ
   とを特徴とする特許請求の範囲第１項から第３項のいず
   れか一つに記載の情報処理装置。 ５、前記命令保持手段を後入れ先出し（ＬＩＦ０：Ｌａ
   ｓｔ−Ｉｎ　Ｆｉｒｓｔ−Ｏｕｔ）により制御すること
   を特徴とする特許請求の範囲第１項から第４項のいずれ
   か一つに記載の情報処理装置。 ６、前記命令保持手段が一杯となりあふれた場合には、
   該命令保持手段に最も先に保持された命令を棄てて新し
   い命令を保持することを特徴とする特許請求の範囲第５
   項記載の情報処理装置。 ７、命令の先読みを行う少くとも２つ以上の命令バッフ
   ァを備え、前記命令保持手段として、命令バッファを共
   用することを特徴とする特許請求の範囲第１項から第６
   項のいずれか一つに記載の情報処理装置。