JPH02278337A - 命令キュー装置 - Google Patents
命令キュー装置Info
- Publication number
- JPH02278337A JPH02278337A JP10040989A JP10040989A JPH02278337A JP H02278337 A JPH02278337 A JP H02278337A JP 10040989 A JP10040989 A JP 10040989A JP 10040989 A JP10040989 A JP 10040989A JP H02278337 A JPH02278337 A JP H02278337A
- Authority
- JP
- Japan
- Prior art keywords
- block
- instruction
- instruction code
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 6
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 235000015278 beef Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は命令キュー装置に関し、特にマイクロコンビー
フ、−夕の先行処理等に用いられる命令キュー装置に関
する。
フ、−夕の先行処理等に用いられる命令キュー装置に関
する。
−ａにパイプライン処理を行でいるマイクロコンピュー
タでは、命令コードやオペランドデータをメモリから先
取りして蓄えておくバッファあるいはキューを備えてい
る。第１０図は従来技術による命令キュー装置のブロッ
ク図で命令コード先取り用のキューを備えたマイクロコ
ンピュータの命令コードフェッチ部の構成を示す図で、
第１１図と第１２図とはその動作図である。第１０図〜
第１２図においてＲＡＭ ＤＰＭはデュアルポートの
ＲＡＭで、ＡＯＯ，ＡＯＩ、 Ａ １０． Ａ １１の
４ワードの構成であり、バス制御部ＢＣＵから命令コー
ドＩＢが入力され、命令実行部ＥＸｔＪへ命令コードＯ
Ｂを出力し、命令キュー制御部ＱＣＵから２ビット幅の
書込みアドレスＷＡＤおよび２ビット幅の読出しアドレ
スＲＡＤが入力される。
タでは、命令コードやオペランドデータをメモリから先
取りして蓄えておくバッファあるいはキューを備えてい
る。第１０図は従来技術による命令キュー装置のブロッ
ク図で命令コード先取り用のキューを備えたマイクロコ
ンピュータの命令コードフェッチ部の構成を示す図で、
第１１図と第１２図とはその動作図である。第１０図〜
第１２図においてＲＡＭ ＤＰＭはデュアルポートの
ＲＡＭで、ＡＯＯ，ＡＯＩ、 Ａ １０． Ａ １１の
４ワードの構成であり、バス制御部ＢＣＵから命令コー
ドＩＢが入力され、命令実行部ＥＸｔＪへ命令コードＯ
Ｂを出力し、命令キュー制御部ＱＣＵから２ビット幅の
書込みアドレスＷＡＤおよび２ビット幅の読出しアドレ
スＲＡＤが入力される。
命令キュー制御部ＱＣＵには、バス制御部ＢＣＵからＲ
ＡＭ ＤＰＭへの命令コード書込み信号ＱＷＲが入力
され、命令実行部ＥＸＵからＲＡＭＤＰＭに基く命令コ
ード読出し信号ＱＲＤおよびキュークリア信号ＱＣＬＲ
が入力される。命令キュー制御部ＱＣＵはこれらの信号
より書込みアドレスＷＡＤと読出しアドレスＲＡＤとを
出力する。
ＡＭ ＤＰＭへの命令コード書込み信号ＱＷＲが入力
され、命令実行部ＥＸＵからＲＡＭＤＰＭに基く命令コ
ード読出し信号ＱＲＤおよびキュークリア信号ＱＣＬＲ
が入力される。命令キュー制御部ＱＣＵはこれらの信号
より書込みアドレスＷＡＤと読出しアドレスＲＡＤとを
出力する。
書込みアドレスＷＡＤは２ビット幅であり、バス制御部
ＢＣＵから入力される命令コードを書込むＲＡＭ Ｄ
ＰＭのアドレスを指示する。読出しアドレスＲＡＤも２
ビット幅であり、命令コードを読出すＲＡＭ ＤＰＭ
のアドレスを指示する。バス制御部ＢＣＵはバスアクセ
ス制御を行い、命令実行部ＥＸＵは命令の演算、転送等
を行う。
ＢＣＵから入力される命令コードを書込むＲＡＭ Ｄ
ＰＭのアドレスを指示する。読出しアドレスＲＡＤも２
ビット幅であり、命令コードを読出すＲＡＭ ＤＰＭ
のアドレスを指示する。バス制御部ＢＣＵはバスアクセ
ス制御を行い、命令実行部ＥＸＵは命令の演算、転送等
を行う。
次に第１０国の命令コードフェッチ部の動作を説明する
。この動作は次の３項目に分類できる。
。この動作は次の３項目に分類できる。
（１，）ＲＡＭ ＤＰＭへの書込み動作（２）ＲＡＭ
ＤＰＭからの読出し動作（３）キュークリア信号Ｑ
ＣＬ Ｒがアクティブの時の動作 以上の動作を第１１図〜第１２図を参照しながら説明す
る。
ＤＰＭからの読出し動作（３）キュークリア信号Ｑ
ＣＬ Ｒがアクティブの時の動作 以上の動作を第１１図〜第１２図を参照しながら説明す
る。
第１１８図は上述の（１〉項のＲＡＭ ＤＰＭへの書
込み動作を示す。国中のａ、）、ａｌはそれぞれ１ワー
ドの命令コードである。第１１図（Ａ）はＲＡＭ Ｄ
ＰＭのアドレス°’Ａｏｏ”（１ワード目）に命令コー
ドａ。が書込まれた状態を示す。
込み動作を示す。国中のａ、）、ａｌはそれぞれ１ワー
ドの命令コードである。第１１図（Ａ）はＲＡＭ Ｄ
ＰＭのアドレス°’Ａｏｏ”（１ワード目）に命令コー
ドａ。が書込まれた状態を示す。
この時、書込みアドレスＷＡＤは次のアドレス” Ａ
ＯＨ”を指している。読出しアドレスＲＡＤはアドレス
゛’ＡＯＯ”を指す。
ＯＨ”を指している。読出しアドレスＲＡＤはアドレス
゛’ＡＯＯ”を指す。
ここで命令コード書込み信号ＱＷＲがアクティブになる
と、書込みアドレスＷＡＤが“Ａｏｌ”を指すため第１
１図（Ｂ）のようにＲＡＭ ＤＰＭのアドレス“Ａ旧
°′にバス制御部ＢＣＵがらの命令コードａ１が格納さ
れ、書込みアドレスＷＡＤは１つ増加し“ＡＨＯ”を指
す。読出しアドレスＲＡＤは変化しない。
と、書込みアドレスＷＡＤが“Ａｏｌ”を指すため第１
１図（Ｂ）のようにＲＡＭ ＤＰＭのアドレス“Ａ旧
°′にバス制御部ＢＣＵがらの命令コードａ１が格納さ
れ、書込みアドレスＷＡＤは１つ増加し“ＡＨＯ”を指
す。読出しアドレスＲＡＤは変化しない。
第１２図は（２）項のＲＡＭ ＤＰＭがらの読出し動
作を示す。第１２図（Ａ）は第１１図（Ｂ）と同じ状態
である。ここで命令コード読出し信号ＱＲＤがアクティ
ブになると、読出しアドレスＲＡＤが”Ａ００″を指す
ことがらＲＡＭ ＤＰＭのアドレス゛ＡＯＯ” （１
ワード目）の命令コードａ（、が命令実行部ＥＸＵに出
力され、読出しアドレスＲＡＤは１つ増加しＡ ０１
”を指す。書込みアドレスＷＡＤは変化しない。（３）
項の場合サブルーチンコール命令等によりプログラムが
分岐する時にキュークリア信号ＱＣＬＲがアクティブに
なると、書込みアドレスＷＡＤ、読出しアドレスＲＡＤ
は“ｏ ｏ ”にリセットされる。
作を示す。第１２図（Ａ）は第１１図（Ｂ）と同じ状態
である。ここで命令コード読出し信号ＱＲＤがアクティ
ブになると、読出しアドレスＲＡＤが”Ａ００″を指す
ことがらＲＡＭ ＤＰＭのアドレス゛ＡＯＯ” （１
ワード目）の命令コードａ（、が命令実行部ＥＸＵに出
力され、読出しアドレスＲＡＤは１つ増加しＡ ０１
”を指す。書込みアドレスＷＡＤは変化しない。（３）
項の場合サブルーチンコール命令等によりプログラムが
分岐する時にキュークリア信号ＱＣＬＲがアクティブに
なると、書込みアドレスＷＡＤ、読出しアドレスＲＡＤ
は“ｏ ｏ ”にリセットされる。
次にプログラム中での動作を考える。通常は命令の実行
とは無関係に命令のフェッチ（ＲＡＭＤＰＭへの書込み
）を行い、命令実行部ＥＸＵの必要に応じて次の命令の
デコード（ＲＡＭ ＤＰＭからの読出し）を行う。サ
ブルーチンコール命令があると、−旦フエッチしたサブ
ルーチン後の命令をフラッシュしくＲＡＭ ＤＰＭの
命令コードを捨てる）、サブルーチンの命令コードをフ
ェッチし、実行する。リターン命令があるとサブルーチ
ンから復帰し、再び先程フラッシュしたサブルーチン後
の命令コードのフェッチ動作を行う。
とは無関係に命令のフェッチ（ＲＡＭＤＰＭへの書込み
）を行い、命令実行部ＥＸＵの必要に応じて次の命令の
デコード（ＲＡＭ ＤＰＭからの読出し）を行う。サ
ブルーチンコール命令があると、−旦フエッチしたサブ
ルーチン後の命令をフラッシュしくＲＡＭ ＤＰＭの
命令コードを捨てる）、サブルーチンの命令コードをフ
ェッチし、実行する。リターン命令があるとサブルーチ
ンから復帰し、再び先程フラッシュしたサブルーチン後
の命令コードのフェッチ動作を行う。
上述した従来の命令キュー装置は、サブルーチンコール
命令等があるとサブルーチンから復帰後の命令コードを
キューに蓄えていながらキューをフラッシュし、サブル
ーチンの処理後再び命令コードをメモリから先取りして
蓄えなければならず、復帰後の処理を再開するまでに時
間かががるという欠点がある。
命令等があるとサブルーチンから復帰後の命令コードを
キューに蓄えていながらキューをフラッシュし、サブル
ーチンの処理後再び命令コードをメモリから先取りして
蓄えなければならず、復帰後の処理を再開するまでに時
間かががるという欠点がある。
上述した従来の命令キュー装置に対し、本発明は記憶装
置内に複数のブロックを持ち、命令実行部ＥＸＵからの
指示でブロックを切替えるという相違点を有する。
置内に複数のブロックを持ち、命令実行部ＥＸＵからの
指示でブロックを切替えるという相違点を有する。
本発明の命令キュー装置は、マイクロコンピュータにお
いて、複数のブロックに分がれな記憶装置と、ブロック
切替信号により前記記憶装置のブロックの選択を行うブ
ロック制御部を、前記ブロック制御部に選択され命令コ
ード書込み信号と命令信号読出し信号とにより前記記憶
装置のブロック内の書込み読出し制御を行うキュー制御
部とを備えて構成される。
いて、複数のブロックに分がれな記憶装置と、ブロック
切替信号により前記記憶装置のブロックの選択を行うブ
ロック制御部を、前記ブロック制御部に選択され命令コ
ード書込み信号と命令信号読出し信号とにより前記記憶
装置のブロック内の書込み読出し制御を行うキュー制御
部とを備えて構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の構成を示すブロック図
であり、命令コード先取り用のキューを備えたマイクロ
コンピュータの命令コードフェッチ部の構成を示してお
り、第２図〜第５図は本発明の第１の実施例の動作図で
ある。
であり、命令コード先取り用のキューを備えたマイクロ
コンピュータの命令コードフェッチ部の構成を示してお
り、第２図〜第５図は本発明の第１の実施例の動作図で
ある。
ＲＡＭ ＤＰＭはデュアルポートのＲＡＭであり、Ａ
ＯＯ，ＡＯＩ、 ＡＨＯ，Ａ１１の４ワードで１ブロツ
クを構成し第１図に示すようにブロックＢ。
ＯＯ，ＡＯＩ、 ＡＨＯ，Ａ１１の４ワードで１ブロツ
クを構成し第１図に示すようにブロックＢ。
ブロックＢ１＋ブロックＢ２およびブロックＢ３の４つ
のブロックで構成されている。ブロックＢ、では、バス
制御部ＢＣＵから命令コードＩＢが入力され、命令実行
部ＥＸＵへ命令コードＯＢを出力し、命令キュー制御部
ＱＣＵｏから２ビット幅の書込みアドレスＷＡＤｏと２
ビット幅の読出しアドレスＲＡＤＯとが入力される。他
のブロックも同様でありブロックＢ、は命令コードＩＢ
が入力され、命令コードＯＢを出力し、命令キュー制御
部ＱＣＵ、から読出しアドレスＲＡＤ、と書込みアドレ
スＷＡＤ、とを入力する。
のブロックで構成されている。ブロックＢ、では、バス
制御部ＢＣＵから命令コードＩＢが入力され、命令実行
部ＥＸＵへ命令コードＯＢを出力し、命令キュー制御部
ＱＣＵｏから２ビット幅の書込みアドレスＷＡＤｏと２
ビット幅の読出しアドレスＲＡＤＯとが入力される。他
のブロックも同様でありブロックＢ、は命令コードＩＢ
が入力され、命令コードＯＢを出力し、命令キュー制御
部ＱＣＵ、から読出しアドレスＲＡＤ、と書込みアドレ
スＷＡＤ、とを入力する。
キュー制御部ＱＣＵｆｌには、バス制御部ＢＣＵからＲ
ＡＭ ＤＰＭへの命令コード書込み信号ＱＷＲが入力
され、命令実行部ＥＸＵからＲＡＭＤＰＭからの命令コ
ード読出し信号ＱＲＤとブロック制御部ＱＢＣから２ビ
ット幅のブロック選択信号ＢＳとが入力される。ブロッ
ク選択信号ＢＳによりキュー制御部ＱＣＵ、が選択され
ると、キュー制御部ＱＣＵ、は入力された信号からＲＡ
ＭＤＰＭのブロックＢ、ｌに対して書込みアドレスＷＡ
Ｄ、と読出しアドレスＲＡＤ、とを出力するブロックが
切替っても、書込みアドレスＷＡＤｎ読出しアドレスＲ
ＡＤ、はキュー制御部ＱＣＵ。
ＡＭ ＤＰＭへの命令コード書込み信号ＱＷＲが入力
され、命令実行部ＥＸＵからＲＡＭＤＰＭからの命令コ
ード読出し信号ＱＲＤとブロック制御部ＱＢＣから２ビ
ット幅のブロック選択信号ＢＳとが入力される。ブロッ
ク選択信号ＢＳによりキュー制御部ＱＣＵ、が選択され
ると、キュー制御部ＱＣＵ、は入力された信号からＲＡ
ＭＤＰＭのブロックＢ、ｌに対して書込みアドレスＷＡ
Ｄ、と読出しアドレスＲＡＤ、とを出力するブロックが
切替っても、書込みアドレスＷＡＤｎ読出しアドレスＲ
ＡＤ、はキュー制御部ＱＣＵ。
により前の状態が保持される。
ブロック制御部ＱＢＣには命令実行部ＥＸＵからブロッ
ク番号増加信号ＱＢ ＩＮＣとブロック番号減少信号Ｑ
ＢＤＥＣとが入力され、これらの信号に従ってブロック
選択信号ＢＳを出力する。ブロック選択信号ＢＳにより
キュー制御部ＱＣＵｆｌとＲＡＭ ＤＰＭのブロック
Ｂ、からなる命令キューが選択される。バス制御部ＢＣ
Ｕと命令実行部ＥＸＵについては、本発明と直接の関係
はないため説明を省略する。
ク番号増加信号ＱＢ ＩＮＣとブロック番号減少信号Ｑ
ＢＤＥＣとが入力され、これらの信号に従ってブロック
選択信号ＢＳを出力する。ブロック選択信号ＢＳにより
キュー制御部ＱＣＵｆｌとＲＡＭ ＤＰＭのブロック
Ｂ、からなる命令キューが選択される。バス制御部ＢＣ
Ｕと命令実行部ＥＸＵについては、本発明と直接の関係
はないため説明を省略する。
次に、第１図の命令コードフェッチ部の動作を説明する
。この動作は次の４項目に分類される。
。この動作は次の４項目に分類される。
（１）ＲＡＭ ＤＰＭへの書込み動作（２）ＲＡＭ
ＤＰＭからの読出し動作（３）ブロック番号増加信号
ＱＢ Ｉ ＮＣがアクティブの時の動作 （４）ブロック番号減少信号ＱＢＤＥＣがアクティブの
時の動作 以上の動作を第２図〜第５図を参照しながら説明する。
ＤＰＭからの読出し動作（３）ブロック番号増加信号
ＱＢ Ｉ ＮＣがアクティブの時の動作 （４）ブロック番号減少信号ＱＢＤＥＣがアクティブの
時の動作 以上の動作を第２図〜第５図を参照しながら説明する。
第２図は上述の（１）項のＲＡＭＤＰＭへの言込み動作
を示す、図中のａ、）、ａｌはそれぞれ１ワードの命令
コードである。第２図（Ａ）はブロック選択信号ＢＳが
“ｏ ｏ ”でキュー制御部Ｑ ＣＵ ｏが選択され、
ＲＡＭ ＤＰＭのブロックＢＯアドレス°’Ａｏｏ
（１ワード目）に命令コードａ。が書込まれた状態を
示す。この時書込みアドレスＷＡＤＯは次のアドレス“
Ａ ｏＨ”を指している。読出しアドレスＲＡＤ、はア
ドレス“Ａｏｏ”を指している。ここで命令コード書込
み信号ＱＷＲがアクティブになると、書込みアドレスＷ
ＡＤｏが“Ａ Ｏ１”を指し、またキュー制御部ＱＣＵ
、が選択されていることから第２図（Ｂ）のようにＲＡ
Ｍ ＤＰＭのブロックＢ。のアドレス゛Ａ ０１”に
バス制御部ＢＣＵからの命令コードａ１が格納され、書
込みアドレスＷＡＤｏは１つ増加し’ Ａ １ ｏ”を
指す。ブロック選択信号ＢＳは“ｏｏ”のままで、読出
しアドレスＲＡＤ、も“ＡＯＯ”を指したまま変化しな
い。
を示す、図中のａ、）、ａｌはそれぞれ１ワードの命令
コードである。第２図（Ａ）はブロック選択信号ＢＳが
“ｏ ｏ ”でキュー制御部Ｑ ＣＵ ｏが選択され、
ＲＡＭ ＤＰＭのブロックＢＯアドレス°’Ａｏｏ
（１ワード目）に命令コードａ。が書込まれた状態を
示す。この時書込みアドレスＷＡＤＯは次のアドレス“
Ａ ｏＨ”を指している。読出しアドレスＲＡＤ、はア
ドレス“Ａｏｏ”を指している。ここで命令コード書込
み信号ＱＷＲがアクティブになると、書込みアドレスＷ
ＡＤｏが“Ａ Ｏ１”を指し、またキュー制御部ＱＣＵ
、が選択されていることから第２図（Ｂ）のようにＲＡ
Ｍ ＤＰＭのブロックＢ。のアドレス゛Ａ ０１”に
バス制御部ＢＣＵからの命令コードａ１が格納され、書
込みアドレスＷＡＤｏは１つ増加し’ Ａ １ ｏ”を
指す。ブロック選択信号ＢＳは“ｏｏ”のままで、読出
しアドレスＲＡＤ、も“ＡＯＯ”を指したまま変化しな
い。
第３図は上述の（２）項のＲＡＭ ＤＰＭからの読出
し動作を示す。第３図（Ａ）は第２図（Ｂ）と同じ状態
である。ここで命令コード読出し信号ＱＲＤがアクティ
ブになると、キュー制御部ＱＣＵｏの読出しアドレスＲ
ＡＤｏがＡＯＯ”を指すことから第３図（Ｂ）のように
ＲＡＭ ＤＰＭのブロックＢｏアドレス”ＡＯＯ“′
の命令コードａ。
し動作を示す。第３図（Ａ）は第２図（Ｂ）と同じ状態
である。ここで命令コード読出し信号ＱＲＤがアクティ
ブになると、キュー制御部ＱＣＵｏの読出しアドレスＲ
ＡＤｏがＡＯＯ”を指すことから第３図（Ｂ）のように
ＲＡＭ ＤＰＭのブロックＢｏアドレス”ＡＯＯ“′
の命令コードａ。
が命令実行部ＥＸＵに出力される。読出しアドレスＲＡ
Ｄｏは１だけ増加しＡ ０１””を指す。ブロツク選択
信号ＢＳは“。。′のままで書込みアドレスＷＡＤＯも
“Ａ１０”を指しなまま変化しない。
Ｄｏは１だけ増加しＡ ０１””を指す。ブロツク選択
信号ＢＳは“。。′のままで書込みアドレスＷＡＤＯも
“Ａ１０”を指しなまま変化しない。
第４図は上述の（３）項のブロック番号増加信号ＱＢ
Ｉ ＮＣがアクティブの場合の動作を示す。第４図（Ａ
）は第３図（Ｂ）と同じ状態である。ここでサブルーチ
ンコールがあるとブロック番号増加信号ＱＢ Ｉ ＮＣ
がアクティブになり、第４図（Ｂ）のようにブロック選
択信号ＢＳは１だけ増加して′＋ ０１＋＋になり、キ
ュー制御部ＱＣＵ、が選択され、キュー制御部ＱＣＵ１
から出力される書込みアドレスＷＡＤＩ と読出しアド
レスＲＡＤ。
Ｉ ＮＣがアクティブの場合の動作を示す。第４図（Ａ
）は第３図（Ｂ）と同じ状態である。ここでサブルーチ
ンコールがあるとブロック番号増加信号ＱＢ Ｉ ＮＣ
がアクティブになり、第４図（Ｂ）のようにブロック選
択信号ＢＳは１だけ増加して′＋ ０１＋＋になり、キ
ュー制御部ＱＣＵ、が選択され、キュー制御部ＱＣＵ１
から出力される書込みアドレスＷＡＤＩ と読出しアド
レスＲＡＤ。
とは°“ｏｏ”にリセットされる。このブロックＢ。
内では先に第２図、第３図を用いて説明したブロックＢ
。のＲＡＭ ＤＰＭへの書込み読出し動作と同様に動
作する。
。のＲＡＭ ＤＰＭへの書込み読出し動作と同様に動
作する。
第５図は上述の（４）項のブロック番号減少信号ＱＢＤ
ＥＣがアクティブの場合の動作を示す。第５図（Ａ）は
第４図（Ｂ）と同じ状態である。ここでサブルーチンか
らの復帰があるとブロック番号減少信号ＱＢＤＥＣがア
クティブになり、第５図（Ｂ）のようにブロック選択信
号ＢＳは１減少して“ｏｏ＋＋になり、キュー制御部Ｑ
ＣＵ、が再び選択される。キュー制御部ＱＣｕｏから出
力される書込みアドレスＷＡＤｏは、キュー制御部ＱＣ
Ｕｌに切替わる前のアドレス゛ＡｌＯ”を指し、読出し
アドレスＲＡＤｏも同様に“Ａ ０１”を指す。
ＥＣがアクティブの場合の動作を示す。第５図（Ａ）は
第４図（Ｂ）と同じ状態である。ここでサブルーチンか
らの復帰があるとブロック番号減少信号ＱＢＤＥＣがア
クティブになり、第５図（Ｂ）のようにブロック選択信
号ＢＳは１減少して“ｏｏ＋＋になり、キュー制御部Ｑ
ＣＵ、が再び選択される。キュー制御部ＱＣｕｏから出
力される書込みアドレスＷＡＤｏは、キュー制御部ＱＣ
Ｕｌに切替わる前のアドレス゛ＡｌＯ”を指し、読出し
アドレスＲＡＤｏも同様に“Ａ ０１”を指す。
ここで命令コード読出し信号ＱＲＤがアクティブになる
と、ブロックＢｏのアドレス“Ａ ０１ ”の命令コー
ドａ１が命令実行部ＥＸＵに出力される。
と、ブロックＢｏのアドレス“Ａ ０１ ”の命令コー
ドａ１が命令実行部ＥＸＵに出力される。
次に第１図の命令コードフェッチ部の動作例として、第
６図に示す命令コードフローの場合を考える。第６図（
Ａ）においてａ、）、Ｓ、ａ３〜ａ４はメインルーチン
の命令コードであり、ｂｏ。
６図に示す命令コードフローの場合を考える。第６図（
Ａ）においてａ、）、Ｓ、ａ３〜ａ４はメインルーチン
の命令コードであり、ｂｏ。
Ｒはサブルーチンの命令コードである。Ｓはサブルーチ
ンコール命令、Ｒはリターン命令であり、各命令コード
は１ワード命令とする＊ＣＯ＋ ＣＩはサブルーチンに
続くアドレスにある他のルーチンの命令コードである。
ンコール命令、Ｒはリターン命令であり、各命令コード
は１ワード命令とする＊ＣＯ＋ ＣＩはサブルーチンに
続くアドレスにある他のルーチンの命令コードである。
第６図（Ｂ）は第６図（Ａ）のフローを実行タイミング
毎に図表にしたもので、Ｔｏ〜Ｔ１□はタイミング、Ｑ
ＷＲは命令コード書込み信号、ＱＲＤは命令コード読出
し信号、ＷＲＤｎはＲＡＭ ＤＰＭの書込みアドレス
、ＩＢはフェッチする命令コード、ＲＡＤ、はＲＡＭ
ＤＰＭの読出しアドレス、ＯＢはく実行する）命令コ
ード、ＱＢ Ｉ ＮＣはブロック番号増加信号、ＱＢＤ
ＥＣはブロック番号減少信号、ＢＳはブロック選択信号
である。また、命令コード信号とブロック制御信号の“
１′はアクティブ状態を示す。
毎に図表にしたもので、Ｔｏ〜Ｔ１□はタイミング、Ｑ
ＷＲは命令コード書込み信号、ＱＲＤは命令コード読出
し信号、ＷＲＤｎはＲＡＭ ＤＰＭの書込みアドレス
、ＩＢはフェッチする命令コード、ＲＡＤ、はＲＡＭ
ＤＰＭの読出しアドレス、ＯＢはく実行する）命令コ
ード、ＱＢ Ｉ ＮＣはブロック番号増加信号、ＱＢＤ
ＥＣはブロック番号減少信号、ＢＳはブロック選択信号
である。また、命令コード信号とブロック制御信号の“
１′はアクティブ状態を示す。
以下第６図（Ａ）および（Ｂ）の動作の説明を行う。
タイミング′ｒｏではキュー制御部ＱＣＵｏの言込みア
ドレスはＷＡＤｏ、読出しアドレスＲＡＤＯはｏｏ”で
アドレス°’Ａｏｏ”を指し、ブロック選択信号ＢＳは
、。″でブロックＢ。を指すとする。タイミングＴ、で
は命令コード書込み信号Ｑ Ｗ Ｒがアクティブであり
、ＲＡＭ ＤＰＭのブロックＢｏアドレス゛’Ａ００
”に命令コードａ、）が書込まれる。タイミングＴ２で
は、命令コード書込み信号ＱＷＲと命令コード読出し信
号ＱＲＤが同時にアクティブであり、ＲＡＭ ＤＰＭ
のブロックＢｏアドレス“Ａｏｌ”°に命令コードＳが
書込まれ、ＲＡＭ ＤＰＭのブロックＢｏアドレス“
”ＡＯＯ”の命令コードａ、）が読出される。タイミン
グＴ３では命令コードａＯによりバスを使用しているた
め、フェッチも次の命令のデコードも起きない。
ドレスはＷＡＤｏ、読出しアドレスＲＡＤＯはｏｏ”で
アドレス°’Ａｏｏ”を指し、ブロック選択信号ＢＳは
、。″でブロックＢ。を指すとする。タイミングＴ、で
は命令コード書込み信号Ｑ Ｗ Ｒがアクティブであり
、ＲＡＭ ＤＰＭのブロックＢｏアドレス゛’Ａ００
”に命令コードａ、）が書込まれる。タイミングＴ２で
は、命令コード書込み信号ＱＷＲと命令コード読出し信
号ＱＲＤが同時にアクティブであり、ＲＡＭ ＤＰＭ
のブロックＢｏアドレス“Ａｏｌ”°に命令コードＳが
書込まれ、ＲＡＭ ＤＰＭのブロックＢｏアドレス“
”ＡＯＯ”の命令コードａ、）が読出される。タイミン
グＴ３では命令コードａＯによりバスを使用しているた
め、フェッチも次の命令のデコードも起きない。
タイミングＴ４で命令コード書込み信号ＱＷＲと命令コ
ード読出し信号ＱＲＤがアクティブであり、ＲＡＭ
ＤＰＭのブロックＢｏアドレスＩＩ Ａ 、 ｏＩ＋に
命令コードａ２が書込まれ、Ｒ，ＡＭＤＰＭのブロック
Ｂｏアドレス′″Ａ ＯＩ ”の命令コードＳが読出さ
れる。Ｓはサブルーチンコール命令であるからブロック
番号増加信号ＱＢ Ｉ ＮＣがアクティブになり、ブロ
ック選択信号ＢＳは１だけ増加して′°ｏ１′′となり
、キュー制御部ＱＣＵ。
ード読出し信号ＱＲＤがアクティブであり、ＲＡＭ
ＤＰＭのブロックＢｏアドレスＩＩ Ａ 、 ｏＩ＋に
命令コードａ２が書込まれ、Ｒ，ＡＭＤＰＭのブロック
Ｂｏアドレス′″Ａ ＯＩ ”の命令コードＳが読出さ
れる。Ｓはサブルーチンコール命令であるからブロック
番号増加信号ＱＢ Ｉ ＮＣがアクティブになり、ブロ
ック選択信号ＢＳは１だけ増加して′°ｏ１′′となり
、キュー制御部ＱＣＵ。
とＲＡＭ ＤＰＭのブロックＢ１とが選択される。
タイミングＴ５でサブルーチンの先頭アドレスのため、
キュー制御部ＱＣＵ、の書込みアドレスＷＡＤｌと読出
しアドレスＲＡＤ、とは“ｏｏ″°にリセットされ出力
される。タイミングＴ６では命令コード書込み信号ＱＷ
Ｒがアクティブであり、ＲＡＭ ＤＰＭのブロックＢ
１アドレス゛”ＡＯＯ”にサブルーチンの命令コードｂ
Ｏが書込まれる。
キュー制御部ＱＣＵ、の書込みアドレスＷＡＤｌと読出
しアドレスＲＡＤ、とは“ｏｏ″°にリセットされ出力
される。タイミングＴ６では命令コード書込み信号ＱＷ
Ｒがアクティブであり、ＲＡＭ ＤＰＭのブロックＢ
１アドレス゛”ＡＯＯ”にサブルーチンの命令コードｂ
Ｏが書込まれる。
タイミングＴ７では命令コード書込み信号ＱＷＲと命令
コード読出し信号ＱＲＤがアクティブであり、ＲＡＭ
ＤＰＭのブロックＢ１アドレス“ＡＯ＋ に命令コ
ードＲが書込まれ、アドレス“Ａｏ。”の命令コードｂ
。が読出される。
コード読出し信号ＱＲＤがアクティブであり、ＲＡＭ
ＤＰＭのブロックＢ１アドレス“ＡＯ＋ に命令コ
ードＲが書込まれ、アドレス“Ａｏ。”の命令コードｂ
。が読出される。
タイミングＴ８では命令コード書込み信号ＱＷＲがアク
ティブであり、ＲＡＭ ＤＰＭのブロックＢ１アドレ
ス” Ａ ！０”に命令コードｃｏが書込まれる。タイ
ミングＴ９では命令コード書込み信号ＱＷＲと命令コー
ド読出し信号ＱＲＤがアクティブであり、ＲＡＭ Ｄ
ＰＭのブロックＢ１アドレス“’ Ａ １１ ”に命令
コードＣ１が書込まれ、アドレス“’ Ａ ｏｌｏｏの
命令コードＲが読出される。Ｒはリターン命令であるか
らブロック番号減少信号ＱＢＤＥＣがアクティブになり
、ブロック選択信号ＢＳはｌ減少して°“ｏ ｏ ”に
なり、キュー制御部ＱＣＵｏとＲＡＭ ＤＰＭのブロ
ックＢ。が選択される。
ティブであり、ＲＡＭ ＤＰＭのブロックＢ１アドレ
ス” Ａ ！０”に命令コードｃｏが書込まれる。タイ
ミングＴ９では命令コード書込み信号ＱＷＲと命令コー
ド読出し信号ＱＲＤがアクティブであり、ＲＡＭ Ｄ
ＰＭのブロックＢ１アドレス“’ Ａ １１ ”に命令
コードＣ１が書込まれ、アドレス“’ Ａ ｏｌｏｏの
命令コードＲが読出される。Ｒはリターン命令であるか
らブロック番号減少信号ＱＢＤＥＣがアクティブになり
、ブロック選択信号ＢＳはｌ減少して°“ｏ ｏ ”に
なり、キュー制御部ＱＣＵｏとＲＡＭ ＤＰＭのブロ
ックＢ。が選択される。
タイミングＴｌｏでキュー制御部ＱＣＵｏからブロック
を切替える前の書込みアドレスＷＡＤ。
を切替える前の書込みアドレスＷＡＤ。
ｔｔ”と読出しアドレスＲＡＤｏ ｔｏ”が出力され
る。タイミングＴ１１では命令コード書込み信号ＱＷＲ
と命令コード読出し信号ＱＲＤとがアクティブであり、
ＲＡＭ ＤＰＭのブロックＢｏのアドレス゛Ａｌｌ”
に命令コードａ３が書込まれ、アドレス゛Ａ１０”のメ
インルーチンの命令コードａ２が読出される。書込みア
ドレスＷＡＤＯはインクリメントしてｏｏ”に戻る。タ
イミングＴ１□では命令コード書込み信号ＱＷＲがアク
ティブであり、ＲＡＭ ＤＰＭのブロックＢ。アドレ
ス゛Ａｏｏ”に命令コードａ４が書込まれる。
る。タイミングＴ１１では命令コード書込み信号ＱＷＲ
と命令コード読出し信号ＱＲＤとがアクティブであり、
ＲＡＭ ＤＰＭのブロックＢｏのアドレス゛Ａｌｌ”
に命令コードａ３が書込まれ、アドレス゛Ａ１０”のメ
インルーチンの命令コードａ２が読出される。書込みア
ドレスＷＡＤＯはインクリメントしてｏｏ”に戻る。タ
イミングＴ１□では命令コード書込み信号ＱＷＲがアク
ティブであり、ＲＡＭ ＤＰＭのブロックＢ。アドレ
ス゛Ａｏｏ”に命令コードａ４が書込まれる。
第７図は本発明の第２の実施例であり、記憶装置として
ＲＡＭのかわりにシフトレジスタ５ＲＥＧを使用する他
は第１の実施例と同じである。
ＲＡＭのかわりにシフトレジスタ５ＲＥＧを使用する他
は第１の実施例と同じである。
シフトレジスタ５ＲＥＧはレジスタＲＯｏ、 ＲＯｌ。
ＲｌｏおよびＲ１１の４つのレジスタで４段のシフトレ
ジスタのブロックを構成し、第７図に示すようにブロッ
クＢ Ｏ＋ブロックＢｌ、ブロックＢ２およびブロック
Ｂ３の４つのブロックで構成されている。
ジスタのブロックを構成し、第７図に示すようにブロッ
クＢ Ｏ＋ブロックＢｌ、ブロックＢ２およびブロック
Ｂ３の４つのブロックで構成されている。
ブロックＢイには命令キュー制御部ＱＣｔＪｆｌから出
力されるシフト信号ＢＳ、、および２ビット幅の読出し
アドレスＲＡＤ、、バス制御部ＢＣＵから出力される命
令コードＩＢが入力され、命令実行部ＥＸＵへ命令コー
ドＯＢを出力する。命令キュー制弾部ＱＣＵ、は、シフ
トレジスタ５ＲＥＧのブロックＢ、、に対しシフト信号
ＢＳ、読出しアドレスＲ、Ａ Ｄ 、、を出力する。読
出しアドレスＲ，ＡＤ。
力されるシフト信号ＢＳ、、および２ビット幅の読出し
アドレスＲＡＤ、、バス制御部ＢＣＵから出力される命
令コードＩＢが入力され、命令実行部ＥＸＵへ命令コー
ドＯＢを出力する。命令キュー制弾部ＱＣＵ、は、シフ
トレジスタ５ＲＥＧのブロックＢ、、に対しシフト信号
ＢＳ、読出しアドレスＲ、Ａ Ｄ 、、を出力する。読
出しアドレスＲ，ＡＤ。
は１回目の命令コードの書込みではインクリメントしな
いものとする。この他は第１の実施例と同じであるので
説明を省略する。
いものとする。この他は第１の実施例と同じであるので
説明を省略する。
次に第７図の命令コードフェッチ部の動作を説明する。
この動作は次の項目に分類できる。
り１）シフトレジスタ５ＲＥＧへの書込み動作（２）シ
フトレジスタ５ＲＥＧからの読出し動作（３）ブロック
番号増加信号ＱＢ Ｉ ＮＣがアクティブの場合の動作 （４）ブロック番号減少信号ＱＢＤＥＣがアクティブの
場合の動作 以上の動作を第８図、第９図を参照して説明する。図中
のａ、）、ａｌは１ワードの命令コードである。
フトレジスタ５ＲＥＧからの読出し動作（３）ブロック
番号増加信号ＱＢ Ｉ ＮＣがアクティブの場合の動作 （４）ブロック番号減少信号ＱＢＤＥＣがアクティブの
場合の動作 以上の動作を第８図、第９図を参照して説明する。図中
のａ、）、ａｌは１ワードの命令コードである。
第８図は上述の（１）項のシフトレジスタ５ＲＥＧへの
書込み動作を示す。第８図（Ａ）はキュー制御部ＱＣＵ
Ｏが選択されシフトレジスタ５ＲＥＧのブロックＢｏレ
ジスタＲｏｏに命令コードａＯが書込まれた状態を示す
、読出しアドレスＲＡＤＯは“ｏｏ”でシフトレジスタ
５ＲＥＧのブロックＢ。レジスタ゛ＲＯＯ”を指してい
る。ここで命令コード書込み信号ＱＷＲがアクティブに
なるとブロックＢ、のシフト信号ＢＳＯがアクティブに
なり、第８図（Ｂ）のようにブロックＢ。は−段シフト
し、レジスタＦ？、ｏｏにあった命令コードａＯはレジ
スタＲＯ１に移り、レジスタＲＯ，にバス制御部ＢＣＬ
Ｉから命令コードａ１が書込まれ、読出しアドレスＲＡ
Ｄ、は１増加しレジスダ“Ｒｏｔ”を指す。
書込み動作を示す。第８図（Ａ）はキュー制御部ＱＣＵ
Ｏが選択されシフトレジスタ５ＲＥＧのブロックＢｏレ
ジスタＲｏｏに命令コードａＯが書込まれた状態を示す
、読出しアドレスＲＡＤＯは“ｏｏ”でシフトレジスタ
５ＲＥＧのブロックＢ。レジスタ゛ＲＯＯ”を指してい
る。ここで命令コード書込み信号ＱＷＲがアクティブに
なるとブロックＢ、のシフト信号ＢＳＯがアクティブに
なり、第８図（Ｂ）のようにブロックＢ。は−段シフト
し、レジスタＦ？、ｏｏにあった命令コードａＯはレジ
スタＲＯ１に移り、レジスタＲＯ，にバス制御部ＢＣＬ
Ｉから命令コードａ１が書込まれ、読出しアドレスＲＡ
Ｄ、は１増加しレジスダ“Ｒｏｔ”を指す。
第９図は上述のり２）項のシフトレジスタ５ＲＥＧから
の読出し動作を示す。第９図（Ａ）は第８図（Ｂ）と同
じ状態を示す。ここで命令コード読出し信号ＱＲＤがア
クティブになると、ブロック選択信号ＢＳがｏｏ”であ
り、読出しアドレスＲＡＤがレジスタ“Ｒｏ１°′を指
すことから第９図（Ｂ）のようにレジスタＲＯ１の命令
コードａＯが命令実行部ＥＸＵに出力され、読出しアド
レスＲＡＤは１減少しレジスタ゛’ Ｒｏｏ’”を指す
。上述の（３）項の場合、ブロック番号増加信号がアク
ティブになると、ブロック選択信号ＢＳは１だけ増加し
て“ｏｏ”から゛。！°′となり、読出しアドレスＲＡ
Ｄ、は”ｏｏ”から°゛。１゛′となり、読出しアドレ
スＲＡＤＩは“ｏ ｏ ”にリセットされる。上述の第
（４）項の場合は第１の実施例と同じであるので説明を
省略する。
の読出し動作を示す。第９図（Ａ）は第８図（Ｂ）と同
じ状態を示す。ここで命令コード読出し信号ＱＲＤがア
クティブになると、ブロック選択信号ＢＳがｏｏ”であ
り、読出しアドレスＲＡＤがレジスタ“Ｒｏ１°′を指
すことから第９図（Ｂ）のようにレジスタＲＯ１の命令
コードａＯが命令実行部ＥＸＵに出力され、読出しアド
レスＲＡＤは１減少しレジスタ゛’ Ｒｏｏ’”を指す
。上述の（３）項の場合、ブロック番号増加信号がアク
ティブになると、ブロック選択信号ＢＳは１だけ増加し
て“ｏｏ”から゛。！°′となり、読出しアドレスＲＡ
Ｄ、は”ｏｏ”から°゛。１゛′となり、読出しアドレ
スＲＡＤＩは“ｏ ｏ ”にリセットされる。上述の第
（４）項の場合は第１の実施例と同じであるので説明を
省略する。
以上説明したように書込み読出し動作を行う。
この実施例では読出し位置のみ指示すれば良いという利
点がある。
点がある。
第２の実施例では書込むレジスタを固定し、読出すレジ
スタを指示したが読出すレジスタを固定し、書込むレジ
スタを指示しても同様の動作ができる。
スタを指示したが読出すレジスタを固定し、書込むレジ
スタを指示しても同様の動作ができる。
以上説明したように本発明は、複数のブロックを持つ記
憶手段を有することにより、先取りしたデータを有効に
使用することができるようになり、サブルーチン処理か
らの復帰しメインルーチンの処理を高速に再開できると
いう効果がある。
憶手段を有することにより、先取りしたデータを有効に
使用することができるようになり、サブルーチン処理か
らの復帰しメインルーチンの処理を高速に再開できると
いう効果がある。
第１図は本発明の第１の実施例の構成を示すブロック図
、第２図〜第５図は第１の実施例の動作説明図、第６図
（Ａ）および（Ｂ）はそれぞれ第１の実施例の命令コー
ドの１例のコードフロー図および実行タイミングごとの
図表、第７図は第２の実施例の構成を示すブロック図、
第８図および第９図は第２の実施例の動作説明図、第１
０図は従来の技術による命令キュー装置のブロック図、
第１１図〜第１２図は従来例の技術による命令キューの
動作の説明図である。 Ｄ Ｐ Ｍ ・−ＲＡ Ｍ、Ｉ Ｂ 、 ＯＢ・・・命
令コード、ＱＣＵｏ・・・キュー制御部、ＱＢＣ・・・
ブロック制御部、ＲＡＤ、・・・読出しアドレス、ＷＡ
ＤＩ、・・・書込みアドレス、ＢＳ・・・ブロック選択
信号、ＱＷＲ・・・命令コード書込み信号、ＱＲＤ・・
・命令コード読出し信号、ＱＢ Ｉ ＮＣ・・・ブロッ
ク番号増加信号、ＱＢＤＥＣ・・・ブロック番号減少信
号、ＢＣＵ・・・バス制御部、Ｅ Ｘ Ｕ−・・命令実
行部、Ｂ ｇ Ａ ｏｏ〜Ｂ ３ Ａ １１−ＲＡ Ｍ
のワード、Ｂ ＯＲ００””−８３Ｒ１１”’レジスタ
、５ＲＥＧ・・・シフトレジスタ。
、第２図〜第５図は第１の実施例の動作説明図、第６図
（Ａ）および（Ｂ）はそれぞれ第１の実施例の命令コー
ドの１例のコードフロー図および実行タイミングごとの
図表、第７図は第２の実施例の構成を示すブロック図、
第８図および第９図は第２の実施例の動作説明図、第１
０図は従来の技術による命令キュー装置のブロック図、
第１１図〜第１２図は従来例の技術による命令キューの
動作の説明図である。 Ｄ Ｐ Ｍ ・−ＲＡ Ｍ、Ｉ Ｂ 、 ＯＢ・・・命
令コード、ＱＣＵｏ・・・キュー制御部、ＱＢＣ・・・
ブロック制御部、ＲＡＤ、・・・読出しアドレス、ＷＡ
ＤＩ、・・・書込みアドレス、ＢＳ・・・ブロック選択
信号、ＱＷＲ・・・命令コード書込み信号、ＱＲＤ・・
・命令コード読出し信号、ＱＢ Ｉ ＮＣ・・・ブロッ
ク番号増加信号、ＱＢＤＥＣ・・・ブロック番号減少信
号、ＢＣＵ・・・バス制御部、Ｅ Ｘ Ｕ−・・命令実
行部、Ｂ ｇ Ａ ｏｏ〜Ｂ ３ Ａ １１−ＲＡ Ｍ
のワード、Ｂ ＯＲ００””−８３Ｒ１１”’レジスタ
、５ＲＥＧ・・・シフトレジスタ。
Claims (1)
- マイクロコンピュータにおいて、複数のブロックに分か
れた記憶装置と、ブロック切替信号により前記記憶装置
のブロックの選択を行うブロック制御部と、前記ブロッ
ク制御部に選択され命令コード書込み信号と命令信号読
出し信号とにより前記記憶装置のブロック内の書込み読
出し制御を行うキュー制御部とを備えて成ることを特徴
とする命令キュー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10040989A JPH02278337A (ja) | 1989-04-19 | 1989-04-19 | 命令キュー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10040989A JPH02278337A (ja) | 1989-04-19 | 1989-04-19 | 命令キュー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278337A true JPH02278337A (ja) | 1990-11-14 |
Family
ID=14273181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10040989A Pending JPH02278337A (ja) | 1989-04-19 | 1989-04-19 | 命令キュー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256720B1 (en) | 1991-07-08 | 2001-07-03 | Seiko Epson Corporation | High performance, superscalar-based computer system with out-of-order instruction execution |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128338A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 命令バツフア・スタツク方式 |
| JPS62285140A (ja) * | 1986-06-04 | 1987-12-11 | Hitachi Ltd | 情報処理装置 |
-
1989
- 1989-04-19 JP JP10040989A patent/JPH02278337A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128338A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 命令バツフア・スタツク方式 |
| JPS62285140A (ja) * | 1986-06-04 | 1987-12-11 | Hitachi Ltd | 情報処理装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256720B1 (en) | 1991-07-08 | 2001-07-03 | Seiko Epson Corporation | High performance, superscalar-based computer system with out-of-order instruction execution |
| US6272619B1 (en) | 1991-07-08 | 2001-08-07 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6647485B2 (en) | 1991-07-08 | 2003-11-11 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6915412B2 (en) | 1991-07-08 | 2005-07-05 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6934829B2 (en) | 1991-07-08 | 2005-08-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6986024B2 (en) | 1991-07-08 | 2006-01-10 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233670B1 (en) | Superscalar processor with direct result bypass between execution units having comparators in execution units for comparing operand and result addresses and activating result bypassing | |
| US7694109B2 (en) | Data processing apparatus of high speed process using memory of low speed and low power consumption | |
| US5075840A (en) | Tightly coupled multiprocessor instruction synchronization | |
| US8195920B2 (en) | Active memory command engine and method | |
| US7584343B2 (en) | Data reordering processor and method for use in an active memory device | |
| US5404552A (en) | Pipeline risc processing unit with improved efficiency when handling data dependency | |
| US20040103262A1 (en) | Vector register file with arbitrary vector addressing | |
| US5440717A (en) | Computer pipeline including dual-ported, content-addressable writebuffer | |
| US20030131162A1 (en) | Non-destructive read FIFO | |
| JPH02278337A (ja) | 命令キュー装置 | |
| US6243806B1 (en) | Program execution method and apparatus employing data flags for branching determination | |
| US6275924B1 (en) | System for buffering instructions in a processor by reissuing instruction fetches during decoder stall time | |
| CA2157435C (en) | Vector data bypass mechanism for vector computer | |
| JP3145545B2 (ja) | メモリアクセス装置 | |
| US6363469B1 (en) | Address generation apparatus | |
| US6266764B1 (en) | Program controller for switching between first program and second program | |
| JP2689914B2 (ja) | 情報処理装置 | |
| JP2679603B2 (ja) | マイクロコンピュータ | |
| KR960016401B1 (ko) | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 | |
| US5151980A (en) | Buffer control circuit for data processor | |
| US5524221A (en) | Next instruction pointer calculation system for a microcomputer | |
| KR100632317B1 (ko) | 프로세서에서 명령어들을 버퍼링하기 위한 방법 및 그 시스템 | |
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JPS6250855B2 (ja) | ||
| WO2000065452A1 (en) | Pipelined access to single ported cache |