JPS62279435A - 分散形プロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は複数のプロセッサが共通バスに接続された分散
形プロセッサシステムに関し、特に共通バスの間欠故障
時におけるデータの再送と、共通バスの重大な障害の検
出とを簡便な手段で実現した分散形プロセンサシステム
に関する。

〔従来の技術〕

複数のプロセッサが同一バスに接続され、データの転送
を行なって処理を進める分散形プロセッサシステムにお
いては、データ送出側プロセッサの元のデータにエラー
がなくとも前記バスの故障の為にバスデータ・パリティ
エラーが発生することがある。このようなバスデータ・
パリティエラ−が発生した場合、システム処理を直ちに
中止するのは望ましくなく、特にエラーが程度の軽い間
欠故障によるものである場合、処理を続行し得るように
構成することが望まれる。

このため、一般に従来においては、送信側プロセッサと
受信側プロセッサとの間でパリテイ・エラーが発生した
ときの手順を取り決めておき、受信側でパリテイ・エラ
ーを検出すると、上記取り決めに従って受信側プロセッ
サと送信側プロセッサとの間で、前記バスを使用するか
或いは別の信号線を使って情報のやりとりを行ない、後
に再送するという方式が採用されていた。

〔発明が解決しようとする問題点〕

しかしながら、上述したような従来の構成では、パリテ
イ・エラー発生時にプロセッサ間で情報のやりとりをす
る時間が必要となってデータ転送効率が低下し、また、
特別な信号線を必要とするという欠点があった・ 本発明はこのような従来の欠点を解決したもので、その
目的は、簡単なハードウェアで実現でき、且つ特別な信
号線が不要で、然もパリテイ・エラー発生時にプロセッ
サ間で特別なやりとりを行なう必要のない分散形プロセ
ッサシステムを提供することにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、複数のプロセッサ
が同一バスに接続された分散形プロセッサシステムにお
いて、 データの送信を行なうプロセッサ側に、パリテイ・ビッ
ト付データを前記バスに送出したとき、該送出したパリ
テイ・ビット付データを前記バスから取込んでパリテイ
・チェックを行なうパリテイ・チェック手段と、 該パリテイ・チェック手段でパリテイ・エラーが検出さ
れたときパリテイ・ビット付データを前記バスに再送出
する再送出手段と、 該再送出手段による同一データの再送出回数を計数し、
所定回数に達したか否かを検出する検出手段とが設けら
れ、 データの受信を行なうプロセッサ側に、前記バスから自
プロセッサ宛のパリテイ・ビット付データを取込んだと
き、パリテイ・チェックを行なうパリテイ・チェック手
段と、 該パリテイ・チェック手段でパリテイ・エラーが検出さ
れたとき、前記取込んだパリテイ・ビット付データを廃
棄するデータ廃棄手段とが設けられた構成を採用する。

〔作用〕

データ送信側プロセッサはパリテイ・ビット付データを
バスを介して受信側プロセッサに送出すると、そのバス
上のデータのパリテイ・チェックをパリテイ・チェック
手段によって独自にチェックし、パリテイ・チェックが
発生していると、同一データを再送する。一方、受信側
プロセッサは、自プロセッサ宛のデータをバスから取込
むと、これと同期してそのパリテイ・チェックを行ない
、パリテイ・エラーがイ負出されれば、後にデータ送信
側プロセッサから再送されることから今回の受信データ
を廃棄する。データ送信側プロセッサは、再送回数が所
定回に達したことを検出手段で検出すると、例えば再送
を停止し、障害処理を行なう。

〔実施例〕

第１図は本発明の一実施例のブロック図であり、共通バ
スｌに２台のプロセッサ２，３が接続された分散形プロ
セッサシステムに本発明を適用した例を示す。

プロセッサ２．３は、たとえばマイクロプログラム制御
方式のプロセッサであり、互いに同期して動作している
。各プロセッサ２．３の各々の内部には、バス１に接続
されたデータ入力レジスタ（Ｄ　Ｉ　’）　２０．３０
と、このデータ入力レジスタ２０゜３０に接続されたマ
イクロプログラム制御方式のマイクロプロセッサ（ＭＰ
　Ｃ）　２１．３１と、マイクロプロセッサ２１．３１
から送出されたデータに対しパリテイ・ビットを付加し
てバス１に送出するパリテイ・ビット付加回路（ＰＣ）
　２２．３２と、マイクロプロセッサ２１．３１からパ
リテイ・ビット付加回路２２．３２を介してパリティ・
ビー／　ト付の他プロセッサ宛データがバス１に送出さ
れたとき、及びバス１上の自プロセッサ宛パリテイ・ビ
ット付デー夕がデータ人力レジスタ２０．３０に取込ま
れたとき、バス１上のそのパリテイ・ビット付データを
取込んでパリテイ・チェックを行ない、その結果を保持
して出力するパリテイ・チェック回路（Ｐ　Ｃ）２３、
３３と、パリテイ・チェック回路２３．３３でパリテイ
・エラーが検出されており且つマイクロプロセッサ２１
．３１からデータ再送出信号ＲＴＹが送出されたときに
例えば＋１だけカウントアツプされ、所定値になると信
号ＢＳＥＲを発するカウンタ（ＣＴ）２４、３４とが設
けられている。尚、カウンタ２４．３４は例えばマイク
ロプロセッサ２１．３１からの信号で初期値にクリアさ
れる。

第１図の分散形プロセッサシステムにおいて、プロセッ
サ２からプロセッサ３ヘデータを転送する場合、データ
送信側プロセッサ２は例えば第２図に示す処理を行ない
、データ受信側プロセッサ３は例えば第３図に示す処理
を行なう。以下、各図を参照して本実施例の動作を説明
する。

プロセッサ２は、マイクロプログラム制御方式のマイク
ロプロセッサ２１の制御の下で内部データをパリテイ・
ビット付加回路２２に加えると、パリテイ・ビット付加
回路２２はそれにパリテイ・ビットを付加したデータを
バスｌに送出する。このように、バス１にパリティ・ピ
ント付データが送出されると、パリテイ・チェック回路
２３はそれに同期してバスｌ上の上記送出されたパリテ
イ・ビット付データを取込んでパリテイ・チェックを行
ない、若しパリテイ・エラーがあればマイクロプロセッ
サ２１およびカウンタ２４に加えている出力を例えばハ
イレベルとする。

一方、バス１に送出された上記パリテイ・ビット付デー
タは、プロセッサ３のデータ人力レジスタ３０に取込ま
れ、これと同期してパリテイ・チェック回路３３でその
データのパリテイ・チェックが行なわれる。そして、若
しパリテイ・エラーがあればその出力を例えばハイレベ
ルとする。

プロセッサ２側のマイクロプロセッサ２１は、第２図に
示すように、バス１にデータを送出したときパリテイ・
チェック回路２３の出力がハイレベルになるか否か即ち
パリテイ・エラーが発生したか否かを監視しており（Ｓ
ｔ、Ｓ２）、パリテイ・エラーが発生していなければ、
カウンタ２４をクリアして次の処理に進むが（３４）、
パリテイ・エラーが発生していれば、カウンタ２４から
信号ＢＳＥＲが送出されていないことを確認した後（Ｓ
３）、データの再送ルーチンを起動しくＳ５）、再送出
信号ＲＴＹを例えば所定時間だけハイレベルとする（Ｓ
６）。上記再送ルーチンにより、上記送出したデータと
同一のデータが再びパリテイ・ビット付加回路２２に加
えられ、上述と同様にしてパリテイ・ビット付加回路２
２からパリテイ・ビット付データがバス１に送出され、
パリテイ・チェック回路２３でパリテイ・チェックが行
なわれる。また、再送出信号１１７Ｙがハイレベルとな
り、パリテイ・チェック回路２３の出力もハイレベルと
なることから、カウンタ２４の内容はインクリメントさ
れる。

他方、プロセッサ３側においては、第３図に示すように
自プロセッサ宛のデータを受（言する毎に、パリテイ・
チェック回路３３でパリテイ・エラーが検出されたか否
かを検出しており　（ＳＩＯ，５ｌｌ）、パリテイ・エ
ラーがなければ、データ入力レジスタ３０に取込まれた
データは正しいものとしてマイクロプロセンサ３１は処
理を進めるが、パリテイ・エラーが発生した場合、デー
タ入力レジスタ３０に取込まれたデータは正しくないも
のとして廃棄する（Ｓ１２）　、このようにデータを廃
棄するのは、前述したように、パリテイ・エラーが発生
した場合、プロセッサ２は同じデータを再送してくるか
らであり、プロセッサ２から同じデータが再送されると
、再びプロセッサ３は第３Ｖ２の動作を行なうことにな
る。

上述のようにして、プロセッサ２では、パリテイ・エラ
ーが検出される限り、同一データの再送を繰返すが、再
送出回数が予め定められた回数だけ行なわれると、カウ
ンタ２４から信号ＢＳＥＲが送出されるので、これ以降
はもはやデータの再送は行なわれなくなる。すなわち、
プロセッサ２のマイクロプロセッサ２１がステップＳ３
においてカウンタ２４からの信号ＢＳＥＲを判別すると
、障害処理ルーチンを起動しく３７）、この障害処理ル
ーチンにより例えば図示しない上位装置等にバス１の障
害状況を通知する等の処理が行なわれる。

以上のような構成によれば、バス１に短時間の間欠故障
が発生した場合、複数回の再送の間に故障原因が解消さ
れることから、処理の続行が可能となり、バス１に重大
な原因による固定故障が発生するか或いは間欠故障であ
っても頻繁に長時間発生したような場合、複数回の再送
の間には故障原因が解消されないことから、障害処理が
行なわれることになる。

なお、以上の説明は、プロセッサ２からプロセッサ３ヘ
データを転送する場合のものであるが、逆にプロセッサ
３からプロセッサ２ヘデータを転送する場合も同様の動
作が行なわれる。また、以上の実施例は、バス１に２台
のプロセッサを接続したシステムについて本発明を適用
したが、本発明はそれだけに限定されるものではなく、
３台以上のプロセッサで構成されたシステムに対しても
適用可能である。

〔発明の効果〕

以上説明したように、本発明によれば、バスに送出した
データのパリテイ・チェックをそのデータを送出したプ
ロセッサ側でも独自に行なっており、そのパリテイ・チ
ェックの結果、エラーが発生していれば自動的に再送す
るように構成され、また、データ受信側プロセッサも自
プロセッサ宛のデータに対しパリテイ・チェックを行な
ってエラーが検出されればそのデータを廃棄して次の再
送データを待つように構成したので、プロセッサ間で特
別なやりとりを行なうことなくデータの再送が可能とな
り、更に、データを送信するプロセッサ側に、再送回数
が所定口達したことを検出する手段を設けたので、固定
故障のような重大な故障をその検出手段により送信側の
プロセッサで独自に検出することが可能となる。従って
、プロセッサ間で特別なやりとりを行なうことなく、ま
た特別な信号線を使用することなく、エラ一時のデータ
の再送が可能になると共にバスの障害検出を行なうこと
ができる効果がある。また、この為に必要なハードウェ
アも経済的で簡便なもので済むという効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図はプロ
セッサのデータ送信処理例の流れ図および、 第３図はプロセッサのデータ受信処理例の流れ図である
。 図において、１・・・バス、２，３・・・プロセッサ、
２０、３０・・・データ人力レジスタ、２１．、３１・
・マイクロプロセッサ、２２．３２・・・パリテイ・ビ
ット付加回路、２３、３３・・・パリテイ・チェック回
路、２４．３４・・・カウンタ。

Claims (1)

1. 【特許請求の範囲】 複数のプロセッサが同一バスに接続された分散形プロセ
   ッサシステムにおいて、 データの送信を行なうプロセッサ側に、 パリテイ・ビット付データを前記バスに送出したとき、
   該送出したパリテイ・ビット付データを前記バスから取
   込んでパリテイ・チェックを行なうパリテイ・チェック
   手段と、 該パリテイ・チェック手段でパリテイ・エラーが検出さ
   れたときパリテイ・ビット付データを前記バスに再送出
   する再送出手段と、 該再送出手段による同一データの再送出回数を計数し、
   所定回数に達したか否かを検出する検出手段とが設けら
   れ、 データの受信を行なうプロセッサ側に、 前記バスから自プロセッサ宛のパリテイ・ビット付デー
   タを取込んだとき、パリテイ・チェックを行なうパリテ
   イ・チェック手段と、 該パリテイ・チェック手段でパリテイ・エラーが検出さ
   れたとき、前記取込んだパリテイ・ビット付データを廃
   棄するデータ廃棄手段とが設けられた構成を有すること
   を特徴とする分散形プロセッサシステム。