JPS6227933Y2 - - Google Patents
Info
- Publication number
- JPS6227933Y2 JPS6227933Y2 JP3398881U JP3398881U JPS6227933Y2 JP S6227933 Y2 JPS6227933 Y2 JP S6227933Y2 JP 3398881 U JP3398881 U JP 3398881U JP 3398881 U JP3398881 U JP 3398881U JP S6227933 Y2 JPS6227933 Y2 JP S6227933Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- read
- image processing
- pattern
- storage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
Description
【考案の詳細な説明】
本考案は画像処理装置にかゝり、特にパターン
(画像)を逆転して読み出す回路に関する。
(画像)を逆転して読み出す回路に関する。
従来、例えばレーザ光で走査して、パターンを
読み取りその良否を判定する画像処理装置におい
ては、通常二値化した0,1信号パターンを一応
記憶回路に収納して、それより適宜に検出回路に
読み出して検査がなされている。かような画像処
理装置によつて、電子回路基板(プリント板)や
集積回路(IC)などに形成されている導電パタ
ーンやそのフオトマスクを検査する場合には、整
形された多数の類似パターンに遭遇し、それは左
右上下反転すると同一形の相対関係にあるパター
ンが多い。この様なパターンを検査する場合で
も、現在検出系は被検査試料に含まれている全形
状パターンに応じて複雑な処理回路を構成せしめ
ており、又マツチング方式による検出回路ならば
多くの標準パターンを必要としている。しかし、
検出系が複雑な処理をすれば、それだけ誤認識が
増えて、検査の信頼性が低下する。
読み取りその良否を判定する画像処理装置におい
ては、通常二値化した0,1信号パターンを一応
記憶回路に収納して、それより適宜に検出回路に
読み出して検査がなされている。かような画像処
理装置によつて、電子回路基板(プリント板)や
集積回路(IC)などに形成されている導電パタ
ーンやそのフオトマスクを検査する場合には、整
形された多数の類似パターンに遭遇し、それは左
右上下反転すると同一形の相対関係にあるパター
ンが多い。この様なパターンを検査する場合で
も、現在検出系は被検査試料に含まれている全形
状パターンに応じて複雑な処理回路を構成せしめ
ており、又マツチング方式による検出回路ならば
多くの標準パターンを必要としている。しかし、
検出系が複雑な処理をすれば、それだけ誤認識が
増えて、検査の信頼性が低下する。
本考案はかような問題点を除去して、画像処理
装置の信頼度向上を目的とするもので、その特徴
は記憶回路を制御するアドレス制御回路からの読
み出しアドレス信号を排他的論理和回路を介して
記憶回路に加え、該排他的論理和回路へ入力され
る外部入力によつて記憶回路の格納情報を読み込
んだ順序とは逆順序で読み出すようにした画像処
理装置であり、以下実施例によつて詳細に説明す
る。
装置の信頼度向上を目的とするもので、その特徴
は記憶回路を制御するアドレス制御回路からの読
み出しアドレス信号を排他的論理和回路を介して
記憶回路に加え、該排他的論理和回路へ入力され
る外部入力によつて記憶回路の格納情報を読み込
んだ順序とは逆順序で読み出すようにした画像処
理装置であり、以下実施例によつて詳細に説明す
る。
第1図aおよびbは上記に説明したところの本
考案の適用にかなうパターンを図示したもので、
第1図aは配線パターン1,1′で、第1図bは
ボンデングパツド2,2′である。この様なパタ
ーンを反転して検出する本考案の画像処理装置の
構成図を第2図に例示しており、3はレーザ光
源、4はレーザ光をスキヤンする回転ミラー、5
はレンズ、6は被検査試料、7は光検知器、8は
増巾器、9は二値化回路、10は記憶回路、11
はアドレス制御回路、12は検出回路、13は排
他的論理和(EOR)回路、Aは外部入力端子を
示している。その動作を、例えば配線パターン
1′を読み出す例によつて説明すると、レーザ光
源3からのレーザ光を回転ミラー4によつて左右
〓〓〓〓
にスキヤンして、被検査試料6(この場合はフオ
トマスクとする)上を走査する。被検査試料6か
らえられたパターン情報は光検知器7に読み取ら
れ、増巾器8を通して、二値化回路9で0,1信
号パターンとなり、記憶回路10に読み込まれ
て、検出回路12で配線パターン1′の良否が判
定される。アドレス制御回路11は記憶回路10
の読み込み、読み出し番地を制御するものである
が、若し検出回路12での判定が配線パターン1
の形状でのみ行なわれるとすると、外部入力端子
Aより信号1を入力して、排他的論理和回路13
によりアドレス情報を反転させて、記憶回路10
より読み出すと、配線パターン1の形状で検出回
路12に入力し判定することができる。
考案の適用にかなうパターンを図示したもので、
第1図aは配線パターン1,1′で、第1図bは
ボンデングパツド2,2′である。この様なパタ
ーンを反転して検出する本考案の画像処理装置の
構成図を第2図に例示しており、3はレーザ光
源、4はレーザ光をスキヤンする回転ミラー、5
はレンズ、6は被検査試料、7は光検知器、8は
増巾器、9は二値化回路、10は記憶回路、11
はアドレス制御回路、12は検出回路、13は排
他的論理和(EOR)回路、Aは外部入力端子を
示している。その動作を、例えば配線パターン
1′を読み出す例によつて説明すると、レーザ光
源3からのレーザ光を回転ミラー4によつて左右
〓〓〓〓
にスキヤンして、被検査試料6(この場合はフオ
トマスクとする)上を走査する。被検査試料6か
らえられたパターン情報は光検知器7に読み取ら
れ、増巾器8を通して、二値化回路9で0,1信
号パターンとなり、記憶回路10に読み込まれ
て、検出回路12で配線パターン1′の良否が判
定される。アドレス制御回路11は記憶回路10
の読み込み、読み出し番地を制御するものである
が、若し検出回路12での判定が配線パターン1
の形状でのみ行なわれるとすると、外部入力端子
Aより信号1を入力して、排他的論理和回路13
によりアドレス情報を反転させて、記憶回路10
より読み出すと、配線パターン1の形状で検出回
路12に入力し判定することができる。
例えば記憶回路10内のアドレス番地が第3図
のモデル図に示す様なアドレスナンバーとすれ
ば、外部入力端子Aより信号1を入力して、排他
的論理和回路13によつてアドレスナンバーと加
算すれば左右上下反転したパターンを記憶回路1
0より読み出すことができる。従つて、アドレス
ナンバーの名付け法は特に考慮を払う必要がある
が、かようにすれば検出回路12内の回路には配
線パターン1′の認識系の回路を略して、回路を
半減させることも可能となる。記憶回路はバツフ
アメモリーで、RAMからなるマトリツクス形状
としたものであり、被検査試料6内の1パターン
域を読み込むだけであるから、膨大なアドレス番
地を必要とするものではない。
のモデル図に示す様なアドレスナンバーとすれ
ば、外部入力端子Aより信号1を入力して、排他
的論理和回路13によつてアドレスナンバーと加
算すれば左右上下反転したパターンを記憶回路1
0より読み出すことができる。従つて、アドレス
ナンバーの名付け法は特に考慮を払う必要がある
が、かようにすれば検出回路12内の回路には配
線パターン1′の認識系の回路を略して、回路を
半減させることも可能となる。記憶回路はバツフ
アメモリーで、RAMからなるマトリツクス形状
としたものであり、被検査試料6内の1パターン
域を読み込むだけであるから、膨大なアドレス番
地を必要とするものではない。
勿論、記憶回路10内に読み込むときは外部入
力端子Aは信号Oを入力した状態としておき、又
反転パターンとせずにそのまゝ読み出すときにも
外部入力端子Aは信号Oとしておく。外部入力端
子Aへの信号指示は、被検査試料6の1パターン
域に表示マークを入れて、それによつて自動的に
切り換えることもできるが、人手によつてもよ
い。操作作業者によつて回転ミラーの走査方向を
逆転させる装置を使用している従来の例もあり、
それは機械的にデリケートな部分が多くて、誤作
を生じやすく、それより本考案の方が一層簡便で
高精度となる。
力端子Aは信号Oを入力した状態としておき、又
反転パターンとせずにそのまゝ読み出すときにも
外部入力端子Aは信号Oとしておく。外部入力端
子Aへの信号指示は、被検査試料6の1パターン
域に表示マークを入れて、それによつて自動的に
切り換えることもできるが、人手によつてもよ
い。操作作業者によつて回転ミラーの走査方向を
逆転させる装置を使用している従来の例もあり、
それは機械的にデリケートな部分が多くて、誤作
を生じやすく、それより本考案の方が一層簡便で
高精度となる。
次に、こゝに説明している画像処理装置はレー
ザ光走査が1パターン区域から他のパターン区域
に移る際に、検査回路が休止する時間が生じ、全
体として処理時間が長くなる欠点がある。それを
避けて、処理時間の短縮をはかるため記憶回路を
複数個設けた処理装置があるが、それに本考案を
適用した実施例を第4図に示している。図示の様
な切替器S1,S2,S3を連動せしめることに
よつて、記憶回路20がレーザ走査によつて読み
込んでいる間に、検出回路に読み出す方の記憶回
路20′に排他的論理和回路23′を通して外部入
力端子Aより信号1(反転パターン)又は信号O
(正常パターン)を指示し、切換器3が開いてい
る排他的論理和回路23には外部入力端子側から
信号Oが送くられる。この様に第4図に示す処理
装置にも容易に設けることができる。
ザ光走査が1パターン区域から他のパターン区域
に移る際に、検査回路が休止する時間が生じ、全
体として処理時間が長くなる欠点がある。それを
避けて、処理時間の短縮をはかるため記憶回路を
複数個設けた処理装置があるが、それに本考案を
適用した実施例を第4図に示している。図示の様
な切替器S1,S2,S3を連動せしめることに
よつて、記憶回路20がレーザ走査によつて読み
込んでいる間に、検出回路に読み出す方の記憶回
路20′に排他的論理和回路23′を通して外部入
力端子Aより信号1(反転パターン)又は信号O
(正常パターン)を指示し、切換器3が開いてい
る排他的論理和回路23には外部入力端子側から
信号Oが送くられる。この様に第4図に示す処理
装置にも容易に設けることができる。
以上説明した様に、本考案は記憶回路に読み込
んだパターンを逆順序に読み出すことができる画
像処理装置であり、検出回路の回路を簡素化し
て、判定の信頼性が向上する効果あるものと言え
る。
んだパターンを逆順序に読み出すことができる画
像処理装置であり、検出回路の回路を簡素化し
て、判定の信頼性が向上する効果あるものと言え
る。
第1図は本考案の適用にかなうパターン例、第
2図は本考案の装置構成図、第3図は記憶回路内
のアドレスナンバーモデル図、第4図は本考案の
他の実施例の構成図である。 図中、1,1′,2,2′はパターン図、3はレ
ーザ光源、4は回転ミラー、5はレンズ、6は被
検査試料、7は光検知器、8は増巾器、9は二値
化回路、10,20,20′は記憶回路、11,
21,21′はアドレス制御回路、12は検出回
路、13,23,23′は排他的論理和回路、A
は外部入力端子、S1,S2,S3は切換器を示
している。 〓〓〓〓
2図は本考案の装置構成図、第3図は記憶回路内
のアドレスナンバーモデル図、第4図は本考案の
他の実施例の構成図である。 図中、1,1′,2,2′はパターン図、3はレ
ーザ光源、4は回転ミラー、5はレンズ、6は被
検査試料、7は光検知器、8は増巾器、9は二値
化回路、10,20,20′は記憶回路、11,
21,21′はアドレス制御回路、12は検出回
路、13,23,23′は排他的論理和回路、A
は外部入力端子、S1,S2,S3は切換器を示
している。 〓〓〓〓
Claims (1)
- 光学的に画像を読み取り、2値化して記憶回路
に蓄え、これを読み出して検出する画像処理装置
において、上記記憶回路を制御するアドレス制御
回路からの読み出しアドレス信号を排他的論理和
回路を介して前記記憶回路に加え、該排他的論理
和回路へ入力される外部入力によつて前記記憶回
路の格納情報を読み込んだ順序とは逆順序で読み
出すようにしたことを特徴とする画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3398881U JPS6227933Y2 (ja) | 1981-03-11 | 1981-03-11 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3398881U JPS6227933Y2 (ja) | 1981-03-11 | 1981-03-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57148258U JPS57148258U (ja) | 1982-09-17 |
JPS6227933Y2 true JPS6227933Y2 (ja) | 1987-07-17 |
Family
ID=29831318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3398881U Expired JPS6227933Y2 (ja) | 1981-03-11 | 1981-03-11 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6227933Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4988688B2 (ja) * | 2008-11-26 | 2012-08-01 | 株式会社日立ハイテクノロジーズ | 検査システム、および検査システムにおける検出画像の処理方法 |
-
1981
- 1981-03-11 JP JP3398881U patent/JPS6227933Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS57148258U (ja) | 1982-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4532650A (en) | Photomask inspection apparatus and method using corner comparator defect detection algorithm | |
CA1252216A (en) | Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like and method | |
JP3409670B2 (ja) | 外観検査方法およびその装置 | |
JPS6227933Y2 (ja) | ||
JPS5856972B2 (ja) | 位置検出装置 | |
JPS6256442B2 (ja) | ||
JP3233205B2 (ja) | 回路検査方法および装置 | |
JPH05129397A (ja) | 異物検出方法及び装置 | |
JPH04279041A (ja) | パターン欠陥検出方法 | |
JPS6156865B2 (ja) | ||
JPS6112538B2 (ja) | ||
JP3201396B2 (ja) | 半導体デバイスの製造方法 | |
JPH0547901A (ja) | ウエハのアライメント方法 | |
JPH0224322B2 (ja) | ||
JPS61111447A (ja) | フオトマスク検査方式 | |
JPS5960579A (ja) | パタ−ン検査装置 | |
JPS596536A (ja) | 欠陥検査装置 | |
JPS5974628A (ja) | フオトマスクの検査方法及び装置 | |
JPS6125245Y2 (ja) | ||
JPS6082837A (ja) | パタ−ン欠陥選択方式 | |
JPS5974627A (ja) | フオトマスクの検査方法及び装置 | |
JPS6062118A (ja) | 位置検出装置 | |
JPH04155844A (ja) | 半導体検査装置 | |
JPH02116704A (ja) | 欠陥検査方法 | |
JPS59121335A (ja) | フオトマスクの検査方法及び装置 |