JPS6156865B2 - - Google Patents

Info

Publication number
JPS6156865B2
JPS6156865B2 JP11072279A JP11072279A JPS6156865B2 JP S6156865 B2 JPS6156865 B2 JP S6156865B2 JP 11072279 A JP11072279 A JP 11072279A JP 11072279 A JP11072279 A JP 11072279A JP S6156865 B2 JPS6156865 B2 JP S6156865B2
Authority
JP
Japan
Prior art keywords
pattern
mask
inspection
detection
black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11072279A
Other languages
English (en)
Other versions
JPS5635419A (en
Inventor
Katsumi Fujiwara
Masahito Nakajima
Taku Yoshida
Masayuki Oyama
Kikuo Mita
Tadao Nakakuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11072279A priority Critical patent/JPS5635419A/ja
Publication of JPS5635419A publication Critical patent/JPS5635419A/ja
Publication of JPS6156865B2 publication Critical patent/JPS6156865B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は、パターン検査装置特にプリント板用
マスクのパターン欠陥検出装置に関する。
多数の集積回路(IC)素子が搭載されて該IC
の支持及び結線を行うプリント基板は例えば第1
図aに示すように基板10の周辺に多数の端子部
導体パターン12をまた内部にICのピンが挿し
込まれる多数の導体パターン14が設けられ、こ
れらは配線16により適宜接続されている。なお
図示しないが導体パターン14にはICのピン挿
し込み用の孔があけられる。導体パターン12,
14,16は周知のようにフオトプロセスにより
作られる。即ち表面に銅箔を被着したプリント基
板にフオトレジストを塗布し、マスクを当てて露
光し、現像後エツチングし、といつた工程で作ら
れるが、出来上つた導体パターンには同図bに示
す空洞部18、同図cに示す一部欠落部20、ま
た図示しないが所望パターン部以外の所にできた
微小導体パターン(黒点)、所望パターンからひ
げ状に延長する小突起部などが存在することがあ
る。これらの形成原因には種々のものがあるが、
その1つはマスクそれ自身に存在する欠陥であ
る。マスクは一般には感光剤を塗布したガラス基
板に、設計者が紙面上に画いた白黒パターン(マ
スク画面)を縮尺投影し、次いで現像して作られ
るが、このマスク作成時にピンホール、黒点、ヒ
ゲなどの欠陥が導入され、またマスクが繰り返し
使用される間にパターンの一部欠落などの欠陥が
導入されてしまう。従つてマスクは作成時に、ま
た使用中に適宜欠陥検査し、正常か否かをチエツ
クする必要がある。
従来このマスク検査は目視に依つており、基板
上の微細パターンの全体に亘つて顕微鏡などを通
してピンホール、黒点等の有無をチエツクしてい
るが、これは相当に厄介な作業である。そこで本
発明はこのマスク欠陥検査を自動的に行なうこと
ができる装置を提供しようとするものである。本
発明は、被検パターンを記憶する2次元レジスタ
と、該レジスタ上の被検パターンに対して検査マ
スクを相対的に移動させてパターン内のピンホー
ル、およびパターン周囲の黒点を検出するパター
ン検査装置において、該検査マスクを第1および
第2のマスクで構成し、第1のマスクは0゜、90
゜、180゜、270゜方向に置かれ、そしてパターン
エツジに直交する方向に並ぶ複数ビツトを有して
パターンエツジおよび黒点またはピンホールを検
出する黒点検出パターン111,111、そ
の両側に並ぶ複数ビツトを有して検査領域の始終
端を定める第1のガードパターン112,11
、およびその前方にあつて検出された輪郭の
正否を確認するための第2のガードパターン11
,113を備え、第2のマスクは45゜、
135゜、225゜、315゜方向に置かれ、そして前記
黒点検出パターンおよび第1、第2のガードパタ
ーンの他に、該黒点検出パターンと45゜をなして
並ぶ複数ビツトを有して検査領域の始終端を定め
る第3のガードパターン114,114を備
えることを特徴とするが、次に実施例を参照しな
がらこれを詳細に説明する。
第2図は本発明に係る欠陥検出装置の概要を示
す。30はXYステージであり、マスク32をの
せ、XY方向駆動モータ34,35によりX、Y
方向に移動する。36はレーザ光源であり、レン
ズ38,40により集束されてマスク32上に光
点となつて投射され、かつ光スキヤナ(回転多面
鏡)42により走査される。レーザ光の走査範囲
は図示Lの如き比較的狭いものであつて、この幅
Lの走査と、ステージ30のX方向およびY方向
移動とが組合わされて図示の如くジグザグ状にマ
スク32の全面が走査される。マスク32を通過
したレーザ光はハーフミラーを介して光検知器4
4で光電変換され、パターン信号となる。このパ
ターン信号はマスクの白黒画像データを表わすも
のであるが、アナログ信号であるので次の信号処
理回路46で2値化する。これは本例では走査方
向の10μm単位でパターン信号を白レベルまたは
黒レベルのいずれかにするという方法で行なう。
信号処理回路46ではこの他パターン認識などで
周知の弧立ビツト除去、まるめ処理などを行な
い、然るのち欠陥検出、欠陥の測長などを行な
う。一方、欠陥の位置は該欠陥が検出されたとき
のXYステージ制御系48から得られるステージ
従つてマスクのX、Y位置と、位置クロツク板5
0、光検知器52から得られるレーザ光のマスク
上への投射位置(光点アドレス)との合成として
検知でき、この信号アドレスは欠陥出力と共に検
査装置制御系54に入力し、検査結果表示器56
に欠陥の位置が表示される。58は角度検出用の
光検知器でエツジ信号を出力し、これは信号処理
回路60で補間処理、不要エツジ信号除去などが
行なわれ、測長方向が判定される。これは欠陥の
測長の角度パラメータを提供する。
第3図に示す如きマスク32のパターン12の
光走査出力を2値化すると、第4図の太線12に
示す如きパターンとなる。この第4図のパターン
12の輪郭にある凹凸は、2値化処理の結果生じ
たものである。このパターン12の欠陥検査は、
該パターンを包含する矩形部全体について行なう
必要はなく、斜線を付して示す有害欠陥存在区域
についてのみ行なえばよい。即ちパターン内欠陥
はピンホールであるが、ピンホールは広いパター
ンの中央部12cなどにあつてもそこは結線のた
めの半田付けが行なわれパターン14などでは
ICのピン挿入のための孔があけられる部分であ
るから何ら支障はなく、支障があるのは断線など
に連がる恐れがあるパターン内側周縁部12bで
ある。またパターン外周の有害欠陥は、短絡事故
を招く恐れがある他パターンからの突出部または
ひげなどであり、パターン12を包囲する細帯状
部12aに黒点(突出部、ひげなどを総称する)
がなければ無欠陥としてよい。即ち部分12bに
ピンホール、部分12aに黒点がなければ良品と
してよく、本発明はこの部分12a,12bの欠
陥検査を画像パターンを2値化信号として2次元
レジスタ70上に記憶させ、該レジスタ上の被検
パターンに対し検査マスク62,64を用いて走
査して行なおうとするものである。
検査マスク62,64の詳細を第5図および第
6図に示す。第5図a,bは第3図の2次元シフ
トレジスタ70の面にあらかじめ形成される検査
マスクの1例を示すものであり、同図aは走査方
向に対し0゜、90゜、180゜、270゜方向に配置す
る検査マスク、同図bは45゜、135゜、225゜、
315゜方向に配置する検査マスクである。すなわ
ち、同図aに示すように0゜方向に形成されたパ
ターンエツジ110に直交する90゜方向の直線状
の複数ビツトより成る黒点検出パターン111
,111と、その中央両側の3ビツトより成
る第1のガードパターン112,112と、
その前方両側に配したビツト群より成る第2のガ
ードパターン113,113より構成され
る。同図bは135゜方向に形成されたパターンエ
ツジ110に直交する45゜方向に形成された黒点
検出パターン111,111と、第1のガー
ドパターン112,112と、第2のガード
パターン113,113の外に0゜と90゜方
向の複数ビツトより成る第3のガードパターン1
14,114より構成される。このうち、黒
点検出パターンはパターンエツジを検出するとと
もに、パターンの黒点部の走査方向の長さを示
し、ガードパターンは検出パターンエツジ近傍に
おけるパターン屈曲部での誤検出を禁止し、指定
外角度方向の検出を禁止するためのものである。
このため検査パターンの各検出ビツトにつき次の
3つの検出条件により正常時の被検パターンを判
定する。
(1) 黒点検出パターン111,111はパタ
ーンエツジを検知し検出のスタートを示し、黒
点パターンの走査方向の長さを黒点検出で示
す。
(2) ガードパターン112,112および1
14,114は各群とも中に1個以上の白
ビツトを含むものとする。
(3) ガードパターン113,113は同符号
であること、すなわち被検パターンエツジの検
出時その近傍に誤検出のおそれのある屈曲部や
角度方向である場合にはガードパターンで誤検
出を禁止し、指定角度以外を禁止するものであ
る。
第6図は第3図の2次元シフトレジスタ70に
第5図a,bに示す検査パターンを設定したもの
である。そしてそれぞれのパターンのビツト素子
に下記の符号を与える。
黒点検出パターン111,111;D,K,
S1〜Sn ガードパターン112,112;GA1〜GA
,GB1〜GB3 ガードパターン113,113;GC,GD ガードパターン114,114;GE1〜GE
,GF1〜GFo 通常のパターンエツジの方向は0゜、45゜、90
゜、135゜、180゜、225゜、270゜、315゜の8方
向に限られるから第5図aと同じパターンを0
゜、90゜、180゜、270゜、同図bのパターンを45
゜、135゜、225゜、315゜に設定すれば全部のパ
ターンエツジに適用することができる。
第10図は第5図a,bで説明した検出条件を
実現する検出回路の1例である。すなわち検査パ
ターンの黒点検出パターン111に属するDを直
接に、KをNOT回路21を介して検出し、次に
ガードパターン113,113は正常時は同
符号であるから、GC,GDをEXNOR22に入力
し正常ならば“1”異常ならば“0”となる。ガ
ードパターン112,112(こゝではこれ
らはGA1〜GAo,GB1〜GBoとする)および、
(GE1〜GEo)114,(GF1〜GFo)114は
正常時は1つ以上の白ビツトを含むからNAND回
路123,124,126,127により検出
し、正常ならば“1”、異常ならば“0”とな
る。黒点検出パターン111のS1〜Snは、黒
点検出であるからOR回路125の出力となる。
以上の論理回路のうち、Aのグループの論理積
をとれば第5図aの検査パターンの検出条件を、
A+Bのグループの論理積をとれば同図bの検査
パターンの検出条件を満足するもので、この結果
が“1”ならば正常、“0”ならば欠陥と判定さ
れる。又、各検査パターンの出力の論理和をとる
ことにより、8方向のどこか一方以上に欠陥があ
る事がわかる。
検査マスク62,64による欠陥検査要領を、
次に第7図〜第9図を参照しながら説明する。先
ず第7図でマスク62が62aの位置にあるとビ
ツトD,Kは白黒に分れるので検査可であり、ビ
ツト群GA1〜GAo,GB1〜GBo,GC,GDそれぞ
れ白または黒にあつて検査可であるからビツト群
S1〜Sn内の黒点検出が行なわれる。マスク62
を矢印G1,G2方向に移すと同様な黒点検出可領
域が存在し、これらをまとめると枠F1の如くな
る。枠F1の左端はビツトGCがパターン12の外
に出て白になる直前の点であり、枠F1の右端は
ビツトGDがパターン12の外に出て白になる直
前の点である。検査マスクを90゜時計方向に倒し
てパターン12の右縁を走査すると枠F2内の領
域が検査される。マスク62が62bの状態にあ
ると枠F3内の領域がチエツクされ、この領域の
左端はビツトGA1〜GAoがパターン12内に入る
直前の位置である。更にマスクを62cの状態に
おくと枠F4内が検査され、同様にして枠F5内も
検査される。これらの枠F4,F5の左、右端はビ
ツト群GA1〜GAoまたはGB1〜GB1〜GBoがパタ
ーン12内に入る直前の位置である。
検査マスク62は90゜ずつ回転して0゜、90
゜、180゜、270゜の状態で検査することができる
が、いずれにしても第7図にマークHを付して示
すパターンコーナ部は検査できない。これを検査
するのが検査マスク64であり、第8図にその検
査状態を示す。検査マスクが64aの位置にある
ときビツトDはパターン内、ビツトKはパターン
外にあるから検査可であり、ビツト群GA1〜GA
,GB1〜GBoおよびGC,GDはいずれもパター
ン外または内にあるから検査可であり、従つてビ
ツト群S1〜Sn内の黒点検査が行なわれる。この
マスク64をビツトDとKの間にパターン12の
輪郭がくるように移動させてみると明らかなよう
に、この位置64aのマスク64を矢印G3,G4
方向に移動させることにより枠F6内の領域が検
査され、マスク62では不可能だつた領域の黒点
検出を行なうことができる。検査マスク64を6
4bの状態にすると枠F7内の領域が探傷され、
この領域の上方の境界線はビツト群GF1〜GFo
パターン12内に入る直前で終了する。
検査マスク62,64による検査は並行して行
ない、従つて各々のマスクによる検査領域が全部
もしくは一部重複する場合も生じるが、重視は正
確な検査の上でむしろ望ましく、何ら障害にはな
らない。また以上ではパターン外周の黒点検出法
を説明したが、白黒を反転させるとこれらの検査
マスクでパターン内ピンホール(反転後は黒点)
を検出することができる。その例を第9図に示
す。
第9図で12はパターン12を示すが、白、黒
が反転されているのでパターン内が白、外が黒で
ある。なお検査マスク62,64の大きさは適宜
変更することができ、パターン内を検査する場合
はパターン外を検査する場合より検査マスクを適
宜小さくする事も可能である。第9図ではこれと
は逆に検査マスクは同一とし、パターンを第7
図、第8図よりは大きくしてある。マスク62を
62dの状態にして検査すると実線枠F8内のピ
ンホール検出が可能である。またマスク64を6
4cの状態にして検査すると点線枠F9内のピン
ホール検出が可能である。
ピンホール検出に当つては検査マスクは固定
し、導体パターンをメモリ内で移動させる。即ち
第3図に示すようにプリント板マスク32のパタ
ーン12をレーザビームで走査し光検知器44で
光電変換し、図示しないが2値化などの信号処理
をしたのち2次元シフトレジスタ70に入力し、
該レジスタ内を次々とシフトさせる。レジスタ7
0は走査幅Lの画像信号をすべて受入れることが
できる長さのレジスタ素子を50個ほど並設したも
ので、その各素子を701,702,………75
0で示す。このレジスタ群への画像信号の入力端
は素子701の入力端であり、素子702の入力
端は素子701の出力端であり、以下同様であ
る。従つてイメージ的には第4図等に示すパター
ン12がそのX方向端から次第に現われながらシ
フト方向へ移動しかつそれを繰り返しながらY方
向に成長し、やがて1ビツト下方へ移動して左端
から再び出現してゆくという経過を辿る。その任
意の位置に検査マスク62,64を置く(これは
レジスタ群のビツトD,K,………Sn対応セル
の情報を読取るということである)と、第7図〜
第9図で説明した検査マスクを移動させて欠陥検
出するというのと同じ結果が得られる。検査マス
クは前述したようにマスク62については0゜、
90゜、180゜、270゜位置、マスク64については
45゜、135゜、225゜、315゜位置をとらせる必要
があるので、図面ではこれを複数枚のマスク72
で示している。74,76,78,80はマスク
72下のレジスタ内容を可視像化して示し、像7
8,80は74,76を反転させたものである。
この反転には実際にレジスタ70の各信号ビツト
の1,0を反転させる代りに、マスクの各ビツト
に対するレジスタの各信号ビツトの読取りを反転
させて行なえばよい。線74,76および検査パ
ターン62,64で前述のパターン外周の黒点検
出を行ない、像78,80および検査パターン6
2,64でパターン内ピンホール検出を行なう。
以上説明したように本発明によればプリント板
用マスクの欠陥検出を自動化することができ、極
めて有効である。また検査パターンは側方ガード
ビツト群GA1〜GAo,GB1〜GBoおよび輪郭確認
ビツトGC,GD等を持つており、不必要な領域の
欠陥検出を避けることができる。更に縦横方向の
検査マスクの他に斜め方向の検査マスクを備えて
おり、検査もれのない確実な検出が可能である。
【図面の簡単な説明】
第1図はプリント板のパターンの説明図、第2
図は本発明装置の概要を示す説明図、第3図、第
4図、第7図〜第9図は検査要領の説明図、第5
図および第6図は検査マスクの説明図、第10図
は検出回路説明図である。 図面で、32はプリント板用マスク、36はレ
ーザ光源、42は走査用回転多面体ミラー、44
は光検知器、46は信号処理回路、70はシフト
レジスタ、701,702………はレジスタ素
子、62,64は検査マスク、D1,K2,GA1
Ao,GB1〜GBo,GC,GD,GF1〜GFo,GE1
〜GEo,S1〜Snはその各ビツトである。

Claims (1)

  1. 【特許請求の範囲】 1 被検パターンを記憶する2次元レジスタと、
    該レジスタ上の被検パターンに対して検査マスク
    を相対的に移動させてパターン内のピンホール、
    およびパターン周囲の黒点を検出するパターン検
    査装置において、 該検査マスクを第1および第2のマスクで構成
    し、 第1のマスクは0゜、90゜、180゜、270゜方向
    に置かれ、そしてパターンエツジに直交する方向
    に並ぶ複数ビツトを有してパターンエツジおよび
    黒点またはピンホールを検出する黒点検出パター
    ン111,111、その両側に並ぶ複数ビツ
    トを有して検査領域の始終端を定める第1のガー
    ドパターン112,112、およびその前方
    にあつて検出された輪郭の正否を確認するための
    第2のガードパターン113,113を備
    え、 第2のマスクは45゜、135゜、225゜、315゜方
    向に置かれ、そして前記黒点検出パターンおよび
    第1、第2のガードパターンの他に、該黒点検出
    パターンと45゜をなして並ぶ複数ビツトを有して
    検査領域の始終端を定める第3のガードパターン
    114,114を備えることを特徴とするパ
    ターン検査装置。
JP11072279A 1979-08-30 1979-08-30 Pattern inspection device Granted JPS5635419A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11072279A JPS5635419A (en) 1979-08-30 1979-08-30 Pattern inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11072279A JPS5635419A (en) 1979-08-30 1979-08-30 Pattern inspection device

Publications (2)

Publication Number Publication Date
JPS5635419A JPS5635419A (en) 1981-04-08
JPS6156865B2 true JPS6156865B2 (ja) 1986-12-04

Family

ID=14542821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11072279A Granted JPS5635419A (en) 1979-08-30 1979-08-30 Pattern inspection device

Country Status (1)

Country Link
JP (1) JPS5635419A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6160667U (ja) * 1984-09-25 1986-04-24
JPS61108316A (ja) * 1984-10-30 1986-05-27 九州積水工業株式会社 海苔の種付方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852981U (ja) * 1981-09-26 1983-04-11 不二製油株式会社 常温ゲル化性物質圧送装置
JPS59186323A (ja) * 1983-04-07 1984-10-23 Fujitsu Ltd パタ−ン検査方式
KR100447988B1 (ko) * 1998-10-27 2004-11-16 주식회사 하이닉스반도체 마스크패턴의결함검사방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5254483A (en) * 1975-10-29 1977-05-02 Hitachi Ltd Method of inspecting photo mask patterns, etc.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5254483A (en) * 1975-10-29 1977-05-02 Hitachi Ltd Method of inspecting photo mask patterns, etc.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6160667U (ja) * 1984-09-25 1986-04-24
JPS61108316A (ja) * 1984-10-30 1986-05-27 九州積水工業株式会社 海苔の種付方法

Also Published As

Publication number Publication date
JPS5635419A (en) 1981-04-08

Similar Documents

Publication Publication Date Title
US4648053A (en) High speed optical inspection system
CA1252216A (en) Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like and method
US4547895A (en) Pattern inspection system
JP3566470B2 (ja) パターン検査方法及びその装置
US4718767A (en) Method of inspecting the pattern on a photographic mask
Sanz et al. Machine-vision techniques for inspection of printed wiring boards and thick-film circuits
KR960013357B1 (ko) 화상데이타 검사방법 및 장치
US5347591A (en) Method of and device for determining positioning between a hole and a wiring pattern on a printed circuit board by utilizing a set of area values
JPH07159337A (ja) 半導体素子の欠陥検査方法
JPS6156865B2 (ja)
JP3207931B2 (ja) 画像検査装置
JP3575512B2 (ja) パターン検査方法及び装置
JP4076906B2 (ja) 外観検査方法
JP3029774B2 (ja) 回路パターン検査装置
JPS59206705A (ja) パタ−ン検査方法
JPS627481B2 (ja)
JPS6080224A (ja) パタ−ン検査装置
JPS6412383B2 (ja)
JPH0877357A (ja) パターン位置合わせ装置
JPS6112538B2 (ja)
JPS6227933Y2 (ja)
JPH0145735B2 (ja)
KR920008035B1 (ko) 반도체 장비의 촛점심도 점검 레티클 구조
JPS61111447A (ja) フオトマスク検査方式
JPH0720060A (ja) パターン欠陥および異物検査装置