JPS6227789A - キヤラクタジエネレ−タのデ−タ圧縮方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ドツトマトリクスプリンタにおいて文字フォ
ントのドットパターンのデータを圧縮してキャラクタジ
ェネレータ（以下ＣＧと記す〕に格納しておき、生成時
には元のドツト・ぞターンに復元するＣＧのデータ圧縮
方式に関する。

（従来の技術） ドツトマトリクスプリンタでは、ＣＧに格納されている
文字フヤントは印字可能なドツト位置を与える２次元格
子座標上のドツト・！ターンで表現される。第４図は、
例として縦２４ドツト、横１４ドツトの格子座標でデザ
インされたアルファベット文字の「ｎ」のドラ）　ｉ４
ターン図を示すもので、幅がｘ＝２〜１２．高さがｙ＝
６〜１８で与えられる四辺形の領域は、文字固有の占有
領域であり、文字のレターフェースと定義する。レター
フェースは文字により様々な寸法と位置を有する。又、
幅がＸ＝Ｏ〜１４．高さがｙ＝ｏ〜２３で与えられる格
子領域全体は、ＣＧのキャラクタセット中の文字寸法と
位置を異にする様々な文字のレターフェースを含む全文
字に共通の印字領域であり、文字のボディーフェースと
定義する。ボディーフェースは、文字フォントをＣＧへ
格納する場合１文字分のドツトパターン領域を決めるも
ので、ドラトマトリフスジリンクにおいては文字フォン
トは、−律に、ボディーフェースのドツトパターン（以
下ドラ）Ａターンと記す）でＣＧへ格納される。

第５図は、第４図の文字ｒｎＪの（”　ツ）　ｔ＃ター
ンに対する従来のバイトデータの格納方法を示すもので
、ドツト有の格子はビット値１．ドツト無の格子はビッ
ト値０として、ドツトパターンのＸ＝Ｏ〜１４の各ｙ＝
ｏ〜２３の縦ドツト列を上から８ドツト単位にｍ＝１〜
４５の各バイトデータで割り付けＣＧ内においては、各
パイトデータヲｍ　＝　１〜４５のアドレス順に該先頭
アドレスより配置する。ＣＧより文字「ｎ」のドツトパ
ターンを生成する場合は、マイクロノロセッサを用いて
、該先頭アドレスよりＣＧ内のｍ＝１〜４５の各バイト
データを順次読み出して第５図の対応するバイト位置に
出力することで第４図のドツト・ぐターンを再現する。

上述の方法によれば。ドツトパターンをその全ドツトの
データビットを使用して格納するので、１文字当りのデ
ータバイト数が文字によらず一定となり、各文字のドツ
トｚ９ター／データヲ文字コード順に連続して格納すれ
ば、文字コードから目的のドツト・ぞター／データの先
頭格納アドレスがアドレステーブルを使用せずに計算で
きること、又どの文字もＣＧからのバイトデータの同一
の読み出しと出力の手順で、ドツト・母ターンを容易に
再現出来るという利点がある。

（発明が解決しようとする問題点） しかしながら、上記のような従来方法では、どの文字も
一律にボディーフェースの全ドツトのデータを格納する
ので第４図に示すように、レターフェースの周辺に出来
る空白領域の印字に寄与しないスに一スドットにもデー
タが無駄に使用されて、文字の寸法の割にはＣＧの容量
が必要以上に大きくなってしまうという欠点がありた。

本発明は、キャラクタセット中の全文字について、各文
字のドツトパターンの全ドツトのデータを個々の文字の
寸法に見合ったレターフェースの全ドツトのデータに圧
縮して格納することにより上述の欠点を解決することの
できるＣＧのデータ圧縮方式を提供することを目的とす
る。

（問題点を解決するための手段） 本発明は上記従来技術の問題点を解決するため、文字フ
ォントのドツトパターンのデータのＣＧへの格納及び文
字フォントのドツトパターンの生成を次のようにして行
なう。

ＣＧへのドツトパターンのデータの格納は、ド、ドパタ
ーンの全ドツトのデータを、その文字固有の占有領域（
レターフェース）のドツトデータと、該ドツトデータの
先頭格納アドレス、占有領域（レターフェース）の基準
位置座標、並びに占有領域（レターフェース）の縦ドツ
ト数及び横ドツト数の各文字情報データとの形式で圧縮
して行なう。一方、ドツト・ぐターンの生成は、文字情
報データを参照して、占有領域（レターフェース〕の縦
１行分のドツトデータを全文字共通の印字領域（ボディ
ーフェース）の縦１行分のドツトデータに伸長させて行
なう。

（作用〕 本発明によれば、ＣＧへのドツト／ソターンデータの格
納は各文字のドラトノ母ターンの全ドツトのデータがレ
ターフェースの全ドツトのデータに圧縮され、かつこれ
に上記のごとき文字情報データを加えてＣＧへ格納され
る。したがって、必要なデータビット数の大幅な縮減が
可能となり、ＣＧの容量が低減される。また、ドツトパ
ターンの読み出しに当っては、ボディーフェース全体の
ドツトデータの読み出しは必要なく、レターフェースの
ドツトデータだけ読み出し、文字情報データに基づきド
ツトデータを伸長させてドツト・ゼターンの再現を行な
うので、ＣＧの読み出しに対する前記従来技術の問題が
解決される。

（実施例） 第１図は本発明の実施例に係るドツト・ぐターンの格納
方法を示す説明図、第２図はこの格納方法にて圧縮して
格納されたレターフェースのドツトデータをＣＧより読
み出して元のドツト・！ターンを生成するための回路ブ
ロック図を示す。

先ず、第１図を用いてドツト・ゼターンの格納方法につ
いて説明する。同図は第４図の文字ｒｎＪのドツト・ぞ
ターンを例としたもので、同図（ａ）は文字情報テーブ
ルを示している。本格納方法では、文字情報テーブルの
ａ〜（ａ＋５）のアドレスに、文字ｒｎＪに関する各文
字情報バイトデータとして、第４図におけるレターフェ
ースの全ドツトのデータの先頭格納アドレスを与える上
位アドレスのＡｄ（Ｈ）と下位アドレスのＡｄ　（Ｌ）
、レターフェースの基準位置Ｐのｘ、ｙ座標のＸとＹ、
レターフェースの縦ドツト数のＨと横ドツト数のＷの６
値を格納する。又同図（ｂ）は、文字ｒｎＪのレターフ
ェースの全ドツトに対するバイトデータの格納の仕方を
示すもので、最初にｘ　＝　’ｌ　、　ｙ　−１８で示
すレターフェースの左上端のドツトからｙ方向にｘ＝２
．ｙ＝６まで、次に！　＝　３　ｐ　ｙ　＝　１８から
ｙ方向にｘ　＝　３　＊　ｙ　＝　６１でのドツト類に
、以降繰返して、ｘ　−１２ｔ　Ｙ　＝　６の最終のド
ツトまで、レターフェースの全ドツトを８ドツト単位に
ｍ−１〜１８の各バイトデータで割り付ける。これらの
各バイトデータは、レターフェースのドツトデータとし
て、前記文字情報テーブルの先頭格納アドレスのＡｄ（
Ｈ）　、　Ａｄ（Ｌ）で示されるアドレスよりｍ＝１〜
１８のアドレス順に格納する。この場合、レターフェー
スの全ドツト数は１４３であるから、ｍ−１８の最終バ
イトデータの最下位ピッ）（ＬＳＢ）の１ビツトは未使
用のビットになるが、一般にはレ レターフェースの全？ット数により最大７ビ、ト　〜ま
でが未使用扱いになる。本格納方法によれば、文字「ｎ
」のドラ）　ｚ？ターンのデータ格納に必要なデータビ
ット数は、従来方法の３６０ビツト（＝２４Ｘ１５）に
対して、文字情報テーブル分を含めても１９１ビツト（
文字情報テーブル分の４８ビツトとドツトデータの１４
４ビツトの合計）で済み、ＣＧのデータは５３チに圧縮
出来る。

なお、キャラクタセットの全ての文字フォントのドツト
・セターンを格納する場合、各文字の文字情報バイトデ
ータとレターフェースのドツトデータは、各々別のアド
レス領域に文字コード順に連続して格納する。

次に、上記方法で格納された文字「ｎ」のドツトデータ
をＣＧより読み出して第４図のドツト・ぞターンに再現
する方法について説明する゛。第２図はドツト・２ター
ンの生成回路の実施例を示す回路ブロック図であり、従
来のＣＰＵ　１とＣＧ２から構成される回路に、イメー
ジ伸長回路３を設けたことを特徴とする。このイメージ
伸長回路３は、マルチプレクサ４、ドツトレジスタ５、
Ｙ進カウンタ６、りｏ　ｙ　り（２）制御回路７、ＯＲ
＆”−）８、ＡＮＤ　ｒ−ト９、バイトデータ１０、Ｈ
進カウンタ１１，８進カウンタ１２及びクロック（１）
制御回路１３より構成される。

ＣＰＵ　１はマイクロプロセッサシステムを構成し、Ｃ
Ｇ２．マルチプレクサ４、Ｙ進カウンタ６、ノぐイトレ
ジスタ１０．Ｈ進カウンタ１１へＡＤノぐス１４を供給
し、マルチプレクサ４の入力端子Ｓへのセレクト信号１
０１、ドツトレジスタ５のクリア入力端子ＣＬへのレジ
スタクリア信号１０２、Ｈ進カウンタ１１のライト入力
端子ＷへのＨカウントライト信号１０３．８進カウンタ
１２のリセット入力端子Ｒへのカウンタリセット信号１
０４、・ぐイトレ・ゾスタ１０のライト入力端子Ｗとク
ロック（１）制御回路１３の入力端子ａ４へのバイトラ
イト信号１０５、クロック（１）制御回路１３０入力端
子ａ３へのりスタート信号１０６の各出力信号を制御す
るとともに、クロ、り（２）制御回路７の出力端子ａ３
からのリード要求信号１０７、クロック（１）制御回路
１３の出力端子ａ７からのライト要求信号１０８の各入
力信号を制御する。ＣＧ２は上記の格納方法でデータ圧
縮されたドツトデータを格納する。マルチプレクサ４は
、ドツトレジスタ５のデータ出力端子のＤ２３〜ＤＩ６
　　ｔ　Ｄ１５〜Ｄ８゜Ｄ７〜Ｄｏの各３バイトデータ
を入力端子Ｓへのセレクト信号１０１により同順で選択
してＡＤバスｌ４へ出カスる。ドツトレジスタ５は、Ａ
ＮＤ　ｒ　−ト９の出力端子（３）からシリアルデータ
入力端子ＳＩに入力されるシリアルドツトデータを、ク
ロック入力端子Ｋに入力されるＯＲケ°−ト８の出力端
子（３）からのクロックにより順次シフトして、Ｄ２３
〜Ｄｏの２４ビツト長の・ぞラレルデータに変換する。

Ｙ進カウンタ６は、ＡＤパス１４より、文字情報テーブ
ルのレターフォントの基準位置Ｐのｙ座標のＹの値をＹ
カウントライト信号１０３でライトすると、以降クロ、
り入力端子にへ入力されるクロック（２）　１１０をＹ
の数だけ繰返しカウントし、カウントアウトの度に出力
端子ＣＹからクロック（２）制御回路７０入力端子ａ１
ヘカウントアウ）　ｉＥルスを出力する。クロック（２
）制御回路７は入力端子ａ２に入力されるデータ転送終
了信号１１１が１からＯになるとＹ進カウ／り６のクロ
ック入力端子にとＯＲダート８の入力端子（１）へクロ
ック（２）１１０を出力するとともに、入力端子ａ１へ
のＹ進カウンタ６からのカウントアウト・ぞルスでクロ
７り（２）　１１０の出力を停止して、出力端子ａ３よ
りＣＰＵ　１ヘリ一ド要求信号１０７を通知する。

ＯＲケ９−ト８は入力端子（１）へのクロック（２）　
１１０と入力端子（２）へのクロック（１）　ｌ　１２
を出力端子（３）より、ドツトレジスタ５のクロック入
力端子にへ人力する。ＡＮＤｆｆ−）９は入力端子（２
）へのバイトレジスタ１０からのシリアルドツトデータ
を入力端子（１）へのデータ転送終了信号１１１が１の
ときダートを開いて通し、Ｏのときダートを閉めて０を
出力端子（３）よりドツトレジスタ５のシリアルデータ
入力端子ＳＩへ入力する。バイトレジスタ１０はＡＤパ
ス１４より、ドツトデータをバイトライト信号１０５で
ライトすると、クロック入力端子にへのクロック（１）
　１１２に同期して、ライトされたドツトデータをシリ
アルデータ出力端子ＳＤよりＡＮＤダート９の入力端子
（２）へ１ビツトずつシリアル転送する。Ｈ進カウンタ
１１はＡＤパス１４より文字情報チーデルのレターフェ
ースノ縦ドツト数Ｈの値をライト入力端子ＷへのＨカウ
ントライト信号１０３でライトすると、以降クロック入
力端子にへのクロ、り（１）　１１２をＨの数だけカウ
ントし、カウントアウトで、出力端子ＣＹからクロック
（１）制御回路１３の入力端子ａ２ヘカウントアウト・
ぞルスを出力する。８進カウンタ１２はバイトレジスタ
ＩＯＫライトされたドットデータの転送ビット数をクロ
ック入力端子にへのクロ、り（１）　ｉ　ｉ　２でカウ
ントし１・ぐイトの転送終了で出力端子ＣＹからクロッ
ク（１）制御回路１３の入力端子ａ１ヘカウントアウ）
　ノ？ルスを出力する。

クロック（１）制御回路１３は入力端子ａ４へのバイト
ライト信号１０５により、出力端子ａ６から８進カウン
タ１２、Ｈ進カウンタ１１．バイトレジスタ１０の各ク
ロック入力端子にヘクロック（１）１１２を出力し、８
進カウンタ１２から入力端子ａ１へのカウントアウトノ
クルス入力時にはクロック（１）　１１２を停止して出
力端子ａ７よりＣＰＵ　１ヘライト要求信号１０８を通
知し、Ｈ進カウンタ１１から入力端子ａ２へのへのカウ
ントアウトハルス入力時には、クロック（２）　１１０
を停止して出力端子ａ５からクロ、り（２）制御回路７
の入力端子ａ２とＡＮＤ＋’−ト９の入力端子（１）へ
のデータ転送終了信号１１１を１からＯにし、入力端子
ａ３へのりスタート信号１０６によりデータ転送終了信
号１１１を１に戻して再びクロック（２）　１１０を出
力する。

以下に文字ｒｎＪの文字情報データとドツトデータより
第４図に示すドツト・ぐターンを再現する処理動作につ
いて説明する。

文字ｒｎＪが入力されるとＣＰＵ　１はその文字コード
から文字情報テーブルの該先頭アドレスａを計算し、そ
のアドレスより、文字ｒｎＪのレターフェースに関する
ドツトデータの先頭格納アドレスのＡｄ（Ｈ）　、　Ａ
ｄ（Ｌ）　、基準位置Ｐのｘ、ｙ座標のＸとＹ、縦ドツ
ト数のＨと横ドツト数のＷをＣＧ２より読み出す。ここ
で、横ドツト数Ｗについては上記先頭格納アドレスと文
字コード順で、次の位置にくる文字のドツトデータの先
頭格納アドレスとの差が、文字「ｎ」のドツトデータの
バイト数を与える６−らこれを８倍してデータビット数
に直して縦ドツト数Ｈで割算すればその商として求めら
れる。この計算を行えば、文字情報テーブルより横ドツ
ト数Ｗの文字情報バイトを省くことも可能である。

上記の文字情報データの各位は以降の処理に使用する。

文字「ｎ」のドツト・９ターンを再現するには、第４図
においてｘ＝Ｑ〜（Ｘ−１）で求めたｘ＝ｏ〜１とｘ＝
（Ｘ＋Ｗ）〜１４で求めたｘ＝１３〜１４の各スペース
区間とｘ　＝Ｘ〜（Ｘ＋Ｗ−１）で求めたｘ＝２〜１２
のレターフェースの区間のドツトデータを格子座標上に
出力する必要がある。

前記の各スペース区間のドツト・母ターンはｙ方向に上
から順に全ビット０のバイトデータを３ノ々イト出力す
れば得られる。

本実施例の主要なところは、ｘ＝２〜１２のレターフェ
ース区間でのドツト・ぐターンを再現する処理である。

第３図は、第２図のドットハターン生成回路におけるイ
メージ伸長回路３の動作タイムチャートを示すもので、
第１図の方法で格納された文字「ｎ」のドツトデータの
ｍ＝１の第１バイトデータとｍ−２の第２バイトデータ
より第４図に示す位置でのドツト・９ターンを生成する
場合の処理手順を例としたものである。

以下に、第３図のタイムチャートを用いてレターフェー
ス区間のドツト・やターンを再現する処理を説明する。

同図で（ａ）は、カウンタリセット信号１０４であり８
進カウンタ１２をＴ１の位置でリセットする。

（ｂ）は、Ｈカウントライト信号１０３であり、文字ｒ
ｎＪの縦ドツト数Ｈ＝１３をＨ進カウンタ１゜へＴ２の
位置でライトする。（ｃ）はＹカウントライト信号１０
１であり、文字ｒｎＪの基準位置Ｐのｙ座標のＹ＝６を
Ｙ進カウンタ６にＴ３の位置でライトする。上記の（、
）〜（ｃ）の信号における処理は１文字の処理につき１
回行われる。（ｄ）は、ドツトレジスタ５のクリア入力
端子ＣＬへのレジスタクリア信号１０２で、ドツトレジ
スタ５のデータ出「ｎ」の先頭格納アドレスＡｄ（Ｈ）
　、　Ａｄ（Ｌ）を参照して、第１図の（ｂ）で示す文
字ｒｎＪのドツトデータのｍ＝ｌの第１バイトデータを
ＣＧ２より読み出し、これをＴ５の位置で、ノ々イトレ
ジスタ１０ヘライトする。（ｆ）はクロック（１）　１
１２であり、上記のライトによりクロック（１）制御回
路１３はクロック（１）　１１２を出力し、８発出力し
たところで８進カウンタ１２からのカウントアウト・ン
ルスによりクロック（１）　１１２を止める。この間Ａ
ＮＤ　ｒ−ト９の入力端子（１）へのデータ転送終了信
号１１１は１になっているので、バイトデータ５にライ
トされた第１バイトデータの８ビツトはＡＮＤダート９
を通って、ドツトレジスタ５ヘシリアルに転送される。

次にＣＰＵ　１は、クロック（１）制御回路１３からの
ライト要求信号１０８をみてＴ６の位置で、ＣＧ２より
ドツトデータのｍ＝２の第２バイトデータを読み出して
、バイトレジスタ５ヘライトするとクロック（１）制御
回路１３は、再びクロ、り（１）　１１２を出力し、５
発出力したところでカウント値１３に達したＨ進カウン
タ１１からのカウントアウトパルスによりクロック（１
）　１１２を止める。このとき８進カウンタ１２はカウ
ント値５で停止し、ドツトレジスタ５には第４図に示す
ｘ＝２でのｙ＝６〜１８の縦１３ドツトのドツトデータ
がデータ出力端子の［）１２〜Ｄｏに転送されている。

（ｇ）はデータ転送終了信号１１１であり、クロック（
１）制御回路１３は、前記のＨ進カウンタ１１からのカ
ウントアウトパルスにより、クロック制御回路７とＡＮ
Ｄダート９へのデータ転送終了信号１１１をＴ７の位置
でＯにする。（ｇ）はクロック（２）　１１０であり、
クロック（２）制御回路７はデータ転送終了信号１１１
が０になりたのをみてクロック（２）　１１０を出力し
６発出力したところでＹ進カウンタ６のカウントアウト
パルスにより、クロック（２）　１１０を止める。

この間、ＡＮＩ：ｌ’−ト９の入力端子（１）へは０が
入力されているので、前回、ドツトレジスタ５のデータ
出力端子のＤ１□〜Ｄｏに転送されていたレターフェー
スの縦１３ドツトのデータは、スペースビットで下から
６ドツト分上にシフトされて０１８〜Ｄ６の位置に移り
、これで第４図に示すｘ＝２でのドラトノぐターンが、
ドツトレジスタ５のデータ出力端子のＤ２３〜Ｄ、に得
られる。（ｉ）はセレクト信号１０１であり、ＣＰＵ　
１はクロック（２）制御回路７かものリード要求信号１
０７をみてＴ！Ｉ　ｙＴｇｙＴｔｏノ各位置で、ドツト
レジスタ５のデータ出力端子のＤ２３〜Ｉ）ｔｓ　ｔ　
Ｉ）ｔｓ〜Ｄｌｌ　ｙ　Ｄ７〜Ｄ０に揃えられたドット
ノリ−ンの各バイトデータをマルチプレクサ４より読み
出し、第４図に示すｘ＝２のｙ＝０〜２３の位置に上か
ら順次出力する。

これで、レターフェース区間のｘ＝＝２でのドツトパタ
ーンが再現できたことになる。この後、次のｘ＝３での
処理にそなえて、Ｔｌｌの位置でドツトレジスタ５をレ
ジスタクリア信号１０２でクリアする。（ｊ）はりスタ
ート信号１０６であり、Ｔ１□の位置でのりスタート信
号１０６により、クロック（１）制御回路１３はデータ
転送終了信号１１１を、Ｔ！３の位置で１に戻した後、
バイトレジスタ１０に残っている第２バイトの３ビット
分のデータ即チ、レターフェース区間のｘ＝３でのドツ
トデータからドツトレジスタ５ヘシリアル転送を開始す
るためにクロック（１）　１１２を出力する。クロック
（１）　１１２が３発出力されるとバイトレジスタ１０
からの転送は終了し８進カウンタ１２からのカウントア
ウト・ぐルスによりクロック（１）制御回路１３はクロ
ック（１）　１１２の出力を止めＣＰＵ　１に対してバ
イトライト信号１０８を通知する。ＣＰＵ　１はバイト
ライト信号１０８をみて、Ｔ１４の位置でバイトレジス
タ１０へドツトデータの第３バイトデータをライトする
。

こうして、レターフェース区間の以降ｘ＝３〜１２の各
位置でのドツトパターンデータは、上記の処理手順を継
続することにより逐次読み出せ、対応する各Ｘ座標でｙ
−ｏ〜２３の位置に出力して行けば、第４図に示すレタ
ーフェース区間Ｘ＝２〜１２でのドツト・！ターンを得
ることが出来る。

なおプロポーショナルフォントに関しては、文字のドッ
トパターンは同一文字間隔のドツトパターンに対して横
幅だけレターフェースの幅で格納するので、文字情報テ
ーブルのレターフェースの基準位置ＰのＸ座標をＸ＝ｏ
とし、ドツト・ぐターンの再現処理をレターフェース区
間でのみ行えば本発明のＣＧのデータ圧縮方式は同様に
適用可能である。

（発明の効果） 以上詳細に説明したように本発明によれば、次のような
利点がある。

■　１文字分のドラ）　／？ターンデータを文字固有の
レターフェースのドツトデータに圧縮して格納するよう
にしたので、ドツトマトリクスプリンタ等で使用するＣ
Ｇの容量が低減出来る。

■　文字のドツトパターン生成においては、レターフェ
ースのドツトデータだけ読み出せばよいので、ＣＧの読
み出しに対するＣＰＵの負荷を軽減出来る。

■　個々の文字のレターフェースの幅で、文字のドラ）
　ｚＪ？ターンが格納出来るので、ＣＧ作成時レターフ
ェースの幅でドットノ！ターンを格納スるプロポーショ
ナルフォントについて−も適用可能である。

【図面の簡単な説明】

第１図（、）及び（ｂ）は本発明に係るＣＧのデータ格
納方法の一例を示す説明図、第２図は本発明に係るドッ
トノ！ターンの生成回路の一例を示す回路プロ、り図、
第３図は第２図のイメージ伸長回路の動作タイムチャー
ト、第４図は従来のＣＧのデ−タ圧縮方式を示す説明図
、第５図は文字フォントのドアドックターフ例を示す図
である。 １・・・ＣＰＵ、２・・・キャラクタノエネレータ（Ｃ
Ｇ）、３・・・イメージ伸長回路、４・・・マルチプレ
クサ、５・・・ドツトレジスタ、６・・・Ｙ進カウンタ
、７・・・クロック（２）制御回路、８・・・ＯＲ回路
、９・・・ＡＮＤ回路、１０・・・バイトレジスタ、１
１・・・Ｈ進カウンタ、１２・・・８進カウンタ、１３
・・・クロック（１）制御回路、１４・・・ＡＤパス。 特許出願人　沖電気工業株式会社 特許出願代理人　弁理士　山　本　恵　−（ＣＩ） ＊発Ｓル＜縫ＪａＣＧ 第 （ｂ） のギーダＹ襲内乍坂９欺湖図 １図 医事フズント９ドットノでダーン、ケラ第４図 ４赫りＣＧ　ｑ−ｊ’−ゲ！合（円方ン龜つ説朗（２）
第５図

Claims (1)

1. 【特許請求の範囲】 文字フォントのドットパターンデータのキャラクタジェ
   ネレータへの格納は、 文字フォントのドットパターンの全ドットのデータを、 その文字固有の占有領域のドットデータと、該ドットデ
   ータの先頭格納アドレス、前記占有領域の基準位置座標
   、並びに前記占有領域の縦ドット数及び横ドット数の各
   文字情報データとの形式で圧縮して行ない、 文字フォントのドットパターンの生成は、 前記文字情報データを参照して、前記占有領域の縦１列
   分のドットデータを全文字共通の印字領域の縦１列分の
   ドットデータに伸長させて行なうことを特徴とするキャ
   ラクタジェネレータのデータ圧縮方式。