JPS62276877A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS62276877A JPS62276877A JP11968586A JP11968586A JPS62276877A JP S62276877 A JPS62276877 A JP S62276877A JP 11968586 A JP11968586 A JP 11968586A JP 11968586 A JP11968586 A JP 11968586A JP S62276877 A JPS62276877 A JP S62276877A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor
- doped
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 10
- 230000001681 protective effect Effects 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000002739 metals Chemical class 0.000 abstract 1
- 238000012216 screening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〈産業上の利用分野〉
本発明はアモルファスシリコン半導体を用いた薄膜トラ
ンジスタの構造に関するものである。
ンジスタの構造に関するものである。
〈従来の技術〉
近年、液晶等を用いた大容量表示素子として、アモルフ
ァスシリコン（以下、ａ−３ｊと略す）半導体を用いた
薄膜トランジスタ（以下、ＴＰＴと略す）をガラス等の
絶縁性基板上にマトリクス状に形成したアクティブマト
リクス表示素子が有望視されている。
ァスシリコン（以下、ａ−３ｊと略す）半導体を用いた
薄膜トランジスタ（以下、ＴＰＴと略す）をガラス等の
絶縁性基板上にマトリクス状に形成したアクティブマト
リクス表示素子が有望視されている。
第４図は従来のＴＰＴの製造時の各段階における断面構
造を示す。まず、ガラス等の絶縁性基板１１上にゲート
電極１２を形成した後、第１の絶縁膜１３、ノンドープ
のａ−３ｉ半導体膜１４並びに第２の絶縁膜１５を堆積
する（第４図（ａ））。
造を示す。まず、ガラス等の絶縁性基板１１上にゲート
電極１２を形成した後、第１の絶縁膜１３、ノンドープ
のａ−３ｉ半導体膜１４並びに第２の絶縁膜１５を堆積
する（第４図（ａ））。
次に、第２の絶縁膜１５をパターン化しく第４図山））
、その後、リンドープのｎ”−ａ−５ｉ膜１６を堆留し
、このリンドープｎ”−ａ−３ｉ膜１６とａ−３ｉ半導
体膜１４をパターン化する（第４図（Ｃ１）、次に、全
面にＡｆ、Ｔｉ、Ｍｏ等の金属膜を被着し、この金属膜
をパターン化してソース電極１７とドレイン電極１８を
形成する。
、その後、リンドープのｎ”−ａ−５ｉ膜１６を堆留し
、このリンドープｎ”−ａ−３ｉ膜１６とａ−３ｉ半導
体膜１４をパターン化する（第４図（Ｃ１）、次に、全
面にＡｆ、Ｔｉ、Ｍｏ等の金属膜を被着し、この金属膜
をパターン化してソース電極１７とドレイン電極１８を
形成する。
第５図は上述の方法で作成されたＴＰＴの平面構造を示
し、第４図（ｄ）は第５図のＢ−Ｂ’断面構造を示し、
第６図は第５図のｃ−ｃ’断面構造を示す。
し、第４図（ｄ）は第５図のＢ−Ｂ’断面構造を示し、
第６図は第５図のｃ−ｃ’断面構造を示す。
〈発明が解決しようとする問題点〉
従来のＴＰＴの構造では、良好なＲｏｆｆ特性が得にく
いという欠点があった。例えば、Ｔ Ｐ Ｔの第２の絶
縁膜１５の幅りが１０μｍ、ｎ“−ａ−３ｉ膜１６の幅
Ｗが３０μｒｎの場合、ゲート電圧を印加しない状態で
のソース・ドレイン間の抵抗値がパネル内およびパネル
間において１０４〜１０１１Ω程度のばらつきを生じ、
液晶セルと組み合わせたときに良好な表示が得られない
。
いという欠点があった。例えば、Ｔ Ｐ Ｔの第２の絶
縁膜１５の幅りが１０μｍ、ｎ“−ａ−３ｉ膜１６の幅
Ｗが３０μｒｎの場合、ゲート電圧を印加しない状態で
のソース・ドレイン間の抵抗値がパネル内およびパネル
間において１０４〜１０１１Ω程度のばらつきを生じ、
液晶セルと組み合わせたときに良好な表示が得られない
。
この原因としては、ソース電極１７とドレイン電極１８
を形成する金属膜の堆積時において、第５図と第６図に
斜線で示した部分のａ−３ｉ半導体膜１４のエツジ部分
とソース電極及びドレイン電極用の金属膜とが反応し、
この部分に導電性の反応層が形成されることがあげられ
る。
を形成する金属膜の堆積時において、第５図と第６図に
斜線で示した部分のａ−３ｉ半導体膜１４のエツジ部分
とソース電極及びドレイン電極用の金属膜とが反応し、
この部分に導電性の反応層が形成されることがあげられ
る。
く問題点を解決するための手段〉
本発明に係る薄膜トランジスタは、ゲート電極を覆う第
１の絶縁膜と、この第１の絶縁膜上のａ−３ｉ半導体膜
と、このａ−３ｉ半導体膜上の第２の絶縁膜と、ａ−Ｓ
ｉ半導体膜と第２の絶縁膜の上でソース及びドレインを
形成するリンドープのｎｏ−ａ−３ｉ膜と、このリンド
ープのｎ” −ａ−３ｔ膜上の一部分を除いてリンドー
プｎ′）−ａ−３ｉ膜とａ−３ｉ半導体膜を覆う第３の
絶縁膜と、リンドープのｎ”−ａ−３ｉ膜上の一部分で
このリンドープｎ”−ａ−３ｉ膜と接合するとともに第
３の絶縁膜を覆うソース電極とドレイン電極とが形成さ
れてなる。
１の絶縁膜と、この第１の絶縁膜上のａ−３ｉ半導体膜
と、このａ−３ｉ半導体膜上の第２の絶縁膜と、ａ−Ｓ
ｉ半導体膜と第２の絶縁膜の上でソース及びドレインを
形成するリンドープのｎｏ−ａ−３ｉ膜と、このリンド
ープのｎ” −ａ−３ｔ膜上の一部分を除いてリンドー
プｎ′）−ａ−３ｉ膜とａ−３ｉ半導体膜を覆う第３の
絶縁膜と、リンドープのｎ”−ａ−３ｉ膜上の一部分で
このリンドープｎ”−ａ−３ｉ膜と接合するとともに第
３の絶縁膜を覆うソース電極とドレイン電極とが形成さ
れてなる。
〈実施例〉
第１図は本実施例のＴＰＴの平面構造を示し、第２図は
そのＡ−Ａ’断面構造を示す。ガラス基板１上に、ゲー
Ｉ・電極２．このゲート電極２を覆うゲート絶縁膜３．
ゲート絶縁膜３上のａ−３ｉ半導体膜４．ａ−３ｉ半導
体膜４上の保護絶縁膜５、ａ−３ｉ半導体膜４及び保護
絶縁膜５の上でソース及びドレインを形成するリンドー
プのｎｏ−ａ−３ｉ膜６．このリンドープｎ”−ａ−３
ｉ模６上の一部分すを除いてリンドープｎ” −ａ −
３ｉ膜６とａ−３ｉ半導体膜４とを覆う絶縁膜７゜並び
に、リンドープｎ”−ａ−８ｉ膜６上の一部分すでリン
ドープｎ” −ａ−３ｉ膜ｍ６と接合するとともに絶縁
膜７を覆うソース電極８とドレイン電極９とが形成され
る。
そのＡ−Ａ’断面構造を示す。ガラス基板１上に、ゲー
Ｉ・電極２．このゲート電極２を覆うゲート絶縁膜３．
ゲート絶縁膜３上のａ−３ｉ半導体膜４．ａ−３ｉ半導
体膜４上の保護絶縁膜５、ａ−３ｉ半導体膜４及び保護
絶縁膜５の上でソース及びドレインを形成するリンドー
プのｎｏ−ａ−３ｉ膜６．このリンドープｎ”−ａ−３
ｉ模６上の一部分すを除いてリンドープｎ” −ａ −
３ｉ膜６とａ−３ｉ半導体膜４とを覆う絶縁膜７゜並び
に、リンドープｎ”−ａ−８ｉ膜６上の一部分すでリン
ドープｎ” −ａ−３ｉ膜ｍ６と接合するとともに絶縁
膜７を覆うソース電極８とドレイン電極９とが形成され
る。
第３図は本実施例のＴＰＴの製造時の各段階における断
面構造を示す。まず、ガラス基板１上にゲート電極２を
形成した後、全面にゲート絶縁膜３、ノンドープのａ−
３ｉ半導体模４．保護絶縁膜５をプラズマＣＶＤにより
真空を破ることなく連続して堆積する（第３図（ａ））
。次に、保護絶縁膜５をパターン化する（第３図中））
。次に、リンドープのｎ”−ａ−３ｉ膜６を被着し、ｎ
” −ａ−３ｉ膜６及びａ−３ｉ半導体膜４を同一のレ
ジストパターンによってエツチングする（第３図（Ｃ）
）。
面構造を示す。まず、ガラス基板１上にゲート電極２を
形成した後、全面にゲート絶縁膜３、ノンドープのａ−
３ｉ半導体模４．保護絶縁膜５をプラズマＣＶＤにより
真空を破ることなく連続して堆積する（第３図（ａ））
。次に、保護絶縁膜５をパターン化する（第３図中））
。次に、リンドープのｎ”−ａ−３ｉ膜６を被着し、ｎ
” −ａ−３ｉ膜６及びａ−３ｉ半導体膜４を同一のレ
ジストパターンによってエツチングする（第３図（Ｃ）
）。
次に、絶縁膜７を全面に被着した後、ｎ＋−ａ−３ｉ膜
６上の一部分すに絶縁膜７の開口部を形成する（第３図
（ｄ））。そして、絶縁膜７を覆うとともにリンドープ
ｎ”−ａ−３ｉ膜６と接合するように金属膜を被着し、
これをパターン化してソース電極８とドレイン電極９を
形成する（第３図（ｅ））。
６上の一部分すに絶縁膜７の開口部を形成する（第３図
（ｄ））。そして、絶縁膜７を覆うとともにリンドープ
ｎ”−ａ−３ｉ膜６と接合するように金属膜を被着し、
これをパターン化してソース電極８とドレイン電極９を
形成する（第３図（ｅ））。
このソース電極８とドレイン電極９を構成する金属膜は
、Ｔｉ、ＡＩ！、ＭＯ等が用いられる。なお、ソース電
極８とドレイン電極９を、金属膜の代わりにＩ ｎ２０
３を主として成る丁Ｔ Ｏ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏ
ｘｉｄｅ ）膜で形成してもよい。
、Ｔｉ、ＡＩ！、ＭＯ等が用いられる。なお、ソース電
極８とドレイン電極９を、金属膜の代わりにＩ ｎ２０
３を主として成る丁Ｔ Ｏ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏ
ｘｉｄｅ ）膜で形成してもよい。
本実施例では、ＴＦＴの製造時において、絶縁膜７によ
ってａ−５ｉ半導体膜４とソース電極８及びドレイン電
極９を構成する金兄または全屈酸化物の膜とを遮蔽する
。すなわち、半導体素子部分とソース・ドレイン電極部
分の間に絶縁膜を介在させることにより、ソース・ドレ
イン電極用膜とａ−３ｉ半導体膜との反応は生じない。
ってａ−５ｉ半導体膜４とソース電極８及びドレイン電
極９を構成する金兄または全屈酸化物の膜とを遮蔽する
。すなわち、半導体素子部分とソース・ドレイン電極部
分の間に絶縁膜を介在させることにより、ソース・ドレ
イン電極用膜とａ−３ｉ半導体膜との反応は生じない。
本実施例のＴＰＴでは、保護絶縁膜５の幅りが１０μｍ
、 リンドープｎ′″−ａ−３ｉ膜６の幅Ｗが３０μ
ｍの場合、Ｒｏｆｆを１０Ω以下とすることができる。
、 リンドープｎ′″−ａ−３ｉ膜６の幅Ｗが３０μ
ｍの場合、Ｒｏｆｆを１０Ω以下とすることができる。
〈発明の効果〉
以上説明したように本発明においては、ＴＰＴの製造時
に半導体素子部分とソース・ドレイン電極部分とを絶縁
膜により遮蔽するようにしたので、ソース・ドレイン用
膜とａ−３ｉ半導体膜との反応を防ぐことができ、良好
なＲｏｆｆ特性が得られることから、大容量表示素子の
特性の安定化が実現できる。
に半導体素子部分とソース・ドレイン電極部分とを絶縁
膜により遮蔽するようにしたので、ソース・ドレイン用
膜とａ−３ｉ半導体膜との反応を防ぐことができ、良好
なＲｏｆｆ特性が得られることから、大容量表示素子の
特性の安定化が実現できる。
第１図は本発明実施例のＴＰＴの平面構造を示す図、
第２図は第１図のＡ−Ａ’断面構造を示す図、第３図は
本発明実施例の製造時の各段階における断面構造を示す
図、 第４図は従来例のＴＰＴの製造時の各段階における断面
構造を示す図、 第５図は従来例のＴＰＴの平面構造を示す図、第６図は
第５図のｃ−ｃ ’断面構造を示す図である。 １・−ガラス基板 ２−ゲート電極 ３−・ゲート絶縁膜 ４−ａ −Ｓ ｉ半導体膜 ５・−保護絶縁膜 ６− リンドープｎ”−ａ−３ｉ膜 ７−・−絶縁膜 ８−・ソース電極 ９−・−ドレイン電極 特許出願人 シャープ株式会社 代 理 人 弁理士 西１）新 第２図
本発明実施例の製造時の各段階における断面構造を示す
図、 第４図は従来例のＴＰＴの製造時の各段階における断面
構造を示す図、 第５図は従来例のＴＰＴの平面構造を示す図、第６図は
第５図のｃ−ｃ ’断面構造を示す図である。 １・−ガラス基板 ２−ゲート電極 ３−・ゲート絶縁膜 ４−ａ −Ｓ ｉ半導体膜 ５・−保護絶縁膜 ６− リンドープｎ”−ａ−３ｉ膜 ７−・−絶縁膜 ８−・ソース電極 ９−・−ドレイン電極 特許出願人 シャープ株式会社 代 理 人 弁理士 西１）新 第２図
Claims (1)
- 絶縁性基板上に、ゲート電極と、このゲート電極を覆
う第１の絶縁膜と、この第１の絶縁膜上のアモルファス
シリコン半導体膜と、このアモルファスシリコン半導体
膜上の第２の絶縁膜と、上記アモルファスシリコン半導
体膜及び上記第２の絶縁膜の上でソース及びドレインを
形成するリンドープのｎ＾＋−アモルファスシリコン膜
と、上記リンドープのｎ＾＋−アモルファスシリコン膜
上の一部分を除いて上記リンドープのｎ＾＋−アモルフ
ァスシリコン膜と上記アモルファスシリコン半導体膜と
を覆う第３の絶縁膜と、上記リンドープのｎ＾＋−アモ
ルファスシリコン膜上の一部分で上記リンドープのｎ＾
＋−アモルファスシリコン膜と接合するとともに上記第
３の絶縁膜を覆うソース電極とドレイン電極とが形成さ
れてなる薄膜トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11968586A JPS62276877A (ja) | 1986-05-23 | 1986-05-23 | 薄膜トランジスタ |
| US07/043,342 US4857907A (en) | 1986-04-30 | 1987-04-28 | Liquid-crystal display device |
| DE19873714164 DE3714164A1 (de) | 1986-04-30 | 1987-04-28 | Fluessigkristallanzeige |
| GB8710193A GB2193027B (en) | 1986-04-30 | 1987-04-29 | A liquid-crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11968586A JPS62276877A (ja) | 1986-05-23 | 1986-05-23 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62276877A true JPS62276877A (ja) | 1987-12-01 |
Family
ID=14767514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11968586A Pending JPS62276877A (ja) | 1986-04-30 | 1986-05-23 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62276877A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179368A (ja) * | 1987-12-29 | 1989-07-17 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタの製造方法 |
-
1986
- 1986-05-23 JP JP11968586A patent/JPS62276877A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179368A (ja) * | 1987-12-29 | 1989-07-17 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600524B1 (en) | Active matrix type liquid crystal display apparatus with silicon oxide at different portions | |
| JPS59501562A (ja) | 薄膜トランジスタとコンデンサとを用いた表示スクリーンの製造方法 | |
| JPS59208783A (ja) | 薄膜トランジスタ | |
| JPH1048670A (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
| US6309903B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| JPH0542831B2 (ja) | ||
| JPS62276877A (ja) | 薄膜トランジスタ | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JP3353523B2 (ja) | 液晶表示装置の基板およびその基板の分割方法 | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JPS62226668A (ja) | 薄膜トランジスタ | |
| JP3141456B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6144467A (ja) | 薄膜トランジスタ | |
| JPH04367268A (ja) | 薄膜トランジスタアレイ装置 | |
| JPH0554271B2 (ja) | ||
| JP2879746B2 (ja) | 半導体パネル | |
| JP3011210B2 (ja) | アクティブマトリックス基板の製造方法 | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JPS58170064A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH0553139A (ja) | 薄膜トランジスタ素子アレイ | |
| JPS62124530A (ja) | 液晶表示素子 | |
| JPS6190193A (ja) | アクテイブマトリクス液晶表示装置 | |
| JPS60224278A (ja) | Ｎ型トランジスタ | |
| JPH07273345A (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JPH0218524A (ja) | Ｔｆｔ基板の製造方法 |