JPS62276861A - 半導体評価装置 - Google Patents

半導体評価装置

Info

Publication number
JPS62276861A
JPS62276861A JP11923286A JP11923286A JPS62276861A JP S62276861 A JPS62276861 A JP S62276861A JP 11923286 A JP11923286 A JP 11923286A JP 11923286 A JP11923286 A JP 11923286A JP S62276861 A JPS62276861 A JP S62276861A
Authority
JP
Japan
Prior art keywords
chip
electrodes
evaluation device
connection terminals
same pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11923286A
Other languages
English (en)
Inventor
Hiroyuki Naraki
楢木 浩行
Nobuyuki Moriwaki
信行 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP11923286A priority Critical patent/JPS62276861A/ja
Publication of JPS62276861A publication Critical patent/JPS62276861A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は測定技術、特にチップ状態のIC(集積回路)
、LSI(大規模集積回路)をそのまま評価できうる技
術に関するものである。
〔従来〕
一般ニ、IC,LSI等(以下単にICという)の品質
、性能等の信頼性を保証するため、エージングを行なう
必要があるが、特開昭59−184534号公報、特開
昭59−181633号公報等のようにICチップがパ
ッケージに封入され完成品の状態でエージングボードに
多数個実装したのちニージングチストを行なっている。
ところで、ICカードやメモリカートリッジ等のように
パッケージ本体が非常に熱に弱い場合、あるいはパッケ
ージ本体にICを組み込まずチップ状態のまま顧客に納
める場合がある。この゛ようた場合、前述のような技術
を利用してエージング(高温動作テスト)を行なうこと
は不可能でありた。
そこで、本発明者は特開昭59−72146号公報で開
示されているようなブロービング装置を利用して各々の
チップをエージングすることを考えたが、何度もプロー
ブ(探針)をICチップの電極に当てると、プローブの
先端が鋭いため前記電極のアルミニウム膜が剥れるなど
のダメージをあたえ問題であることが分かった。
〔発明が解決しようとする問題点〕
前述したように、エージングせずにICカードやメモリ
カートリッジにICを組み込んでいるため、顧客での不
良率が非常に高く問題であった。
本発明の目的は、チップ状態のICの評価を行なえる技
術を提供することである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、半導体チップの電極との接続端子を前記電極
と同パターンで形成された突起状の弾性導電体で構成す
るものである。
〔作用〕
上記した手段によれば、接続端子がICのチップ電極と
同パターンで、しかも突起状に形成されているため容易
にコンタクトできるとともに、電極と接触する接続端子
上端が球状あるいは平坦状の弾性体であるので損傷を与
えることもなく評価が行なえるものである。
〔実施例〕
第1図、第2図はそれぞれ本発明の一実施例である半導
体評価装置の斜視図及び側部断面図である。以下図を用
いて詳細に説明する。1は半導体評価装置であるソケッ
ト本体で、セラミックや耐熱プラスチック族で、はぼ中
央にはICCチックを収容するための凹部3が設けられ
ている。4は突起状に形成された弾性を有する導電体の
接続端子で、例えば導電性良好な耐熱性ゴムであり、I
Cのチップ電極5と同パターンに形成されている。
なお、この接続端子4の上端は平坦状あるいは球状に形
成しておくことが好ましい。また、前記接続端子4は金
属導電膜6と導電性接着材で接着されており、さらに前
記金属導電膜6を介して外部端子であるリード7と接続
している。8はチップ2を適度な力で接続端子4に押し
つけるための蓋であり、クリップ9を溝10に嵌め込む
ことにより固定できるようになって〜・る。なお、11
はソケット本体1を実装するためのエージングボードで
あり、前述のようなソケット本体を複数個挿入できるよ
うになっている。
次に本実施例の作用効果を記載する。
(1)チップ自体をデュアル・インライン型のソケット
に搭載できるようにすることにより、チップ状態のまま
エージングボードへの実装が可能となり、ICチップの
評価を容易に行なえるという効果が得られる。
(2)チップ電極との接続を、導電性を有する弾性体で
形成された上端球状あるいは平坦状の接続端子で行なう
ことにより、ICチップ電極に損傷を与えることがなく
評価を行なうことができるという効果が得られる。
(3)特に、ICカードやメモリカートリッジなど。
本体にICを組み込む前にエージングが要求されるよう
な製品に対して、チップ状態でエージングすることが可
能となるので、顧客で発生する不良を低減することがで
きるという効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で程々変更可
能であることはいうまでもない。たとえば、第3図に示
すように、接続端子4aの形状は突起状に限定されず、
ICチップのt他とコンタクトできるのであればシート
状に形成しても良い。
以上の説明では主として本発明によってなされた発明を
その背景となった利用分野であるチップ状態のIC,L
SIをエージングするために用いるソケットに適用した
場合について説明したが、それに限定されるものではな
(、たとえば、複数個のチップを収容可能なペレット収
納治具に収容しておき、相対的にゴム状等の弾性導電体
からなる接続端子を各チップに対して同時に近づけてコ
ンタクトをとり、機能テスト等の各種テストを同時に行
なうようにしても良い。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、チップ状態で評価、例えばエージングが行な
えるため、顧客で発生する不良を低減できるという効果
が得られる。また、チップ電極とのコンタクトを上端球
状あるいは平坦状の弾性導電体で形成することによりチ
ップ電極に損傷を与えることなく評価が行なえるという
効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例である半導体評価装置、 第2図は第1図の■−■線断面図、 第3図は本発明の他の実施例である半導体評価装置であ
る。 1・・・ソケット本体、2・・・ICチップ、3・・・
凹部、4.4a・・接続端子、5・・・電極、6・・・
金属導電膜、7・リード、8・・・蓋、9・・−クリッ
プ、10・・・溝、11・・エージングボード。 代理人 弁理士  小 川 勝 男 第  1  図 /−・ノブ・ント喝ディ冬 3− 涜 チー件繞端与 σ−を満尊霞堤

Claims (1)

  1. 【特許請求の範囲】 1、IC、LSI等のチップ上の電極と同パターンで配
    置され、上端が球状あるいは平坦状である突起状の弾性
    導電体で形成された接続端子と、前記弾性導電体と電気
    的に連結している外部端子とを有する半導体評価装置。 2、前記突起状弾性導電体は耐熱導電性ゴムであること
    を特徴とする特許請求の範囲第1項記載の半導体評価装
    置。
JP11923286A 1986-05-26 1986-05-26 半導体評価装置 Pending JPS62276861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11923286A JPS62276861A (ja) 1986-05-26 1986-05-26 半導体評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11923286A JPS62276861A (ja) 1986-05-26 1986-05-26 半導体評価装置

Publications (1)

Publication Number Publication Date
JPS62276861A true JPS62276861A (ja) 1987-12-01

Family

ID=14756230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11923286A Pending JPS62276861A (ja) 1986-05-26 1986-05-26 半導体評価装置

Country Status (1)

Country Link
JP (1) JPS62276861A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211850A (ja) * 1990-01-17 1991-09-17 Matsushita Electron Corp 半導体デバイスの検査装置および検査方法
JPH0875819A (ja) * 1994-08-25 1996-03-22 Sunright Pte Ltd パッケージに封入されていないダイのバーンイン検査のための再使用可能なキャリア
WO1997007410A1 (fr) * 1995-08-17 1997-02-27 Hitachi, Ltd. Support de puce nue, dispositif de deverminage le faisant intervenir et procede de deverminage de puce nue

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211850A (ja) * 1990-01-17 1991-09-17 Matsushita Electron Corp 半導体デバイスの検査装置および検査方法
JPH0875819A (ja) * 1994-08-25 1996-03-22 Sunright Pte Ltd パッケージに封入されていないダイのバーンイン検査のための再使用可能なキャリア
WO1997007410A1 (fr) * 1995-08-17 1997-02-27 Hitachi, Ltd. Support de puce nue, dispositif de deverminage le faisant intervenir et procede de deverminage de puce nue

Similar Documents

Publication Publication Date Title
US4766371A (en) Test board for semiconductor packages
US6215322B1 (en) Conventionally sized temporary package for testing semiconductor dice
US5629837A (en) Button contact for surface mounting an IC device to a circuit board
US5926027A (en) Apparatus and method for testing a device
JP2003249323A (ja) 電気部品用ソケット
JPH04230866A (ja) Icアダプタ
US4835464A (en) Decoupling apparatus for use with integrated circuit tester
JPS62276861A (ja) 半導体評価装置
JPH03297083A (ja) ソケット
JP2004158330A (ja) 半導体装置のテストソケット
JP2904193B2 (ja) Icソケット
JPH09320720A (ja) 接続装置
KR940009571B1 (ko) 번인소켓
JPH0566243A (ja) Lsi評価用治具
JPH03102848A (ja) 半導体装置のエージング方法
JP3072591B2 (ja) 半導体ダイをパッケージし試験する方法及び装置
KR20070010972A (ko) 소켓과 컨택터
JP2693385B2 (ja) 電子部品の検査用ソケット装置
JPH09129330A (ja) 電子部品用ソケット
JP2002181881A (ja) 電子回路装置の測定装置および測定方法
EP0616223B1 (en) A testing contactor for small-size semiconductor power devices
JP2002319467A (ja) 半導体パッケージ特性測定用ソケット及び半導体パッケージ特性測定方法
JPS6365660A (ja) 半導体集積回路装置
JPH03246879A (ja) 半導体装置用ソケット
JPH0661316A (ja) プローブ集合体