JPS62272338A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS62272338A JPS62272338A JP61116508A JP11650886A JPS62272338A JP S62272338 A JPS62272338 A JP S62272338A JP 61116508 A JP61116508 A JP 61116508A JP 11650886 A JP11650886 A JP 11650886A JP S62272338 A JPS62272338 A JP S62272338A
- Authority
- JP
- Japan
- Prior art keywords
- external memory
- mode
- internal rom
- signal line
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 17
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 5
- 230000006870 function Effects 0.000 claims description 4
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract description 13
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000035622 drinking Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、内部ＲＯＭの読み出しを禁止する回路をそな
えたマイクロコンピュータに関するものである。
えたマイクロコンピュータに関するものである。
従来の技術
シングルチップ、マイクロコンピュータの応用分野の拡
大に伴い、命令プログラムのステップ数が増大する傾向
がある。そのため、同一チップに集積する命令等を格納
するためのＲＯＭの容量が増大してきた。しかしながら
同一チップに集積できるＲＯＭの容量には限度がある。
大に伴い、命令プログラムのステップ数が増大する傾向
がある。そのため、同一チップに集積する命令等を格納
するためのＲＯＭの容量が増大してきた。しかしながら
同一チップに集積できるＲＯＭの容量には限度がある。
シングルチップ・マイクロコンピュータでは、チップ内
部のＲＯＭ容量では不足する場合に備えて、チップ外部
にメモリを拡張する機能を有するものがある。チップ外
部にメモリを拡張する方式には、太き（分けて、２種類
ある。第１の方式を第２図、第２の方式を第３図に、そ
れぞれ、概略図で示すそれぞれの図は、全アドレス空間
が６４にバイトで、内部ＲＯＭの容量が８にバイトの場
合を示す。１は内部ＲＯＭ空間であり、２は外部メモリ
空間である。第１の方式では、内部ＲＯＭＩに割り当て
られたアドレス空間も、外部メモリ２内の所定アドレス
空間３に拡張し、内部ＲＯＭは使用しないで、全て外部
メモリで動作する方式である。第２の方式は、内部ＲＯ
ＭＩに割り当てられたアドレス空間は外部に拡張せず１
こ、内部ＲＯＭ、外部メモリをともに使用して動作する
方式である。
部のＲＯＭ容量では不足する場合に備えて、チップ外部
にメモリを拡張する機能を有するものがある。チップ外
部にメモリを拡張する方式には、太き（分けて、２種類
ある。第１の方式を第２図、第２の方式を第３図に、そ
れぞれ、概略図で示すそれぞれの図は、全アドレス空間
が６４にバイトで、内部ＲＯＭの容量が８にバイトの場
合を示す。１は内部ＲＯＭ空間であり、２は外部メモリ
空間である。第１の方式では、内部ＲＯＭＩに割り当て
られたアドレス空間も、外部メモリ２内の所定アドレス
空間３に拡張し、内部ＲＯＭは使用しないで、全て外部
メモリで動作する方式である。第２の方式は、内部ＲＯ
ＭＩに割り当てられたアドレス空間は外部に拡張せず１
こ、内部ＲＯＭ、外部メモリをともに使用して動作する
方式である。
近年、プログラムの無断複製が問題になり、プログラム
開発者は複製されないように対策する必要にせまられて
いる。しかし前述第１の方式のように、命令等を格納す
るメモリが全て外部に拡張されている場合は、簡単にプ
ログラムの内容を知ることができるため、要となるプロ
グラムは内部ＲＯＭに格納し、外部メモリに格納された
プログラムだけでは、全体を知ることができないように
されることがある。一方、前述第２の方式では、内部Ｒ
ＯＭ １と外部メモリ２とが連続した空間にあり、その
区別が使用上ないため、テーブル・ルックアップ機能等
の命令を用いて容易に内部ＲＯＭの内容を出力ポート等
に書き込むことでその内容を知ることができる。そこで
、シングルチップ°マイクロコンピュータ本来の内部Ｒ
ＯＭのみを使用して動作する第１のモードと、前記第１
の方式で拡張した外部メモリのみを使用して動作する第
２のモードとを切換えながら、内部ＲＯＭ１に格納され
たプログラムと、外部メモリ２に格納されたプログラム
とをともに使用する手法がとられることがある。この手
法では、拡張した外部メモリ２を使用して動作している
時は、内部ＲＯＭ１のアクセスができないため、内部Ｒ
ＯＭ １の内容を外部から与えた命令で出力ポート等に
書き込むことで読み出すことは困難である。
開発者は複製されないように対策する必要にせまられて
いる。しかし前述第１の方式のように、命令等を格納す
るメモリが全て外部に拡張されている場合は、簡単にプ
ログラムの内容を知ることができるため、要となるプロ
グラムは内部ＲＯＭに格納し、外部メモリに格納された
プログラムだけでは、全体を知ることができないように
されることがある。一方、前述第２の方式では、内部Ｒ
ＯＭ １と外部メモリ２とが連続した空間にあり、その
区別が使用上ないため、テーブル・ルックアップ機能等
の命令を用いて容易に内部ＲＯＭの内容を出力ポート等
に書き込むことでその内容を知ることができる。そこで
、シングルチップ°マイクロコンピュータ本来の内部Ｒ
ＯＭのみを使用して動作する第１のモードと、前記第１
の方式で拡張した外部メモリのみを使用して動作する第
２のモードとを切換えながら、内部ＲＯＭ１に格納され
たプログラムと、外部メモリ２に格納されたプログラム
とをともに使用する手法がとられることがある。この手
法では、拡張した外部メモリ２を使用して動作している
時は、内部ＲＯＭ１のアクセスができないため、内部Ｒ
ＯＭ １の内容を外部から与えた命令で出力ポート等に
書き込むことで読み出すことは困難である。
さらに、昨今では、マイクロコンピュータの動作速度を
向上させるために、一般に命令の先読みが行なわれ、こ
れを専用のバッファにだくわえる手法がとられることが
ある。
向上させるために、一般に命令の先読みが行なわれ、こ
れを専用のバッファにだくわえる手法がとられることが
ある。
第４図に前記手法を用いたマイクロコンピュータのブロ
ック図を示す。１は内部ＲＯＭ、２は外部メモリ、４は
マルチプレクサ、５は命令先読みバッファ、６は命令デ
コーダ、７はモード切換え制御回路である。
ック図を示す。１は内部ＲＯＭ、２は外部メモリ、４は
マルチプレクサ、５は命令先読みバッファ、６は命令デ
コーダ、７はモード切換え制御回路である。
命令実行に先立って、内部ＲＯＭＩ又は外部メモリ２か
ら読み出された命令コードは、いったん、命令先読みバ
ッファ５にだくわえられる。そして命令実行時にはあら
かじめ先読みされた命令コードが順次命令先読みバッフ
ァ５から読み出され、命令デコーダ６で命令コードの解
読が行われ、マイクロコンピュータ各部に制御信号が送
られる。
ら読み出された命令コードは、いったん、命令先読みバ
ッファ５にだくわえられる。そして命令実行時にはあら
かじめ先読みされた命令コードが順次命令先読みバッフ
ァ５から読み出され、命令デコーダ６で命令コードの解
読が行われ、マイクロコンピュータ各部に制御信号が送
られる。
発明が解決しようとする問題点
このような手法を用いたマイクロコンピュータでは、前
述の内部ＲＯＭのみを使用して動作する第１のモードと
外部メモリのみを使用して動作する第２のモードを切換
えて動作させる手法を用いても、第２のモードから第１
のモードに切換えた時点ですでに、外部メモリ２から先
読みされた命令が、命令先読みバッファ５にだくわえら
れ、内部ＲＯＭ１のみを使用して動作する第１のモード
に変化した後でも先読みバッファＳ内の６ｉ令が有効に
なっている。そのため、テーブル・ルックアップ機能等
の命令を利用して、内部ＲＯＭの内容を出力ポート等に
書き込むことで、読み出すことが可能になる。
述の内部ＲＯＭのみを使用して動作する第１のモードと
外部メモリのみを使用して動作する第２のモードを切換
えて動作させる手法を用いても、第２のモードから第１
のモードに切換えた時点ですでに、外部メモリ２から先
読みされた命令が、命令先読みバッファ５にだくわえら
れ、内部ＲＯＭ１のみを使用して動作する第１のモード
に変化した後でも先読みバッファＳ内の６ｉ令が有効に
なっている。そのため、テーブル・ルックアップ機能等
の命令を利用して、内部ＲＯＭの内容を出力ポート等に
書き込むことで、読み出すことが可能になる。
本発明では前述の問題点を解決し、内部ＲＯＭの内容を
外部からの命令で読み出すことができないマイクロコン
ピュータを提供することを目的としている。
外部からの命令で読み出すことができないマイクロコン
ピュータを提供することを目的としている。
間ｔｔ解決するための手段
本発明は、前述の開運点を解決するために、外部メモリ
のみを使用して動作する第２のモードから、内部ＲＯＭ
のみを使用する第１のモードに変化した時に、命令を先
読みする全てのバッファにたくわえられている外部メモ
リから読み出した命令を実行する期間中、メモリ空間、
Ｉ１０空間またはレジスタ空間への書き込みを禁止する
手段をそなえたものである。
のみを使用して動作する第２のモードから、内部ＲＯＭ
のみを使用する第１のモードに変化した時に、命令を先
読みする全てのバッファにたくわえられている外部メモ
リから読み出した命令を実行する期間中、メモリ空間、
Ｉ１０空間またはレジスタ空間への書き込みを禁止する
手段をそなえたものである。
作用
本発明によれば、外部からの命令で内部ＲＯＭの内容を
出力ポート等から読みだすことか不可能になるため、内
部ＲＯＭの内容を知ることができない。
出力ポート等から読みだすことか不可能になるため、内
部ＲＯＭの内容を知ることができない。
実施例
第１図に本発明の一実施例のブロック図を示す。
第１図において、１は内部ＲＯＭ、２は外部メモリ、４
は内部ＲＯＭ又は外部メモリを選択するマルチプレクサ
、５はｎ段の命令先読みバッファ。
は内部ＲＯＭ又は外部メモリを選択するマルチプレクサ
、５はｎ段の命令先読みバッファ。
６は命令デコーダ、７はモード切換え制御回路である。
８はマルチプレクサ４を切換えるための制御信号線、９
は書き込み許可を禁止するための制御信号線、１０は書
き込み許可信号線である。モード切換え制御回路７は、
制御信号線８によりたとえば、入力端子の状態や、制御
フラグの状態等によって、 内部ＲＯＭＩのみを使用し
て動作するモードと、外部に拡張したメモリのみを使用
して動作するモードとをマルチプレクサ４を切換えるこ
とで、切換える。外部に拡張したメモリのみを使用して
動作するモードの場合は、第２図に示すように内部ＲＯ
Ｍ １のアドレス空間も外部に拡張され、内部ＲＯＭＩ
はアクセスされない。
は書き込み許可を禁止するための制御信号線、１０は書
き込み許可信号線である。モード切換え制御回路７は、
制御信号線８によりたとえば、入力端子の状態や、制御
フラグの状態等によって、 内部ＲＯＭＩのみを使用し
て動作するモードと、外部に拡張したメモリのみを使用
して動作するモードとをマルチプレクサ４を切換えるこ
とで、切換える。外部に拡張したメモリのみを使用して
動作するモードの場合は、第２図に示すように内部ＲＯ
Ｍ １のアドレス空間も外部に拡張され、内部ＲＯＭＩ
はアクセスされない。
先ず、内部ＲＯＭ １のみを使用して動作するモードに
ついて説明する。
ついて説明する。
この場合、マルチプレクサ４は内部ＲＯＭ １を選択し
ている。命令の実行に先立って、内部ＲＯＭ１から命令
コードが読み出され、命令先読みバッファ５にた（わえ
られる。命令実行時には、あらかじめ先読みされた命令
コードが、順次命令先読みバッファ５から読み出され、
命令デコーダ６で命令コードの解読が行なわれ、マイク
ロコンピュータ各部に制御信号が送られる。１０は命令
デコーダ６から出力されるメモリ空間、Ｉ１０空間、又
はレジスタ空間への書き込み許可信号線であり、前記の
すべての空間に共通の場合と、それぞれの空間に専用の
場合とが有りうる、内部ＲＯＭ１のみを使用して動作し
ている時は、モード切換え制御回路７から出力された制
御信号線９がハイレベルになっているため、前記書き込
み許可信号線１０は出力可能な状、態になっている。
ている。命令の実行に先立って、内部ＲＯＭ１から命令
コードが読み出され、命令先読みバッファ５にた（わえ
られる。命令実行時には、あらかじめ先読みされた命令
コードが、順次命令先読みバッファ５から読み出され、
命令デコーダ６で命令コードの解読が行なわれ、マイク
ロコンピュータ各部に制御信号が送られる。１０は命令
デコーダ６から出力されるメモリ空間、Ｉ１０空間、又
はレジスタ空間への書き込み許可信号線であり、前記の
すべての空間に共通の場合と、それぞれの空間に専用の
場合とが有りうる、内部ＲＯＭ１のみを使用して動作し
ている時は、モード切換え制御回路７から出力された制
御信号線９がハイレベルになっているため、前記書き込
み許可信号線１０は出力可能な状、態になっている。
外部メモリ２のみを使用して動作するモードの時は、マ
ルチプレクサ４は外部メモリ２を選択している。この場
合も前述の場合と同様に、命令実行に先立って命令先読
みバッファ５に、外部メモリ２から読み出された命令コ
ードかたくわえられている。
ルチプレクサ４は外部メモリ２を選択している。この場
合も前述の場合と同様に、命令実行に先立って命令先読
みバッファ５に、外部メモリ２から読み出された命令コ
ードかたくわえられている。
また、モード切換え制御回路７から出力された制御信号
線９はハイレベルになっているため、書き込み許可信号
線１０は出力可能状態になっている。
線９はハイレベルになっているため、書き込み許可信号
線１０は出力可能状態になっている。
ここで、外部メモリ２のみを使用して動作するモードか
ら、内部ＲＯＭ ｌのみを使用して動作するモードに変
化したことを、モード切換え制御回路７が検出すると、
マルチプレクサ切換え制御信号線８を能動状態にし、マ
ルチプレクサ４を外部メモリ２側から内部ＲＯＭ １側
へ切換える。また、命令先読みバッファ５にたくわえら
れた、外部メモリ２から読み出された全ての命令を実行
する間、制御信号線９をロウレベルにし、書き込み許可
信号線１０に命令デコーダ６の信号が出力されることを
禁止する。そして前記外部メモリ２から読み出された全
ての命令を実行後、制御信号線９をハイレベル：こし、
次に内部ＲＯＭ １から読み出された命令に対しては、
書き込み許可信号線１０を出力可能状、態にする。
ら、内部ＲＯＭ ｌのみを使用して動作するモードに変
化したことを、モード切換え制御回路７が検出すると、
マルチプレクサ切換え制御信号線８を能動状態にし、マ
ルチプレクサ４を外部メモリ２側から内部ＲＯＭ １側
へ切換える。また、命令先読みバッファ５にたくわえら
れた、外部メモリ２から読み出された全ての命令を実行
する間、制御信号線９をロウレベルにし、書き込み許可
信号線１０に命令デコーダ６の信号が出力されることを
禁止する。そして前記外部メモリ２から読み出された全
ての命令を実行後、制御信号線９をハイレベル：こし、
次に内部ＲＯＭ １から読み出された命令に対しては、
書き込み許可信号線１０を出力可能状、態にする。
発明の効果
以上のように本発明によれば、外部から人力された命令
で、内部ＲＯＭめ内容を出力ボート等に書き込もうとし
ても、書き込み許可信号が出力されないため、出力ボー
ト等に書き込むことが不可能となり、結果として内部Ｒ
ＯＭの内容を読み出すことができず、内部ＲＯＭに格納
されたプログラムの保護ができる。
で、内部ＲＯＭめ内容を出力ボート等に書き込もうとし
ても、書き込み許可信号が出力されないため、出力ボー
ト等に書き込むことが不可能となり、結果として内部Ｒ
ＯＭの内容を読み出すことができず、内部ＲＯＭに格納
されたプログラムの保護ができる。
第１図は本発明の一実施例を示すブロック図、第２図及
び第３図はチップ外部にメモリを拡張する方式を示す概
略図、第４図は従来例のブロック図である。 １・・・・・・内部ＲＯＭ、２・・・・・・外部メモリ
、３・・・・・・内部ＲＯＭと同しアドレス空間の外部
メモリ、４・・・・・・マルチプレクサ、５・・・・・
・命令先読みバッファ６・・・・・・命令デコーダ、７
・・・・・・モード切換え制御回路、８．９・・・・・
・制御信号線、１０・・・・・・書き込み許可信号線。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図
７−も−ｍ換えやｊ１呑Ｌ
＋＋ ＋−−１２−一−ダ１咎千ｔ
モ、す 第４図
び第３図はチップ外部にメモリを拡張する方式を示す概
略図、第４図は従来例のブロック図である。 １・・・・・・内部ＲＯＭ、２・・・・・・外部メモリ
、３・・・・・・内部ＲＯＭと同しアドレス空間の外部
メモリ、４・・・・・・マルチプレクサ、５・・・・・
・命令先読みバッファ６・・・・・・命令デコーダ、７
・・・・・・モード切換え制御回路、８．９・・・・・
・制御信号線、１０・・・・・・書き込み許可信号線。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図
７−も−ｍ換えやｊ１呑Ｌ
＋＋ ＋−−１２−一−ダ１咎千ｔ
モ、す 第４図
Claims (1)
- 【特許請求の範囲】 チップ内部に命令等を格納し、第１のモードで動作する
読み出し専用の内部ＲＯＭ と、チップ外部に拡張機能として命令等 を格納し、第２のモードで動作する外部メモリと、少な
くとも一段以上の前記内部ＲＯＭ又は外部メモリに格納
された命令等を先読みするためのバッファとを備え、前
記第２のモードから、前記第１のモードに切り換えた場
合に、前記バッファにたくわえられている外部メモリか
ら読み出した命令等を実行する期間中、メモリ空間、Ｉ
／Ｏ空間またはレジスタ空間への書き込みを禁止する手
段をそなえたことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116508A JPH06103479B2 (ja) | 1986-05-21 | 1986-05-21 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116508A JPH06103479B2 (ja) | 1986-05-21 | 1986-05-21 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62272338A true JPS62272338A (ja) | 1987-11-26 |
| JPH06103479B2 JPH06103479B2 (ja) | 1994-12-14 |
Family
ID=14688877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61116508A Expired - Lifetime JPH06103479B2 (ja) | 1986-05-21 | 1986-05-21 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103479B2 (ja) |
-
1986
- 1986-05-21 JP JP61116508A patent/JPH06103479B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103479B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07200413A (ja) | マイクロコンピュータ | |
| JPH01204147A (ja) | アドレス修飾回路 | |
| JPS62272338A (ja) | マイクロコンピユ−タ | |
| JP3462245B2 (ja) | 中央演算処理装置 | |
| JPS62236034A (ja) | マイクロコンピユ−タ | |
| JPH09114743A (ja) | シングルチップ・マイクロコンピュータ | |
| EP0864983A2 (en) | Computer system including memory adress management circuit for protecting memory from illegal writing | |
| JPH08185360A (ja) | 内蔵ｒｏｍ読み出し禁止装置 | |
| JPH05257815A (ja) | 中央処理装置 | |
| JPS615348A (ja) | 情報処理装置 | |
| JPS6074059A (ja) | 記憶装置アクセス制御方式 | |
| JPH02128266A (ja) | 保護機能付レジスタ | |
| JP3104621B2 (ja) | 半導体集積回路装置 | |
| JPH06139084A (ja) | 情報処理装置 | |
| JPS61282932A (ja) | アドレスカウンタ制御方式 | |
| JPS6226738B2 (ja) | ||
| JPH0296851A (ja) | アクセス回路 | |
| JP3678330B2 (ja) | マイクロプロセッサ | |
| JPS62151936A (ja) | マイクロプロセツサに内蔵されるキヤツシユ回路 | |
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH05298086A (ja) | 情報処理装置 | |
| JPH05341969A (ja) | マイクロコンピュータのｒｏｍ切換装置 |