JPS62272297A - 液晶表示モジユ−ル回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野） 本発明は、液晶表示モジュールの回路に関し、バイト毎
の表示データをニブル単位毎に変換する回路を附加した
液晶表示モジュール回路に関する。

（発明の概要） 最近の液晶素子の発達によって、電動回路をＳんだ液晶
表示モジュール回路が実用化されている。

表示容量の大容量化とともに、表示データの転送方法も
１ビツトシリアルから４ビツトニブルデータで転送する
方式に変ってぎた。４ビツトニブルデータによる転送方
式は、液晶表示モジュール回路の信号電極駆動回路の最
大転送周波数に余裕を与えるが、他方４ビツトニブルデ
ータなので通常のメモリ回路とのコンパチビリティ−が
わるい。

本発明はこの欠点を除去する為に、液晶表示モジュール
回路内に、バイト→ニブルデータの変換回路を設番プ前
記欠点を除去したものである。

（従来の技術） 第２図の従来技術による液晶表示モジュールの回路構成
にみられるように、表示データは４ビツトニブルデータ
５０で信号電極駆動回路１０に送られ、走査電極駆動回
路２０とともに液晶表示素子３０を駆動していた。４０
は液晶駆動用の電源回路、７０はその電源線、６０は信
号°市場駆動回路１０及び走査電極駆動回路２０へのコ
ントロール信号である。従来技術にＪ３りる表示デーフ
レは４ごットニブルデータで転送される為、コントロー
ル回路側のメモリ構成とコンパチビリティ−に問題があ
った。コントロール回路側のメモリはバイト単位に構成
した方が既存のコントローラ構成をそのまま利用しやす
くかつ８ピツトマイクロコンピユータとの共存性が良い
。

（発明が解決しようとする問題点） ８ビツトマイクロコンピユータのメモリ構成とのコンパ
チビリティ−の問題。

（問題点を解決するための手段） ８とットデータを４ビツトデータに変換する変換回路を
設ける。

（実施例） 第１図に本発明の液晶表示モジュール回路の構成を載せ
る。ラッチクロック信号（ＣＬＫ）の立上りで表示デー
タの下位ニブル（００〜Ｄ３）は下位ニブル用のスリー
ステート出力付き４ビツトＤタイプレジスタ２に、表示
データの上位ニブル（０４〜Ｄ７）は上位ニブル用のス
リーステート出力付き４ビツトＤタイプレジスタ１にそ
れぞれラッチされる。ラッチされると同時にラッチクロ
ック信号の“ｌ−１“レベル期間、インバータ３を通じ
て、上位ニブル用のスリーステート出力付き４ビツトＤ
タイプレジスタの出力イネーブル端子（ＯＥ）をアクテ
ィブにして、表示データの上位ニブルが、ニブル表示デ
ータ３に表われる。ラッチクロック信号の“Ｌ゛レベル
期間なると上位ニブル用のスリーステート出力付き４ビ
ツトＤタイプレジスタ１の出力はハイインピーダンスと
なり、下位ニブル用のスリーステート出力付き４ビツト
Ｄタイプレジスタ２の出力を通して表示データの下位ニ
ブルが、ニブル表示データ３に表われる。

ニブル表示データ３１．Ｌ信号電極駆動回路に行き、走
査電極駆動回路とともに、液晶表示素子を表示させる。

信号ＣＯＮは、信＠電極及び走査電極駆動回路のコント
ロール信号、Ｐは駆動回路への電源を供給する電源回路
の電源線である。

第３図に第１図液晶表示モジュール回路の構成のタイム
チせ一トを載せる。

（発明の効果） 本発明によって、８′ビツトマイクロコンピユータとの
コンパチビリティ−が良くなり、コントローラ側の負担
が軽減される。

【図面の簡単な説明】

第１図・・・液晶表示モジュール回路の構成図第２図・
・・従来技術による液晶表示モジュールの回路構成図 第３図・・・第１図のタイムチャート 出願人　　セイコー電子工業株式会社 信号を極駆動回路の シフトフロック ラッチクロック信号　ＣＬ 表示データ　Ｏφ〜Ｄ７ ニブル表示データ タイムチャート 第３図

Claims (1)

【特許請求の範囲】
1. バイト毎の表示データをニブル単位毎に変換する変換回
   路と、前記変換回路の表示データを表示する信号電極駆
   動回路と、走査電極駆動回路と、液晶表示素子と、前記
   駆動回路に電源を供給する電源回路から構成される液晶
   表示モジュール回路。