JPS62271506A

JPS62271506A - マイクロ波発振回路装置

Info

Publication number: JPS62271506A
Application number: JP61115275A
Authority: JP
Inventors: Toshihide Tanaka; 田中　年秀; Hiroshi Saka; 阪　博; Tsuyoshi Megata; 強司目片
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-05-20
Filing date: 1986-05-20
Publication date: 1987-11-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明産業上の利用分野本発明はマイクロ波発振器等における発振周波数の安定
化に関するものであシ、衛星放送、衛星通信分野におけ
る送受信装置等に利用出来るものである。

従来の技術本発明はマイクロ波発振器における安定化に関するもの
である。一般にマイクロ波安定化発振器としては、■誘
電体共振器等の安定化共振器を用いたもの、■　水晶発
振器等の基準安定化発振器を逓倍するもの及び、■　高
周波分周器を用いてローカル信号を周波数分周した後、
低周波で基準周波数と位相比較してその出力でローカル
周波数を制御するフェーズ・ロック発振器等の方法があ
る。この中で周波数の安定性１位相雑音の点では■、■
の方法が優れているが、■の方法は多段の逓倍回路を必
要とするだめスプリアが出やすく、消費電力も多いので
、■の方法が有効と考えられる。しかしながら■の方法
を実現するにはマイクロ波帯での分周器が必要であり、
従来このマイクロ波分局器として、第４図に示すような
アナログ分周器があり、これを用いたマイクロ波フェー
ズ・ロック発振器が第５図に示される。第４図で４１の
入力信号ｆ０はミキサ４２に加えられ周波数６１・−７一！−ｆを通過させ周波数ｆ　を阻止する帯域フィルり
４３を通し増幅器４４に加えられ、その一部はミキサ４
２のローカル端子にフィードバックされＯることにより出力端子４５より了の分局出力を得ること
が出来る。次に第５図に第４図のアナログ分周器を用い
て電圧制御発振器（ＶＣＯ）４６を安定化する回路構成
図を示す。第６図で電圧制御発振器（ＶＣＯ）４６から
の出力周波数ｆ。の一部はアナログ分局器４７０入力４
１に加えられ１分周出力は従来のディジタル分局器でさ
らにｉに分周され、位相比較器４９の一端に入力される
とともに水晶発振器で構成される基準安定発振器５０か
らの基準周波数’Ｒｅｆと位相比較され、その出力で電
圧制御発振器（ＶＣＯ）４６を制御することにより発振
器を安定化している。

このような従来の分周器を用いたフェイズ・ロック安定
化発振器ではＶＣＯ４６とアナログ分周器４７は別々に
構成されておシ、回路が複雑にかつ、大きくなるととも
に消費電力も多く、安定化６　　　。

発振器のＩＣ化に適さないものであった。

発明が解決しようとする問題点本発明は前述のフェーズ・ロック安定化発振器の簡易化
、小形化、低電力化を目的とし、かつＩＣ化に適した安
定化発振器を提供しようとするものである。

問題点を解決するだめの手段本発明は、発振器とアナログ分局器部を一体化すること
、すなわちアナログ分局器のミキサ部と発振器を同−Ｆ
ＥＴ　）ランジスタで構成することにより発振器出力と
分周出力を同時に得、これによシ発振器の周波数を安定
化し、小形、低電力の安定化発振器を得ようとするもの
である。

実施例第１図ａに本発明の実施例を示す。同図ａで１はデュア
ルゲートＦＥＴ２で構成した電圧制御型発振器で第１ゲ
ート端子ｑ１　に結合された共振線路３及びドレイン端
子に接続されたりアクタンス６で発振させ、第２ゲート
ｑ２のバイアス電圧を変えることにより周波数を可変さ
せている。発振出力は結合線路９から発振周波数ｆ。を
通過させるバンドパスフィルターｏを通して端子ａより
取り出される〇一方、結合線路９に（１−；）ｆ０及び
ｉｆｏ　を通過させるバンドパスフィルタ（又はローパ
スフィルタ）１１を結合させ、その出力を高周波増幅器
１２、（１−；）ｆｏ及びｎｆｏの周波数帯域を通過し
、ｆｏを阻止するバンドパスフィルタ又はローパスフィ
ルター３を通し高周波増幅器１４で増幅し、結合コンデ
ンサ８を経てＦＥＴ発振器の第２ゲートｑ２にフィード
バックして端子ｄに出て来る。すなわち、発振器１は発
振周波数ｆ。とともに分周周波数７ｆｏも同時に得るい
わば自己分周型の発振器を構成することが出来る。これ
は、高周波増幅器１２．１４の利得とフィルター３の位
相及び振幅の周波数特性を適いくことが出来る。端子ｄ
での１ｆｏの分周周波数はさらにディジタルの分周器１
７で−に分周され位相比較器２０に加えられ、水晶共振
子等で発振する基準発振器１９よりの基準ＣＷ倍信号分
周器１８でＴに分周されて位相比較器２ｏの一方に加え
られ、位相比較後の検波信号は直流増幅器２１で増幅さ
れ低域フィルタ２２及び直流増幅器２３で増幅され高周
波チョーク７を経て発振器１の第２ゲー）ｑ２に加えら
れ発振器１の周波数を制御する。この場合、発振器１は
第２ゲート電圧で制御される電圧制御発振器（ＶＣＯ）
の構成となっている。以上の構成により、マイクロ波発
振器はフェーズ・ロックされ、非常安定な発振周波数信
号が得られるとともに、マイクロ波の発振器とアナログ
分周器を一体化させたので、自己分周型発振器２４とし
てコンパクトに構成出来、ＧａＡｓ・ＭＭＩＣ等のモノ
リシックＩＣ化に適し、チップサイズも小さく出来るの
で低価格化出来、フェーズ・ロックループも簡単に構成
出来る。第１図す。

ｃ　、　ｄ　、　ｅ　、　ｆ　ニハ電圧制御Ｂ１発振器
（ｖＣｏ）　１９　・−７の他の実施例を示している。同図すは誘電体共振器２６
をゲートの共振線路に結合させて発振周波数をはソ決定
し、端子ＣよりのＤＣ電圧でドレイン電流を可変し、発
振周波数を電圧制御する。この場合、誘電体共振器の無
負荷Ｑが高いと電圧による周波数可変範囲は小さく、Ｑ
が低いと周波数可変範囲が大きくなり、全体として非制
御時の発振器自体の発振周波数が大きくずれない特長が
ある。同図Ｃは、誘電体共振器２６に別の結合線路２θ
を結合させ、この結合線路２６の一端を可変容量ダイオ
ードで終端し、他端には高周波チョーク回路７を通し端
子Ｃより周波数制御信号を加えＶＣＯを形成している。

この方法は第１図すに比べ周波数可変範囲を大きく出来
る特長がある。第２図ｄはドレイン接地の誘電体共振発
振器でドレイン端子に結合線路２９を接続し、この２９
と誘電体共振器２６を介して共振線路３に結合させて発
振させるとともに、第１図Ｃと同様、誘電体共振器２６
に他の結合線路２６を結合させ端子Ｃよりの制御電圧で
ｖＣｏを形成する。これはフィードパツクを強くするこ
とにより原発振周波数ｆ。

の発振を強くする（負荷及び第２ゲート信号に対して）
ためである。次に第１図ｅは第１図ｄよりさらに原発振
周波数ｆ。の発振を強くするため、ソースからの発振出
力をＦＥＴ増幅器２９で増幅した後、同図ｄと同様誘電
体共振器と結合させるもので、発振器の負荷、及び第２
ゲート入力信号による影響をより少なくするだめのもの
である。

第１図ｆには第１図ｅとほとんど同じであるが、ＦＥＴ
２の発振出力を第１図ｄのようにドレインから取り出し
たもので、３１は高周波チョーク回路、３２は結合コン
デンサである。第１図のａ〜ｆにおいて同一記号は同一
物を示し２，３０は発振用ＦＥＴ）ランジスタ、４，５
，６，７．３１は高周波チョーク、２８は安定化抵抗で
ある。次に第１図ｅ、ｆの構成を第１図ａの中に組み込
んだ場合を考えると周波数ｆ。を中心周波数とする　　
゛電圧可変発振器１と周波数ｉｆｏを発振するフィルタ
１１、高周波増幅器１２、フィルタ（Ｂ、Ｐ、Ｆ又はり
、Ｐ、Ｆ　）１３．高周波増幅器１４および周１１　、波数混合器としてのＦＥＦ増幅器２での発振ループが存
在する。この構成図を第２図に示す。第２図で第１図と
同一記号は同一物を示し、電圧可変発振器３３の出力は
高周波増幅器３４で増幅され周波数混合器（または周波
数混合器兼増幅器）３２に加えられ、その出力周波数ｆ
。は端子ａから堆り出す一方、その出力の一部を１ｆ０
および（１−ｉ）ｆｏの周波数を通しｆ。の周波数を阻
止するフィルタ回路３５を通し高周波増幅器３６を経て
周波数混合器３２に加えられる。ここで、高周波増幅器
３６の利得及びフィルタ３６の位相特性を適当に選ぶこ
とにより、電圧制御発振器１が発振した場合にのみ、こ
の発振周波数１０に同期して−ｆ　の発振周波数を発生
するようにするｎ　　。

ことが出来る。第３図に第１図と同様の構成の自己分周
型発振器を２段構成とし、マイクロ波帯での分周比率を
大きくした後、従来のディジタル分周器１６に加える多
段分周器の構成例を示す。同図で第２図と同一記号は同
一物を示し、３７はｉｆ。

の周波数を増幅する高周波増幅器、３８は第２のよび（
１−ｆ）Ｆｏを通過させＦ。の周波数を阻止するフィル
タ、４０は高周波増幅器で３９からのＲＦｏの周波数が
ディジタル分局器１６に加えられ、第１図の実施例と同
様周波数ｆ。を安定化する。

発明の効果以上述べたように本発明によればマイクロ波発振器に発
振器と分周器の機能を同時に持たす事が出来、これによ
りマイクロ波発振器のフェーズ・ロックループが非常に
簡単な構成で行なえ、モノリシック・ＭＩＣ（ＭＭＩＣ
）化でＩＣチップが小形化出来、高信頼性化、ローコス
ト化に非常に有効であり、またこれらを多段構成にすれ
ば高い周波数も十分低い周波数まで分周出来、従来マイ
クロ波帯で高分周化が困難であったものを容易に構成出
来る。なお実施例における電圧制御発振回路の構成は発
振用ＦＥＴ、又はトランジスタに外部信号を結合出来る
ものであればどのような構成でもよく、発振回路の接地
方式も、ドレイン（コレ１３　　＝− フタ）接地、ソース（エミッタ）接地、ゲート（ベース
）接地のいずれでもよいことは言うまでもない。また、
第２図、第３図の周波数混合器３２はダイオードミキサ
、ＦＥＴミキサ、トランジスタミキサ等いずれでもよい
のは当然である。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の実施例におけるマイ
クロ波発振回路装置の回路図およびブロック図、第４図
、第６図は従来例におけるアナログ分局器及びアナログ
分局器を用いたフェーズロック発振器のブロック図であ
る。２・・・・・・デュアルゲートのＦＥＴ　）ランジスタ
、２９・・・・・・ＦＥＴ　）ランジスタ、２６・・・
・・・誘電体共振器、２８・・・・・・安定化抵抗、１
０，１１．１３゜１５・・・・・・バントパス又ハロー
パスフィルタ、１７゜１８　、４８・・・・・・ディジ
タル分周器、２０．４９・・・・・・位相検波器、１９
　、５０・・・・・・基準発振器、２７・・・・・・電
圧可変容量ダイオード０代理人の氏名　弁理士　中　尾
　敏　男　ほか１名第２図第３図

Claims

【特許請求の範囲】

（１）ＦＥＴまたはトランジスタ発振器の出力の一部を
この発振器の発振周波数の少なくとも１／ｎおよび［１
−（１／ｎ）］（ｎは２以上の整数）の周波数帯を増幅
する増幅器を通して、前記ＦＥＴまたはトランジスタ発
振器の一端子に加えることにより、前記発振器より発振
周波数出力とこの発振周波数の１／ｎの分周出力とを得
る事を特徴とするマイクロ波発振回路装置。
（２）ＦＥＴまたはトランジスタ発振器を電圧制御形発
振器で構成した事を特徴とする特許請求の範囲第１項記
載のマイクロ波発振回路装置。
（３）ＦＥ丁またはトランジスタ発振器の１／ｎの分周
出力を基準発振器の基準発振周波数と周波数比較するこ
とにより得た制御電圧で電圧制御発振器を安定化したこ
とを特徴とする特許請求の範囲第２項記載のマイクロ波
発振回路装置。
（４）発振器をデュアルゲートＦＥＴで構成し、発振出
力周波数の１／ｎおよび［１−（１／ｎ）］の周波数帯
の増幅出力をデュアルゲートＦＥＴの第２ゲートに加え
た事を特徴とする特許請求の範囲第１項または第２項ま
たは第３項記載のマイクロ波発振回路装置。
（５）電圧制御発振器を誘電体共振器形発振器のドレイ
ン電圧（またはコネクタ電圧）、ゲート電圧（またはベ
ース電圧）あるいはソース電圧（またはエミッタ電圧）
を可変することにより行なうことを特徴とする特許請求
の範囲第２項または第３項または第４項記載のマイクロ
波発振回路装置。
（６）電圧制御発振器を誘電体共振器形発振器の誘電体
共振器に電圧可変容量素子を結合させ、この電圧可変容
量素子を制御する構成とした事を特徴とする特許請求の
範囲第３項または第４項記載のマイクロ波発振回路装置
。
（７）周波数混合器をループに含む第１の発振器とこの
周波数混合器をループに含む第２の発振器をもち、前記
第１の発振器の発振周波数を第２の発振器の発振周波数
の倍数になるように構成し、前記第１および第２の発振
器の各ループ利得を調整することにより、第１の発振器
の発振周波数で第２の発振器の発振周波数を制御あるい
は、第２の発振器の発振周波数で第１の発振器の発振周
波数を制御することを特徴とするマイクロ波発振回路装
置。
（８）第１の発振器の発振周波数と基準発振周波数とを
比較し、その比較出力により第２の発振器の発振周波数
を制御し安定化することを特徴とする特許請求の範囲第
７項記載のマイクロ波発振回路装置。
（９）第２の発振器の発振周波数のみ安定化し、この第
２の安定化発振周波数により第１の発振器の発振周波数
を安定化することを特徴とする特許請求の範囲第７項記
載のマイクロ波発振回路装置。