JPS62271170A - デ−タ処理装置の表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 友亙立互 この発明は、パーソナル・ワードプロセッサやポータプ
ル端末機、ＤＰＳ（データ・プロセッシング・システム
）等の各種データ処理装置で使用するのに好適な表示装
置に係り、特に、小型表示部を有する表示装置の一画面
を多角的に利用するに際して、簡単なハードウェアを追
加するだけの低価格な画面制御手段により、高速処理が
行えるようにして、データ処理装置の操作性を向上させ
た表示装置に関する。

災釆扱折 従来から、パーソナル・ワードプロセッサやポータプル
端末機、あるいはＤＰＳ等の各種データ処理装置には、
ＣＲＴやＬＣＤ　（液晶表示器）等のディスプレイが接
続されており、オペレータは、表示画面との対話形式で
、文書の作成に必要な文字等の入力・編集操作を行って
いる。

第８図は、従来から用いられている小型の表示部を備え
たパーソナル・ワードプロセッサの一例を示す斜視図で
ある。図面において、にはキーボード等の入力部、Ｄは
ＬＣＤ等の表示部、Ｐは印字部を示す。

この第８図のワードプロセッサでは、低コストを実現す
るために、通常、１行あるいは２行の表示容量を有する
表示部りが設けられている。

そのため、文書等を作成する場合に、このような小画面
を見ただけでは、その全体構成を把握することが困難で
ある。

そこで、画面の一部を用いて１文書全体のイメージを表
示するようにしている。

第９図（１）〜（４）は、小型表示部における画面の一
例と、メモリのアドレスと関係を示す図で、（１）と（
２）は表示画面、（３）と（４）はメモリを示す。

例えば、第９図（１）のように、画面の一部（右側のエ
リア）にレイアウト表示エリアを設け、文書全体のイメ
ージを表示する。

しかし、狭い表示画面を有効に利用するためには、レイ
アウト表示の有無が指示できるようにして１通常の編集
操作時には、第９図（２）のように、全画面が編集画面
として使用できるように構成することが望ましいことは
明らかである。

なお、この第９図（３）と（４）には、アドレスの関係
を説明するために、メモリについて図示しているが、ア
ドレスの点は、後で詳しく述べる。

第８図のワードプロセッサのような、比較的小型で安価
なデータ処理装置で使用される表示装置において、その
一画面を多角的に利用するための従来の方法は、大別し
て次の２つである。

第１の方法は、使用目的毎に、予め画面を分割して表示
する方式である。

第２の方法は、使用目的に応じて、その都度、ソフトウ
ェアにより一画面を分割・復帰させ、全画面がより有効
に利用できるように表示する方式まず、従来から行われ
ているワードプロセッサの表示装置について１文字表示
の方式と、レイアウト表示の方式の概要を説明する。

第１０図は、ワードプロセッサにおけるテキスト展開を
示す図である。

入力された文字列の羅列にすぎないテキストデータを、
書式データに基いて、１行革位に分割しして、画面上に
表示する。

すなわち、この第１０図に示すように、テキスト展開で
は、マージン情報、書式情報、テキストデータから、１
行分のテキスト列を作成する。

このようにして作成された展開データは５文字の並び（
１行分）であり、桁対応アドレステーブルは４例えば３
０桁分に桁に対応して、各文字のアドレスがセットされ
る。

第１１図は、ワードプロセッサにおける編集画面表示の
処理を説明するための図である。

この第１１図に示すように１文字のパターンは、キャラ
クタジェネレータから読込み、ビデオＲＡＭ　（ＶＲＡ
Ｍ）に書込むことによって１表示画面上に可視的に表現
されることになる。

他方、レイアウト表示は、各文字の文書内の位置を解析
（実際には、１行革位の解析を繰返えすことになる）し
、その位置に文字または罫線が存在するときは、レイア
ウト画面における該当ビットをオン表示し、存在しない
ときは、オフ表示することによって行われる。

第１２図（１）と（２）は、テキストのレイアウト画面
表示の処理を説明するための図である。

この第１２図（１）に示すように、テキストのレイアウ
ト表示では、先にテキスト展開された桁対応アドレステ
ーブルを基にして、レイアウト表示のデータを作成する
。

この場合には、２桁分（全角１文字分）を１ドツトで表
示している。すなわち、テキストデータの２桁のうちで
、１桁目か２桁目のいずれかに文字が存在するときは、
その桁に対応するレイアウト表示用データを「１」　（
オン）にする。もし。

存在しないときは、「０」　（オフ）にする。

このように、レイアウト表示用データは、レイアウト表
示用のドツトと１対１に対応しており、第１２図（２）
に示すように、表示用データが存在していれば、それに
対応するドツトをオン表示する。

なお、左右マージンやスペース、改行、改頁等の制御コ
ードについては、レイアウト表示用データを、全て「０
」にセットする。

また、罫線についても、同様に、レイアウト表示用デー
タを作成する。

第１３図は、罫線のレイアウト画面表示の処理を説明す
るための図である。

罫線のレイアウト表示用データも、１行分の罫線データ
に基いて作成される。

そして、テキストのレイアウト表示と同様に、２桁分（
全角１文字分）を１ドツトで表示する。

実際上、罫線データは、全角単位で操作されているため
、テキストのように桁との対応を調査する必要はなく、
罫線データのｒＯＪ以外の情報に対して、レイアウト表
示用データを「１」にセットする。

第１４図（１）と（２）は、テキストと罫線についての
レイアウト画面表示の処理を説明するための図で、（１
）は処理の順序、（２）はＶＲＡＭを示す。

通常のレイアウト表示の場合、この第１４図（１）に示
すように、テキストと罫線のレイアウト表示用データの
論理和を求め、テキストか罫線のいずれかが存在すれば
、その位置に対応するドツトをオン表示する。

罫線のみのレイアウト表示の場合には、罫線のレイアウ
ト表示用データをそのままレイアウトデータとする。

なお、このような操作は、１行についての操作であるか
ら、■頁分のレイアウトを表示するためには、その先頭
行から最終行まで、このような操作を繰返えして行うこ
とになる。

このようにして得られたレイアウト表示用データを、第
１４図（２）のＶＲＡＭ上のレイアウト画面の領域ヘセ
ットする。

レイアウト表示は、このような処理によって行われてい
る。

ところで、すでに説明したように、従来から用いられて
いるレイアウト表示には、２つの方法がある。

そして、第１の方法は、使用目的毎に、予め画面を分割
して表示する方式であり、レイアウト表示の場合には、
常に、先の第９図（１）のように。

編集画面とレイアウト画面とが分割して表示される。

この第１の方法の場合には、画面分割が予め決められて
いるため、主として、ハードウェアによって画面制御を
行うことができ、しかも、ソフト的な処理は、比較的簡
単で、処理速度も高い。

第１５図は１ｇＩ集画面とレイアウト画面とを常に分割
表示する場合について、その１頁分のレイアウト表示の
処理の流れを示すフローチャートである。

第１６図は、同じく編集画面とレイアウト画面とを常に
分割表示する場合について、その現行のレイアウト表示
用データを作成する処理の流れを示すフローチャートで
ある。

第１７図は、同じく編集画面とレイアウト画面とを常に
分割表示する場合について、そのテキストのレイアウト
表示用データを作成する処理の流れを示すフローチャー
トである。

第１８図は、同じく編集画面とレイアウト画面とを常に
分割表示する場合について、その罫線のレイアウト表示
用データを作成する処理の流れを示すフローチャートで
ある。

これらの第１５図から第１８図のフローに示したように
、従来の第１の方法によるレイアウト表示の場合、ソフ
ト的な処理は比較的簡単である。

しかしながら、この第１の方法のレイアウト表示では、
常に、編集画面とレイアウト画面とを表示しているので
、画面の有効な使用はできない。

要するに、一画面を予め複数個の画面に分割して、各分
割画面を固定的に使用する第１の方法は、ハード的な処
理が可能であるため、処理速度が高くなるという利点が
ある。

しかし、その反面、各分割画面の使用範囲が決定されて
いるため、特に、小型の表示部の場合には、各用途毎に
、充分な画面エリアを確保することができず、操作性が
低下する、という不都合がある。

これに対して、従来の第２の方法では、一画面の用途に
ついて、特に規定せず、使用目的に応じて、その都度、
ソフトウェアにより、一画面を分割・全画面に復帰させ
ることによって表示する方式が用いられる。

すなわち、レイアウト表示のために画面分割を行うとき
は、レイアウト表示の有無について指定可能とし、必要
に応じて、レイアウト表示を行うことにより１文書全体
の構成が判断できるようにしている。

次に、従来の第２の方法によるレイアウト表示について
説明する。

第１９図は、従来のデータ処理装置の表示装置について
、その要部構成を示す機能ブロック図である０図面にお
いて、１は操作部、２は次工程判別回路、３はモード制
御部、４はモード情報格納エリア、５はレイアウト表示
モード設定回路、６はレイアウト表示モード情報格納エ
リア、７は表示文字数算出回路、８は編集部、９は１行
分の文字データ格納エリア、１０は１文字取出し回路、
１１は文字パターン作成回路、１２はキャラクタジェネ
レータ、１３は文字パターン格納エリア、１４は１行の
文字表示回路、１５は１画面表示制御回路、１６はテキ
スト表示用ＶＲＡＭアドレス算出回路、１７はレイアウ
ト表示用ＶＲＡＭアドレス算出回路、１８は１行レイア
ウト表示用データ作成回路、１９はレイアウト表示用デ
ータ格納エリア、２０は１行レイアウト表示回路、２１
はＶＲＡＭ、２２は表示部を示す。

この第１９図の表示装置では、ソフトウェアによってレ
イアウト表示の有無を制御しているため。

現時点の選択状態を示すレイアウト表示モードの設定／
解除の回路と、そのモード情報を格納するためのメモリ
とが必要である。

また、レイアウト表示の有無によって、１行に表示され
る文字数が変化するため、表示文字数算出回路７が必要
でなる。

さらに、第９図（３）に示したように１通常、ＶＲＡＭ
２１のアドレスは、左上隅から右方向へ並び、右端で次
のドツト行の左端へ折り返えすようになっている。その
ため、画面の右側の一部をレイアウト表示に使用すると
、第９図（４）のように。

レイアウト表示画面がＶＲＡＭ２１上に位置するアドレ
スは複雑になり、テキストとレイアウトのそれぞれに対
して、テキスト表示用ＶＲＡＭアドレス算出回路１６、
レイアウト表示用ＶＲＡＭアドレス算出回路１７が必要
となる。

さらに、このようなアドレス配置では、全文書のレイア
ウト表示用データを、一度にＶＲＡＭ２１に書込むこと
は不可能で、第１４図（１）で説明したように、１行革
位のレイアウト表示用データを、いわゆる切貼り式に表
示するため、レイアウト表示用データを格納するメモリ
が必要となる。

このように、レイアウト表示の有無を指定することによ
って、全画面を編集用に使用したり、その一部領域をレ
イアウト表示用として使用する表示方法にも、多くの問
題は残されている。

□第２０図は、第１９図１示した従来の表示装置におい
て、その要部構成の詳細を示す機能ブロック図である。

図面において、３１は発振部、３２は分周部、３３はア
ドレスカウンタ、３４はＲＡＭアドレス選択部、３５は
制御信号発生部、３６は画面用ＲＡＭ、３７はトランシ
ーバ、３８はデータ変換部、３９は垂直ドツト総数レジ
スタ、４０は第１のコンベア部、４１は垂直ドツト数カ
ウンタ、４２は水平ドツト総数レジスタ、４３は第２の
コンベア部、４４は水平ドツト数カウンタを示す。

ＬＣＤやＣＲＴのような表示装置の場合、各表示装置に
よって定められたある一定の周期で、制御信号および表
示データを表示装置へ出力する必要がある。

そのために、この第２０図に示すように、発振部３１と
分周部３２によって、基本となるクロック信号を生成す
る。

このクロック信号により、制御信号発生部３５は、表示
装置に対する制御信号を発生する。

また１表示のためのデータを順次指示するために、アド
レスカウンタ３３によって１画面用ＲＡＭ３６のアドレ
ス信号を生成する。

なお、表示の内容を変更するとき、あるいは表示の内容
をＣＰＵが確認するときは、ＣＰＵが画面用ＲＡＭ３６
をアクセスすることになる。

ところで、ＣＰＵの動作に関係なく、表示装置へ一定周
期で表示データを送出するために１画面用ＲＡＭ３６は
アクセスされている。

そこで、ＣＰＵのアクセスによって、表示データの読出
しタイミングが影響を受けたり、あるいは画面用ＲＡＭ
３６の内容が破壊されたりしないように、ＬＣＤ等の表
示のために画面用ＲＡＭ　３６をアクセスするときと、
ＣＰＵとの間でのデータの受は渡しのために画面用ＲＡ
Ｍ３６をアクセスするときとを区別し、時分割的にアク
セスするようにしている。

したがって、ＣＰＵが画面用ＲＡＭ３６に対してアクセ
スしようとするときは、一時、ＣＰＵを待たせる必要が
ある。

そのために、ＣＰＵに対して、待機のためのウェイト信
号を、ＲＡＭアドレス選択部３４から出力する。このＲ
ＡＭアドレス選択部３４は、さらに、ＣＰＵとアドレス
カウンタ３３のアドレスを切換えて、画面用ＲＡＭ３６
のアドレスバスに出力する。

データ変換部３８は、アドレスカウンタ３３によって画
面用ＲＡＭ３６をアクセスしたとき、この画面用ＲＡＭ
３６に記憶されているデータを、ＬＣＤ等の表示装置が
要求する形式のデータに変換する。

なお、トランシーバ３７は、表示用のデータのバスと、
ＣＰＵのデータバスとの間で、混乱が生じないように制
御する。

また、表示画面の大きさによって１表示装置への制御信
号のタイミングが変化するので、垂直方向に対しては、
垂直ドツト総数レジスタ３９と垂直ドツト数カウンタ４
１の内容を、第１のコンベア部４０によって常時比較し
、必要なタイミングを検知する。

同様に、水平方向に対しては、水平ドツト総数レジスタ
４２と水平ドツト数カウンタ４４の内容を、第２のコン
ベア部４３によって常時比較し、必要なタイミングを検
知する。

第２１図は、第１９図に示した従来の表示装置における
編集画面表示の処理の流れを示すフローチャートである
。図面の＃１〜＃５は、それぞれステップを示す。

第２２図は、同じく第１９図に示した従来の表示装置に
おけるレイアウト画面表示の処理の流れを示すフローチ
ャートである。図面の＃６〜＃８は、それぞれステップ
を示す。

この第２１図と第２２図のフローを、従来の第１の表示
方法を示している第１４図から第１８図のフローと比較
すれば、第２１図ではステップ＃ｌ〜＃５のフローが、
また、第２２図ではステップ＃６〜＃８のフローが多く
なっていることが分る。このように、従来の第２の方法
、すなわちレイアウト表示の指示によって、ｇ集画面だ
けの表示と、編集画面の一部にレイアウト画面を表示す
る方法では、その回路やメモリの構成が複雑で、しかも
、ソフトウェアによって制御を行う必要があるので、制
御のための処理時間も増大する。

その結果、処理能率の観点からも、また、コスト面から
も、効率的なシステムとはいえない、という建点がある
。

このように、従来の第２の方法では、ソフトウェアによ
って、一画面のレイアウトを変更しているため、表示の
ための処理量が増大し、処理速度が低下するとともに、
プログラム量の大幅な増大も不可避で、プログラムを格
納するためのメモリ容量が増加し、ＲＯＭ、ＲＡＭ等の
数が増え、コストアップとなるので、小型表示装置の特
徴を充分に生かした、効率的なシステムは実現できない
、という不都合がある。

目　　　　　的 そこで、この発明のデータ処理装置の表示装置では、従
来の第１と第２の表示方法における各種の不都合を解決
し、文字編集用のＶＲＡＭ　（一画面分）と、レイアウ
ト表示専用のＶＲＡＭ　（レイアウト画面分）とを使用
し、簡単なハードウェアで、画面の例えば右側のような
一部領域に、編集用ＶＲＡＭの内容を表示するか、レイ
アウト表示用ＶＲＡＭ、の内容を表示するかの切換えを
行うだけで、全編集画面の表示と、レイアウト表示とが
行えるようにして、小型の表示部の有効利用を可能にす
るとともに、処理の迅速化と低コスト化とを達成するこ
とを目的とする。

皇−一双 そのために、この発明のデータ処理装置の表示装置では
、入力装置と、表示装置と、メモリと、これらの各部を
制御する中央処理装置とを具備し、前記表示装置がレイ
アウト表示機能を有するとともに９文書編集・作成機能
を有するデータ処理装置において、前記編集画面を表示
するためのデータを格納する第１のデータ格納手段と、
レイアウト表示用のデータを格納する第２のデータ格納
手段と、レイアウト表示の指示を行うレイアウト表示指
示手段と、該レイアウト表示指示手段からの出力によっ
て、前記第１のデータ格納手段と第２のデータ格納手段
の一方から表示画面の特定領域へ表示するためのデータ
を選択して出力するデータ選択手段とを設け、前記レイ
アウト表示指示手段からレイアウト表示が指示されたと
き、前記データ選択手段によって、前記第２のデータ格
納手段に格納されているデータが前記表示画面の特定領
域に表示されるように制御している。

次に、この発明のデータ処理装置の表示装置について１
図面を参照しながら、その実施例を詳細に説明する。

第１図は、この発明のデータ処理装置の表示装置の一実
施例について、その要部構成を示す機能ブロック図であ
る。図面における符号は第１９図と同様であり、また、
２３はレイアウト表示用ＶＲＡＭ、２４は文字表示用Ｖ
ＲＡＭ、２５はレイアウト表示切換え回路を示す。

この発明のデータ処理装置の表示装置では、キー人力等
の入力データが、レイアウト切換えを要求するものであ
れば、そのキー人力を判断し、レイアウト表示切換え回
路２５が、２つのＶＲＡＭであるレイアウト表示用ＶＲ
ＡＭ２３と文字表示用ＶＲＡＭ−２４のいずれのデータ
を表示部２２へ表示するか、の制御を行うだけでよい。

換言すれば１編集部８およびそれに続く編集画面の表示
部、すなわち、文字表示用ＶＲＡＭ２４のデータを表示
するための各表示制御部は、レイアウト表示の有無に関
係なく、常に、文字表示用ＶＲＡＭ２４に対して、その
文字パターンのデータを一定の法則に基いて書込みを行
い、そのデータによって文字パターンを表示する。

同様に、レイアウト表示部も、常に、レイアウト表示用
ＶＲＡＭ２３に対して、そのレイアウトのデータを一定
の法則に基いて書込みを行い、そのデータによってレイ
アウトを表示する。

したがって、特に、レイアウト表示モードを設定したり
、そのための制御データ等を格納する必要もない。

その上に、レイアウト表示用ＶＲＡＭ２３と。

文字表示用ＶＲＡＭ２４のアドレス配置も、第９図（４
）に示したように、左上隅を基準にして、右方向へ１ず
つ増加する単純な配置であるから、文字表示用ＶＲＡＭ
２４とレイアウト表示用ＶＲＡＭ　？　３について、ア
ドレス算出回路や、各表示用データを格納するためのメ
モリも不要である。

しかも、ハードウェアによる画面切換えであるから、ソ
フトウェアによる処理に比較して、処理速度も極めて高
く、また、その回路構成も、この発明の表示装置を示す
第６図と、従来の第２の方法による表示装置を示す第１
９図とを比較すれば、この発明の表示装置を示す第６図
の回路が極めて簡素化されていることは明白である。

第２図は、第１図に示したこの発明の表示装置における
表示部２２の画面分割の一例を示す。図面のＤＡはｇｎ
画面エリア、ＤＢはレイアウト画面および編集画面エリ
アである。

この第２図に示すように、この発明の表示装置でも、全
表示画面のうち、例えば左側の編集画面エリアＤＡには
、常に編集用の文字を表示する。

これに対して、右側のレイアウト画面および編集画面エ
リアＤＢには、場合によって、編集画面を表示したり、
また１編集画面を表示しないで−。

レイアウト画面を表示したりする。

そのために使用する表示用のメモリは１次のように構成
されている。

第３図は、第１図に示したこの発明の表示装置において
、編集用として設けられた文字表示用ＶＲＡＭ２４の一
例を示す図である。図面のＭＡは編集画面用メモリエリ
ア、ＭＢはレイアウト画面用および編集画面用メモリエ
リアである。

次の第４図は、同じく第・１図に示したこの発明の表示
装置におけるレイアウト表示用ＶＲＡＭ２３の一例を示
す図である。図面のＭＣはレイアウト画面用メモリエリ
アである。

第３図に示す編集用のメモリ、すなおち文字表示用ＶＲ
ＡＭ２４のうち、左側の編集画面用メモリエリアＭＡに
は、常に、画面表示されるデータが格納される。

ところが、右側のレイアウト画面用および編集画面用メ
モリエリアＭＢは、画面表示される場合と、画面表示さ
れない場合とがある。

そして、この第３図に示す右側のレイアウト画面用およ
び編集画面用メモリエリアＭＢが表示されない場合には
、代りに、第４図のレイアウト画面用メモリエリアＭＣ
のデータが表示される。

この第４図のレイアウト画面用メモリエリアＭＯのデー
タが表示されるときは、第２図の表示画面では、右側の
レイアウト画面および編集画面エリアＤＢに、レイアウ
ト表示が行われる。

第５図は、第３図に示した編集用として設けられる文字
表示用ＶＲＡＭ２４と、第４図に示したレイアウト表示
用ＶＲＡＭ２３のアドレスを説明するためのメモリ構成
図の一例である。図面のｍは文字表示用ＶＲＡＭ２４の
横方向のドツト数。

ｎは文字表示用ＶＲＡＭ２４とレイアウト表示用ＶＲＡ
Ｍ２３の縦方向のドツト数、Ｑはレイアウト表示用ＶＲ
ＡＭ２３の横方向のドツト数を示す。

第６図は、同じく第１図に示したこの発明の表示装置に
おいて、その要部構成の詳細を示す機能ブロック図であ
る。図面における符号は第２０図と同様であり、また、
３３ａは裏画面用アドレスカウンタ、３３ｂは裏画面用
アドレスカウンタ、３６ａは裏画面用ＲＡＭ、３６ｂは
裏画面用ＲＡＭ、３７ａと３７ｂはトランシーバ、４５
は表裏画面選択制御部、４６は第３のコンベア部、４７
は裏画面縦方向ドツト数レジスタ、４８は第４のコンベ
ア部、４９は裏画面横方向ドツト数レジスタを示す。

この第６図は、従来の第２の表示方法による回路を示す
第２０図に対応している。

この発明のデータ処理装置の表示装置では、裏画面横方
向ドツト数レジスタ４９と水平ドツト数カウンタ４４の
内容を、第３のコンベア部４６によって比較する。

また、裏画面縦方向ドツト数レジスタ４７と垂直ドツト
数カウンタ４１の内容を、第４のコンベア部４８によっ
て比較する。

これらの比較結果により、現在表示しようとしている表
示画面上の位置が、第２図の左側の編集画面エリアＤＡ
であるか、あるいは右側のレイアウト画面および編集画
面エリアＤＢであるか、が検知される。

そして、この比較結果と、ＣＰＵから表裏画面選択制御
部４５へ与えられる編集画面選択かレイアウト画面選択
かを指示する画面選択信号とによって、表裏画面選択制
御部４５からは、裏画面用ＲＡＭ３６ａと裏画面用ＲＡ
Ｍ３６ｂの一方を選択するセレクト信号が、ＲＡＭ３６
ａ、３６ｂの一方へ出力される。

この場合に、裏画面用ＲＡＭ３６　ａと裏画面用ＲＡＭ
３６ｂへのアドレスは、それぞれ裏画面用アドレスカウ
ンタ３３ａと、裏画面用アドレスカウンタ３３ｂとによ
って与えられる。

なお１表画面用アドレスカウンタ３３ａは、レイアウト
用画面が選択されたか否かに関係なく、常にカウントア
ツプされる。

他方、裏画面用アドレスカウンタ３３ｂは、第２図の右
側に示したレイアウト画面および編集画面エリアＤＢを
表示しているときだけ、カウントアツプされる。

選択された裏画面用ＲＡＭ３６　ａあるいは裏画面用Ｒ
ＡＭ３６ｂからは、格納されているデータが読出されて
、データ変換部３８を介して、ＬＣＤ等の表示部２２へ
送出される。

その結果、第２図の右側のレイアウト画面および編集画
面エリアＤＢは１表画面用ＲＡＭ３６ａが選択されたと
きは、編集用画面となり、反対に、裏画面用ＲＡＭ３６
ｂが選択されたときは、レイアウト用画面となる。

なお、垂直ドツト総数レジスタ３９と水平ドツト総数レ
ジスタ４２の内容を、ディップスイッチその他の手段で
変更すれば、大きさの異なる画・面について制御を行う
ことが可能となる。

第７図は、第１図に示したこの発明の表示装置における
画面表示の処理の流れを示すフローチャートである。

この第７図からも明らかなように、この発明の表示装置
のフローは、極めて簡略化されている。

その理由は、すでに説明したように、ハードウェアによ
って１画面の切換え制御を行っているからである。

なお、以上の実施例では、ワードプロセッサのレイアウ
ト表示を中心に説明した。

しかし、パーソナルコンピュータやオフィスコンピュー
タ、その他の各種データ処理装置における汎用ツール（
例えばＤＢや表操作等）についても、同様に適用するこ
とができる、ことはいうまでもない。

以上に詳細に説明したとおり、この発明のデータ処理装
置の表示装置では、入力装置と、表示装置と、メモリと
、これらの各部を制御する中央処理装置とを具備し、前
記表示装置がレイアウト表示機能を有するとともに、文
書編集・作成機能を有するデータ処理装置において、前
記編集画面を表示するためのデータを格納する第１のデ
ータ格納手段と、レイアウト表示用のデータを格納する
第２のデータ格納手段と、レイアウト表示の指示を行う
レイアウト表示指示手段と、該レイアウト表示指示手段
からの出力によって、前記第１のデータ格納手段と第２
のデータ格納手段の一方から表示画面の特定領域へ表示
するためのデータを選択して出力するデータ選択手段と
を設け、前記レイアウト表示指示手段からレイアウト表
示が指示されたとき、前記データ選択手段によって、前
記第２のデータ格納手段に格納されているデータが前記
表示画面の特定領域に表示されるように制御している。

僧−−−呆 したがって、この発明のデータ処理装置の表示装置によ
れば、小型の表示部を有するワードプロセッサその他の
データ処理装置において、レイアウト表示の切換えが、
簡単な構成のノ）−ドウエアによって実現され、処理の
高速化と低コスト化が達成される。

そして、従来のソフトウェアによる表示方法と比較して
、プログラムが極めて簡単なため、メモリの容量も少な
くて済み、また、その制御回路等の構成も極めて簡単で
ある、等の多くの優れた効果が得られる。

【図面の簡単な説明】

第１図は、この発明のデータ処理装置の表示装置の一実
施例について、その要部構成を示す機能ブロック図、 第２図は、第１図に示したこの発明の表示装置における
表示部２２の画面分割の一例、第３図は、第１図に示し
たこの発明の表示装置において、編集用として設けられ
た文字表示用ＶＲＡＭ２４の一例を示す図、 第４図は、同じく第１図に示したこの発明の表示装置に
おけるレイアウト表示用ＶＲＡＭ２３の一例を示す図。 第５図は、第３図に示した編集用として設けられる文字
表示用ＶＲＡＭ２４と、第４図に示したレイアウト表示
用ＶＲＡＭ２３のアドレスを説明するためのメモリ構成
図の一例。 第６図は、同じく第１図に示したこの発明の表示装置に
ついて、その要部構成の詳細を示す機能ブロック図、 第７図は、第１図に示したこの発明の表示装置における
画面表示の処理の流れを示すフローチャート。 第８図は、従来から用いられている小型の表示部を備え
たパーソナル・ワードプロセッサの一例を示す斜視図、 第９図（１）〜（４）は、小型表示部における画面の一
例と、メモリのアドレスと関係を示す図で、（１）と（
２）は表示画面、（３）と（４）はメモリ、第１０図は
、ワードプロセッサにおけるテキスト展開を示す図。 第１１図は、ワードプロセッサにおける編集画面表示の
処理を説明するための図、 第１２図（１）と（２）は、テキストのレイアウト画面
表示の処理を説明するための図。 第１３図は、罫線のレイアウト画面表示の処理を説明す
るための図、 第１４図（１）と（２）は、テキストと罫線についての
レイアウト画面表示の処理を説明するための図で、（１
）は処理ノ順序、（２）はＶＲＡＭ、第１５図は１編集
画面とレイアウト画面とを常に分割表示する場合につい
て、その１頁分のレイアウト表示の処理の流九を示すフ
ローチャート。 第１６図は、同じく編集画面とレイアウト画面とを常に
分割表示する場合について、その現行のレイアウト表示
用データを作成する処理の流れを示すフローチャート、 第１７図は、同じく編集画面とレイアウト画面とを常に
分割表示する場合について、そのテキストのレイアウト
表示用データを作成する処理の流れを示すフローチャー
ト、 第１８図は、同じく編集画面とレイアウト画面とを常に
分割表示する場合について、その罫線のレイアウト表示
用データを作成する処理の流れを示すフローチャート、 第１９図は、従来のデータ処理装置の表示装置について
、その要部構成を示す機能ブロック図。 第２０図は、第１９図に示した従来の表示装置において
、その要部構成の詳細を示す機能ブロック図、 第２１図は、第１９図に示した従来の表示装置における
編集画面表示の処理の流れを示すフローチャート、 第２２図は、同じく第１９図に示した従来の表示装置に
おけるレイアウト画面表示の処理の流れを示すフローチ
ャート。 図面において、ｌは操作部、２は次工程判別回路、３は
モード制御部、４はモード情報格納エリア、５はレイア
ウト表示モード設定回路、６はレイアウト表示モード情
報格納エリア、７は表示文字数算出回路、８は編集部、
９は１行分の文字データ格納エリア、１０は１文字取出
し回路、１１は文字パターン作成回路、１２はキャラク
タジェネレータ、１３は文字パターン格納エリア、１４
は１行の文字表示回路、１５は１画面表示制御回路、１
６はテキスト表示用ＶＲＡＭアドレス算出回路、１７は
レイアウト表示用ＶＲＡＭアドレス算出回路、１８は１
行レイアウト表示用データ作成回路、１９はレイアウト
表示用データ格納エリア、２０は１行レイアウト表示回
路、２１はＶＲＡＭ、２２は表示部、２３はレイアウト
表示用ＶＲＡＭ、２４は文字表示用ＶＲＡＭ、２５はレ
イアウト表示切換え回路。 特許出願人　株式会社　リ　　コ　− 同代理人弁理士　宮用俊崇 オ　４　図 伸　９　図 展開テ”−１−−−−−一区冨戸Ｅｖは一区区＝］り１
１図

Claims (1)

【特許請求の範囲】
1. 入力装置と、表示装置と、メモリと、これらの各部を制
   御する中央処理装置とを具備し、前記表示装置がレイア
   ウト表示機能を有するとともに、文書編集・作成機能を
   有するデータ処理装置において、前記編集画面を表示す
   るためのデータを格納する第１のデータ格納手段と、レ
   イアウト表示用のデータを格納する第２のデータ格納手
   段と、レイアウト表示の指示を行うレイアウト表示指示
   手段と、該レイアウト表示指示手段からの出力によって
   、前記第１のデータ格納手段と第２のデータ格納手段の
   一方から表示画面の特定領域へ表示するためのデータを
   選択して出力するデータ選択手段とを備え、前記レイア
   ウト表示指示手段からレイアウト表示が指示されたとき
   、前記データ選択手段によって、前記第２のデータ格納
   手段に格納されているデータが前記表示画面の特定領域
   に表示されるように制御することを特徴とする表示装置
   。