JPS62270Y2 - - Google Patents

Info

Publication number
JPS62270Y2
JPS62270Y2 JP14558080U JP14558080U JPS62270Y2 JP S62270 Y2 JPS62270 Y2 JP S62270Y2 JP 14558080 U JP14558080 U JP 14558080U JP 14558080 U JP14558080 U JP 14558080U JP S62270 Y2 JPS62270 Y2 JP S62270Y2
Authority
JP
Japan
Prior art keywords
push
amplifier
distortion
pull amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14558080U
Other languages
Japanese (ja)
Other versions
JPS5769309U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14558080U priority Critical patent/JPS62270Y2/ja
Publication of JPS5769309U publication Critical patent/JPS5769309U/ja
Application granted granted Critical
Publication of JPS62270Y2 publication Critical patent/JPS62270Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は歪を除去すると共に電力損失をを減少
させたプツシユプル増幅回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a push-pull amplifier circuit that eliminates distortion and reduces power loss.

一般に、増幅回路の歪は負帰還を施して除去し
ているが、そのためには一般に負帰還用の増幅回
路を多数接続して多量の負帰還をかけるためにそ
の周波数特性や負帰還信号の時間遅れなどによつ
て回路が発振したり、過渡的な歪が発生してしま
う。
Generally, distortion in amplifier circuits is removed by applying negative feedback, but in order to do this, generally many amplifier circuits for negative feedback are connected and a large amount of negative feedback is applied, so the frequency characteristics and the time of the negative feedback signal are Delays may cause the circuit to oscillate or cause transient distortion.

そこで、この考案は負帰還構成によらないでも
歪を除去できるようにしたものである。
Therefore, this invention allows distortion to be removed without using a negative feedback configuration.

第1図はその基本原理図である。1は入力端
子、2は増幅用トランジスタでそのエミツタ側に
得られた信号がエミツタ抵抗器4を介して負荷抵
抗器7に供給される。トランジスタ2の増幅特性
は非直線特性であるので、出力信号は歪んでい
る。
FIG. 1 is a diagram of its basic principle. 1 is an input terminal, 2 is an amplifying transistor, and a signal obtained on the emitter side of the transistor is supplied to a load resistor 7 via an emitter resistor 4. Since the amplification characteristics of the transistor 2 are non-linear characteristics, the output signal is distorted.

そこで、この歪成分を検出するため、演算増幅
器3が設けられる。この例では差動増幅器3が使
用され、非反転入力端子に入力信号が供給され、
エミツタ側に得られた出力信号が反転入力端子に
供給される。演算増幅器3の出力は加算抵抗器6
を介して上述の出力信号に合成される。
Therefore, an operational amplifier 3 is provided to detect this distortion component. In this example, a differential amplifier 3 is used, the input signal is supplied to the non-inverting input terminal,
The output signal obtained on the emitter side is supplied to the inverting input terminal. The output of operational amplifier 3 is connected to summing resistor 6
is combined into the above-mentioned output signal.

この構成によれば、演算増幅器3で歪成分のみ
が出力されるから、その逆相出力が出力信号に加
えられるため、歪成分が相殺されることとなる。
このことを定量的に説明するならば次のようにな
る。
According to this configuration, since only the distortion component is output from the operational amplifier 3, its reverse phase output is added to the output signal, so that the distortion component is canceled out.
This can be explained quantitatively as follows.

即ち、この回路において、入力端子1の電圧を
e1、トランジスタ2のエミツタに得られる増幅さ
れた電圧をe2、負荷抵抗器7の両端電圧をe3、演
算増幅器3の出力電圧をe4、トランジスタ2より
成る非直線特性を有する増幅器の増幅度をAv、
演算増幅器3の増幅度をA′とすれば次の式が成
り立つ。
That is, in this circuit, the voltage at input terminal 1 is
e 1 is the amplified voltage obtained at the emitter of transistor 2, e 2 is the voltage across the load resistor 7, e 3 is the output voltage of operational amplifier 3 , and e is the amplified voltage obtained at the emitter of transistor 2. The amplification degree is Av,
If the amplification degree of the operational amplifier 3 is A', the following equation holds true.

e2=Ave1 ………(1) e4=(e1−e2)A′ =(1−Av)A′e1 ……(2) そして、加算抵抗器4,6を流れる電流i4又は
i6は加算抵抗器4の値をR4、加算抵抗器6の値を
R6とすれば、次式にて表わされる。
e 2 = Ave 1 ………(1) e 4 = (e 1 − e 2 ) A′ = (1 − Av) A′ e 1 …(2) And the current i flowing through the summing resistors 4 and 6 4 or
i 6 is the value of summing resistor 4 and R 4 is the value of summing resistor 6.
If R 6 , it is expressed by the following formula.

i4=e−e/R ………(3) i6=e−e/R ………(4) 依つて、出力電圧e3は e3=(i4+i6)R7 =(e−e/R+e−e/R)R7 ={Av/R+(1−Av)A′/R}e1R7 −(1/R+1/R)e3R7 =(R−RA′/R)Ave1R7+A′/
e1R7 −(1/R+1/R)e3R7 ………(5) 増幅度Avは非直線性なので、(5)式より出力電
圧e3における歪成分を除去するには、R−RA′/
×Ave1R7の項を零にすれば良い。
i 4 = e 2 - e 3 /R 4 (3) i 6 = e 4 - e 3 / R 6 (4) Therefore, the output voltage e 3 is e 3 = (i 4 + i 6 ) R7 = ( e2 - e3 / R4 + e4 - e3 / R6 ) R7 ={Av/ R4 +(1-Av)A ' / R6 } e1R7- (1/ R4 +1/ R6 ) e3R7 =( R6 - R4A ' / R4R6 ) Ave1R7 + A ' /
R 6 e 1 R 7 − (1/R 4 + 1/R 6 ) e 3 R 7 ………(5) Since the amplification degree Av is nonlinear, the distortion component at the output voltage e 3 is removed from equation (5). To do this, R 6 −R 4 A′/
The term R 4 R 6 ×Ave 1 R 7 may be set to zero.

即ち、歪のない出力信号を得るには、増幅度
A′を A′=R/R ………(6) に選定すればよい。
In other words, in order to obtain an output signal without distortion, the amplification degree must be
A' should be selected as A'=R 6 /R 4 (6).

このように演算増幅器3の増幅度A′をR/R
選 定することにより、増幅回路の増幅度Avに関係
なく無歪出力が得られることになる。従つて、負
帰還構成によらなくても歪を確実に除去すること
ができるから、負帰還構成による欠点がない。
By selecting the amplification degree A' of the operational amplifier 3 as R 6 /R 4 in this way, a distortion-free output can be obtained regardless of the amplification degree Av of the amplifier circuit. Therefore, since distortion can be reliably removed without using a negative feedback configuration, there is no drawback caused by the negative feedback configuration.

ところで、上述した基本回路はプツシユプル増
幅器にも適用できる。第2図はその一例である。
By the way, the basic circuit described above can also be applied to a push-pull amplifier. Figure 2 is an example.

この図に於て、2,14は増幅用のトランジス
タ、13,16はエミツタ抵抗器で、その接続中
点が後述する加算抵抗器4を介して負荷抵抗器7
に接続される。そして、上述のようにエミツタ抵
抗器13,16の接続中点から得られる出力信号
と入力信号とが差動増幅されて歪成分が検出され
る。この構成においてもプツシユプル増幅器PA
による歪成分が相殺されることは第1図と同様で
ある。
In this figure, 2 and 14 are amplification transistors, 13 and 16 are emitter resistors, and the midpoint of their connection connects to a load resistor 7 via a summing resistor 4, which will be described later.
connected to. Then, as described above, the output signal obtained from the midpoint of the connection between the emitter resistors 13 and 16 and the input signal are differentially amplified and the distortion component is detected. Even in this configuration, the push-pull amplifier PA
As in FIG. 1, the distortion components caused by the above are canceled out.

さて、この回路では、プツシユプル増幅器PA
の出力と演算増幅器3の出力とを合成するため、
図のように一対の加算抵抗器4,6が必要であ
る。この場合、加算抵抗器4の値は小さな値では
あるが、この加算抵抗器4は出力電流の供給路に
挿入されているので、この加算抵抗器4による電
力損失は可成り大きくなる。
Now, in this circuit, the push-pull amplifier PA
In order to synthesize the output of and the output of operational amplifier 3,
A pair of summing resistors 4 and 6 are required as shown. In this case, although the value of the summing resistor 4 is small, since the summing resistor 4 is inserted into the output current supply path, the power loss due to the summing resistor 4 becomes considerably large.

そこで、本考案においては第2図のような歪除
去機能を有したプツシユプル増幅回路において加
算抵抗器4による電力損失を少なくできるように
したものである。
Therefore, in the present invention, the power loss caused by the summing resistor 4 can be reduced in a push-pull amplifier circuit having a distortion removal function as shown in FIG.

第3図はその一例であつて、直列接続された一
対のエミツタ抵抗器13,16と並列に第1及び
第2の抵抗器17,18が接続される。そして、
その接続中点がこの例では差動増幅器で構成され
た演算増幅器3の反転入力端子に接続され、入力
端子1が演算増幅器3の非反転入力端子に接続さ
れる。尚、19は入力端子1とトランジスタ2,
14の夫々のベースとの間に挿入されたバイアス
回路である。
FIG. 3 is an example of this, in which a pair of emitter resistors 13 and 16 are connected in series, and first and second resistors 17 and 18 are connected in parallel. and,
The midpoint of the connection is connected to the inverting input terminal of an operational amplifier 3, which is constituted by a differential amplifier in this example, and the input terminal 1 is connected to the non-inverting input terminal of the operational amplifier 3. In addition, 19 is the input terminal 1 and the transistor 2,
This is a bias circuit inserted between the bases of each of the 14 bases.

ここで、プツシユプル増幅器PAはバイアスの
設定によりB級動作又はA級動作をさせることが
できる。尚、エミツタ抵抗器13,16は1Ω以
下に選定され、第1及び第2の抵抗器17,18
は演算増幅器3の入力インピーダンスよりは小さ
く、しかしできるだけ大きな値、例えば数kΩ程
度に選定される。先ず、B級動作ではトランジス
タ2及び14が交互にオンとなるので、例えばト
ランジスタ2がオンのときはトランジスタ14が
オフだから抵抗器17,18の直列回路はエミツ
タ抵抗器13に並列に接続されたのと略等しい。
従つて、この場合は第1図における演算増幅器3
の反転入力端子がエミツタ抵抗器4の中点に接続
された場合と略等しい。従つて、歪を除去するに
は演算増幅器3の増幅度A′を2R/R13(=2R
/R16)に選 定すれば、プツシユプル増幅器PAの増幅度Avと
は無関係に無歪出力が得られる。
Here, the push-pull amplifier PA can be operated in class B or class A operation by setting the bias. Note that the emitter resistors 13 and 16 are selected to have a resistance of 1Ω or less, and the first and second resistors 17 and 18
is selected to be smaller than the input impedance of the operational amplifier 3, but as large as possible, for example, on the order of several kΩ. First, in class B operation, transistors 2 and 14 are turned on alternately, so for example, when transistor 2 is on, transistor 14 is off, so the series circuit of resistors 17 and 18 is connected in parallel to emitter resistor 13. Almost equal to .
Therefore, in this case, the operational amplifier 3 in FIG.
This is substantially equivalent to the case where the inverting input terminal of is connected to the midpoint of the emitter resistor 4. Therefore, to remove distortion, the amplification degree A' of the operational amplifier 3 should be 2R 6 /R 13 (=2R
6
/R 16 ), a distortion-free output can be obtained regardless of the amplification degree Av of the push-pull amplifier PA.

又、プツシユプル増幅器PAがA級動作をする
際には、トランジスタ2及び14は常時オンとな
るので、エミツタ抵抗器13,16の双方の合成
抵抗が第1図の基本回路の抵抗器4と置換えら
れ、従つて、演算増幅器3の増幅度A′を2R/R
(= 2R/R16)に選定すれば、プツシユプル増幅器PA
の増 幅度Avとは無関係に無歪出力が得られる。
Also, when the push-pull amplifier PA performs class A operation, transistors 2 and 14 are always on, so the combined resistance of both emitter resistors 13 and 16 replaces resistor 4 in the basic circuit of Figure 1. Therefore, the amplification degree A' of the operational amplifier 3 is 2R 6 /R 1
3
(= 2R 6 /R 16 ), the push-pull amplifier PA
Distortion-free output can be obtained regardless of the amplification degree Av.

そして、第3図のように構成した場合には、エ
ミツタ抵抗器13,16が上述した加算抵抗器4
としても作用するから、第2図のように加算抵抗
器4を特に設ける必要はない。尚、エミツタ抵抗
器13,16の値はプツシユプル増幅器PAの定
数として所定の値に設定されるので、歪を除去す
るための増幅度A′は加算抵抗器6の値を適宜に
設定すれば良い。
In the case of the configuration as shown in FIG.
Therefore, it is not necessary to provide the adding resistor 4 as shown in FIG. 2. Note that the values of the emitter resistors 13 and 16 are set to predetermined values as constants of the push-pull amplifier PA, so the amplification degree A' for removing distortion can be set by appropriately setting the value of the summing resistor 6. .

又、第1及び第2の抵抗器17,18の値は上
述のように演算増幅器3の入力インピーダンスを
考慮した上でできるだけ大きな値に選定されるの
で、従つてこの第1及び第2の抵抗器17,18
の影響は無視できる。
Furthermore, the values of the first and second resistors 17 and 18 are selected to be as large as possible after considering the input impedance of the operational amplifier 3 as described above. Vessels 17, 18
The effect of is negligible.

このように、本考案の構成によれば、負帰還構
成によらないでも歪を除去することができるので
負帰還構成による欠点(発振、過渡的な歪発生な
ど)を一掃できる。即ち、本考案では、入力信号
とプツシユプル増幅器PAで増幅された出力信号
とを差動増幅することにより、プツシユプル増幅
器PAによつて発生した歪成分の逆相成分を取出
し、これをもとの出力信号に加えるようにたか
ら、歪成分を相殺することができると共に、演算
増幅器3に供給するプツシユプル増幅器PAの出
力信号をエミツタ抵抗器13,16とは別に設け
た第1及び第2の抵抗器17,18によつて導出
するようにしたので、エミツタ抵抗器13,16
の接続中点を直接出力端子5に接続することがで
き、これ等1対のエミツタ抵抗器13,16を加
算抵抗器としても使用できるから、電力の損失を
大幅に低減することができる。
As described above, according to the configuration of the present invention, distortion can be removed without using the negative feedback configuration, so that the drawbacks (oscillation, transient distortion generation, etc.) caused by the negative feedback configuration can be eliminated. That is, in the present invention, by differentially amplifying the input signal and the output signal amplified by the push-pull amplifier PA, the opposite phase component of the distortion component generated by the push-pull amplifier PA is extracted, and this is used as the original output signal. First and second resistors 17 provided separately from the emitter resistors 13 and 16 can cancel out the distortion components as well as add the output signal of the push-pull amplifier PA to the operational amplifier 3. , 18, the emitter resistors 13, 16
Since the midpoint of the connection can be directly connected to the output terminal 5, and the pair of emitter resistors 13 and 16 can also be used as a summing resistor, power loss can be significantly reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は歪除去回路の基本回路図、第2図は第
1図をプツシユプル増幅回路に適用した基本回路
図、第3図は本考案に依るプツシユプル増幅回路
の一実施例の回路図である。 1は入力端子、2,14はトランジスタ、3は
差動増幅器、5は出力端子、13,16はエミツ
タ抵抗器、17,18は第1及び第2の抵抗器、
PAはプツシユプル増幅器である。
Figure 1 is a basic circuit diagram of a distortion removal circuit, Figure 2 is a basic circuit diagram in which Figure 1 is applied to a push-pull amplifier circuit, and Figure 3 is a circuit diagram of an embodiment of a push-pull amplifier circuit according to the present invention. . 1 is an input terminal, 2 and 14 are transistors, 3 is a differential amplifier, 5 is an output terminal, 13 and 16 are emitter resistors, 17 and 18 are first and second resistors,
PA is a push-pull amplifier.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] プツシユプル増幅器を構成する各トランジスタ
のエミツタ抵抗器の接続中点より上記プツシユプ
ル増幅器の出力端子が導出されると共に、上記一
対のエミツタ抵抗器と並列に抵抗分圧回路が接続
され、該抵抗分圧回路の分圧出力点及び上記プツ
シユプル増幅器の入力端子とが差動増幅器の入力
端子に接続され、該差動増幅器の出力端子が上記
プツシユプル増幅器の出力端子に接続されるよう
に成されたプツシユプル増幅回路。
The output terminal of the push-pull amplifier is led out from the connection midpoint of the emitter resistors of each transistor constituting the push-pull amplifier, and a resistor voltage divider circuit is connected in parallel with the pair of emitter resistors, and the resistor voltage divider circuit A push-pull amplifier circuit configured such that the divided voltage output point of and the input terminal of the push-pull amplifier are connected to the input terminal of a differential amplifier, and the output terminal of the differential amplifier is connected to the output terminal of the push-pull amplifier. .
JP14558080U 1980-10-13 1980-10-13 Expired JPS62270Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14558080U JPS62270Y2 (en) 1980-10-13 1980-10-13

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14558080U JPS62270Y2 (en) 1980-10-13 1980-10-13

Publications (2)

Publication Number Publication Date
JPS5769309U JPS5769309U (en) 1982-04-26
JPS62270Y2 true JPS62270Y2 (en) 1987-01-07

Family

ID=29505204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14558080U Expired JPS62270Y2 (en) 1980-10-13 1980-10-13

Country Status (1)

Country Link
JP (1) JPS62270Y2 (en)

Also Published As

Publication number Publication date
JPS5769309U (en) 1982-04-26

Similar Documents

Publication Publication Date Title
JPS6119173B2 (en)
JP2005509347A (en) Power amplifier with distortion compensation
JPS59174005A (en) Power amplifier
KR950005172B1 (en) Three-terminal op amplifier
JPS6041882B2 (en) An amplifier comprising first and second amplification elements
US4446442A (en) Amplifier circuit
JPS62270Y2 (en)
KR101043222B1 (en) Dc-compensation loop for variable gain amplifier
JPS6340904Y2 (en)
JPS5947486B2 (en) Pulse width modulation amplification circuit
KR880014734A (en) amplifier
JPS6031287B2 (en) power amplifier
JP2000031758A (en) Balanced amplifier circuit
JPS5826687B2 (en) amplifier
JPH046129B2 (en)
JPH0147928B2 (en)
JPS6329289Y2 (en)
JP2993532B2 (en) Excitation circuit of Wheatstone bridge type load cell
JPS6336744Y2 (en)
JPH05191157A (en) Balanced input type audio amplifying circuit
JPH047124B2 (en)
JP2507029B2 (en) amplifier
JPS6117618Y2 (en)
JPS6338575Y2 (en)
JPH0440886B2 (en)