JPH046129B2 - - Google Patents

Info

Publication number
JPH046129B2
JPH046129B2 JP56138817A JP13881781A JPH046129B2 JP H046129 B2 JPH046129 B2 JP H046129B2 JP 56138817 A JP56138817 A JP 56138817A JP 13881781 A JP13881781 A JP 13881781A JP H046129 B2 JPH046129 B2 JP H046129B2
Authority
JP
Japan
Prior art keywords
amplifier
output
distortion
signal
amplifiers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56138817A
Other languages
Japanese (ja)
Other versions
JPS5840908A (en
Inventor
Masaaki Utsunomya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56138817A priority Critical patent/JPS5840908A/en
Publication of JPS5840908A publication Critical patent/JPS5840908A/en
Publication of JPH046129B2 publication Critical patent/JPH046129B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は音声信号等を低歪率で増幅する増幅
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplification device that amplifies audio signals and the like with a low distortion factor.

真空管、トランジスタ、FET等を用いた音声
信号増幅器においては、これらの素子の持つ非直
線性が、増幅器の出力にノンリニア歪となつて表
われる。とくに大出力を必要とする電力増幅器に
おいて、この影響が大きい。またB級プツシユプ
ル回路を用いた電力増幅器においてはクロスオー
バー歪やスイツチング歪が存在し、音質に悪影響
を及ぼすと考えられる。従来、このような増幅器
の歪を減少させるために、フイードフオワードと
フイードバツクという利得制御手段が考案され、
後者が一般に実用化されている。フイードフオワ
ードの原理は、第1図に示すように、ある歪を持
つ利得Aの増幅器1の出力からアツテネータ2で
1/A倍の信号をとりだし、これを入力信号と比
較して差分を差動増幅器3等でA倍に増幅し、増
幅器1の出力にあらわれた歪と逆相の成分を作り
出し、これを合成回路4によつて、増幅器1の出
力と足し合わせて歪成分を打ち消す方式である。
しかしながらこのフイードフオワード法には次の
ような欠点がある。増幅器1と差動増幅器3の
利得、及びアツテネータ2の減衰度を合わせるこ
とが困難である。合成回路4において、電力の
損失を小さくすることが困難である。このような
理由により、フイードフオワード法は、あまり実
用化されていない。
In audio signal amplifiers that use vacuum tubes, transistors, FETs, etc., the nonlinearity of these elements appears in the output of the amplifier as nonlinear distortion. This effect is particularly large in power amplifiers that require high output. Further, in a power amplifier using a class B push-pull circuit, crossover distortion and switching distortion exist, which are considered to have an adverse effect on sound quality. Conventionally, gain control means called feedforward and feedback have been devised to reduce distortion in such amplifiers.
The latter is generally put into practical use. As shown in Figure 1, the principle of feed forward is that an attenuator 2 extracts a 1/A signal from the output of an amplifier 1 with a certain distortion and a gain of A, and compares this with the input signal to determine the difference. A method in which the differential amplifier 3 etc. amplifies the distortion component by a factor of A to create a component with the opposite phase to the distortion appearing in the output of the amplifier 1, and this is added to the output of the amplifier 1 using the synthesis circuit 4 to cancel the distortion component. It is.
However, this feed forward method has the following drawbacks. It is difficult to match the gains of the amplifier 1 and the differential amplifier 3 and the attenuation of the attenuator 2. In the combining circuit 4, it is difficult to reduce power loss. For these reasons, the feed forward method has not been put into practical use much.

一方、フイードバツク法の原理は、第2図に示
す様にある歪をもつ利得Aの増幅器5の出力信号
を帰還回路6によつてβ倍して(β≦1)、増幅
器5の入力点7において入力信号から差し引くこ
とにより、あらかじめβ倍した歪を逆相で加えた
入力信号を作り、出力の歪を減少させるという方
式である。この方法により帰還をかけた時の利得
は、A/1+βAとなり、歪はほぼ1/1+βA倍とな る。従つてオープン利得の大きい増幅器では、帰
還を大量にかけて歪(静的歪)を大幅に減少させ
ることができる。しかしながら、上記のフイード
バツク法には次のような欠点がある。帰還量を
大きくしても、歪を完全に零にすることはできな
い。帰還ループが大きい場合には帰還をかける
ことによつて増幅器が不安定になつたり、TIM
(トランジエント・インター・モジユレーシヨン)
やIIM(インターフエース・インター・モジユレ
ーシヨン)等の動的歪を発生させる恐れがある。
On the other hand, the principle of the feedback method is that, as shown in FIG. By subtracting the input signal from the input signal, an input signal is created in which a distortion multiplied by β is added in the opposite phase, thereby reducing the output distortion. When feedback is applied using this method, the gain is A/1+βA, and the distortion is approximately 1/1+βA times. Therefore, in an amplifier with a large open gain, distortion (static distortion) can be significantly reduced by applying a large amount of feedback. However, the above feedback method has the following drawbacks. Even if the amount of feedback is increased, distortion cannot be completely reduced to zero. If the feedback loop is large, applying feedback may make the amplifier unstable or cause TIM
(Transient Inter Modulation)
Dynamic distortion such as IIM (interface intermodulation) may occur.

なお、TIMとは、複数の増幅段を有する増幅
回路においては、出力段から入力段へ負帰還をか
けても入出力間の時間差により負帰還が正常に動
作しないことがあり、この様な場合、トランジエ
ントの大きいパルス波形などを入力すると、負帰
還動作の時間遅れによつて動的歪が発生すること
がある。この動的歪のことをいう。また、IIMと
は、増幅装置にスピーカーのような逆起電力を発
生する負荷を接続した場合、負荷が発生した逆起
電力が帰還回路を経由して入力段まで戻り、入力
信号との位相関係によつては、負帰還回路が逆に
正帰還回路のごとき動作を行つてしまうことがあ
る。この様に、負荷を接続することによつて発生
する動的歪のことをIIMという。
In addition, TIM is an amplifier circuit that has multiple amplification stages, and even if negative feedback is applied from the output stage to the input stage, the negative feedback may not operate properly due to the time difference between the input and output. , when inputting a pulse waveform with large transients, etc., dynamic distortion may occur due to the time delay of the negative feedback operation. It refers to this dynamic distortion. IIM also means that when a load that generates a back electromotive force, such as a speaker, is connected to an amplifier, the back electromotive force generated by the load returns to the input stage via a feedback circuit, and the phase relationship with the input signal is changed. In some cases, a negative feedback circuit may operate like a positive feedback circuit. The dynamic distortion generated by connecting a load in this way is called IIM.

この発明は上記の事情に鑑みてなされたもの
で、フイードフオワード法とフイードバツク法と
の長所を取り入れ、欠点を最小限におさえるよう
にしたもので、フイードバツク法の助けを借りな
がら、安定したフイードフオワード法の動作を実
現し得、静的歪及び動的歪を極度に低減すること
ができ、とくに電力増幅用の回路においてはフイ
ードフオワードの出力合成の際に電力損失と出力
インピーダンスの上昇をおさえた増幅装置を提供
することを目的とする。
This invention was made in view of the above circumstances, and it incorporates the advantages of the feedback method and the feedback method and minimizes the drawbacks. Feedforward method operation can be realized, and static distortion and dynamic distortion can be extremely reduced.Especially in power amplification circuits, power loss and output can be reduced when combining the feedforward output. It is an object of the present invention to provide an amplifying device that suppresses an increase in impedance.

以下この発明の実施例を図面を参照して説明す
る。第3図において、10は入力端子、16は出
力端子である。入力端子10の信号は、合成回路
11の一方の入力端子と、差動増幅器14の正側
入力端子に加えられる。合成器11の出力は、増
幅器12に加えられ増幅される。増幅器12の出
力は、合成器15の一方の入力端子に加えられる
とともに帰還回路13に加えられる。帰還回路1
3の出力は前記合成器11の他方の入力端子と、
差動増幅器14の負側入力端子に加えられる。そ
して差動増幅器14の出力は、前記合成器15の
他方の入力端子に加えられ、この合成器15の出
力が出力端子に導出される。
Embodiments of the present invention will be described below with reference to the drawings. In FIG. 3, 10 is an input terminal and 16 is an output terminal. The signal at input terminal 10 is applied to one input terminal of synthesis circuit 11 and the positive input terminal of differential amplifier 14 . The output of combiner 11 is applied to amplifier 12 and amplified. The output of the amplifier 12 is applied to one input terminal of a combiner 15 and also to a feedback circuit 13. Feedback circuit 1
The output of No. 3 is connected to the other input terminal of the synthesizer 11,
It is applied to the negative input terminal of the differential amplifier 14. The output of the differential amplifier 14 is then applied to the other input terminal of the combiner 15, and the output of the combiner 15 is led out to the output terminal.

増幅器12は出力に歪成分Nを発生し、裸利得
はA1であり、帰還回路13によつて帰還率β1
フイードバツクをかけられている。このため見か
け上の増幅器12の歪は減少し、略N/1+β1A1と なつている。帰還回路13を通つて戻つてきた信
号には、出力のβ1倍の歪が含まれているので、差
動増幅器14で入力信号と帰還信号との差をとつ
て逆相の歪成分を増幅し、合成器15で、増幅器
12の出力と足し合わせて歪成分を打ち消す。
The amplifier 12 generates a distortion component N in its output, has a bare gain of A1 , and is fed back by a feedback circuit 13 with a feedback rate of β1 . Therefore, the apparent distortion of the amplifier 12 is reduced to approximately N/1+β 1 A 1 . The signal returned through the feedback circuit 13 contains a distortion β 1 times that of the output, so the differential amplifier 14 takes the difference between the input signal and the feedback signal and amplifies the opposite-phase distortion component. Then, the synthesizer 15 adds it to the output of the amplifier 12 to cancel the distortion component.

差動増幅器14の利得をA2とし、合成器15
の出力における歪を式であらわすと、歪のレベル
は、 N/1+β1A1−β1N/1+β1・A1・A2 =(1−β1A2)・N/1+β1A1 となつて、A2≒1/β1のとき、歪は大幅に低減す る。しかしながら、A2は動作温度や電源電圧の
影響を受けて変動するので、歪を完全に零にする
ことは困難である。
The gain of the differential amplifier 14 is A2 , and the combiner 15
Expressing the distortion at the output using the formula , the distortion level is : Therefore, when A 2 ≈1/β 1 , the distortion is significantly reduced. However, since A 2 fluctuates under the influence of operating temperature and power supply voltage, it is difficult to reduce distortion to completely zero.

一方、入力信号をSとすると、各点における信
号のレベルは次のようになる。
On the other hand, when the input signal is S, the signal level at each point is as follows.

増幅器12の出力=A1/1+β1A1S 帰還回路13の出力=β1A1/1+β1A1S 差動増幅器14の出力=(S−β1A1/1+β1A1S)A2 =A2/1+β1A1S 合成回路15の出力=A1/1+β1A1S +A2/1+β1A1S=A1+A2/1+β1A1S なお、β1が1の場合には、帰還回路13を備
えた増幅器12としてエミツタフオロワ構成のト
ランジスタまたはソースフオロウ構成のFETを
考えることができる。
Output of amplifier 12 = A 1 /1 + β 1 A 1 S Output of feedback circuit 13 = β 1 A 1 /1 + β 1 A 1 S Output of differential amplifier 14 = (S - β 1 A 1 /1 + β 1 A 1 S) A 2 = A 2 /1 + β 1 A 1 S Output of the synthesis circuit 15 = A 1 /1 + β 1 A 1 S +A 2 /1 + β 1 A 1 S = A 1 +A 2 /1 + β 1 A 1 S Note that if β1 is 1 In this case, an emitter follower transistor or a source follower FET may be used as the amplifier 12 with the feedback circuit 13.

第4図はこの発明を用いた具体回路の一例であ
り、第3図と同一部は同符号を付して説明する。
信号増幅用の増幅器12は、利得がA1であり、
帰還回路13の増幅率はβ1=R1/R1+R2である。ま た、歪成分増幅用の差動増幅器14は、利得の安
定性や位相特性の改善を得るためにフイードバツ
ク回路部を有する。この差動増幅器14は、さら
に差動増幅器17,18、抵抗R3、R4、R5
R6、R7からなる。抵抗R7は、利得調整用の可変
抵抗である。差動増幅器17の正の入力端子は、
反転用入力端子である。この差動増幅器14にお
ける利得は、以下のように求まる。まず、差動増
幅器17、及び18におけるオープンループゲイ
ン、帰還率、及び非反転入力端、反転入力端、出
力端の電圧をそれぞれA3、β3,V1,V2,V3,及
びA4,β4,V4,V5,V6とする。差動増幅器17
に関して、 V3=A3×V1/(1+β3×A3) ≒V1/β3 V2=β3×A3×V1/(1+β3×A3) ≒V1 ここで、 β3=R3R7/(R4+(R3R7)) (は並列接続における抵抗値を示す) が成立する。次に、差動増幅器17から差動増幅
器18に至る経路を考えると、 V6=−R6×V3/R5−R6×V2/R7 この式に、上で求めたV3、V2を代入して、
V6/V1(差動増幅器14における利得)を求める
と、差動増幅器14における利得は、 −〔R4+(R3R7)/R3R7・R6/R5+R6/R7〕 =−〔R4R6/R3R5+R4R6/R5R7+R6/R5+R6/R7〕 となる。一方、差動増幅器18の正の入力端子は
非反転用入力であり、この差動増幅器18におけ
る利得は、以下のようにして求まる。まず、増幅
器18のみについて、 V6=A4×V4/(1+β4×A4) ≒V4/β4 V5=β4×A4×V4/(1+β4×A4) ≒V4 が成立する。なお、上記計算では、増幅器17の
出力が零であるとして増幅器18の出力を求めた
が、実際には、増幅器17の出力には、増幅器1
8の入力V5による成分が含まれている。従つ
て、この成分を重ねの理にもとづき加算すること
により出力V6が求まる。すなわち、抵抗R7を経
て増幅器17に入力され、この増幅器17の出力
が抵抗R5を経て再び増幅器18に入力される。
この成分に対応する増幅器18の出力分は、 V5×(−R4/R7)×(−R6×R5) となる。重ねの理にもとづき、上記の値を先のV
6の式に加算すると、 V6≒V4/β4+V5 ×(−R4/R7)×(−R6×R5) となる。従つて、この式に先に求めたV5を代入
して、V6/V4(差動増幅器18における利得)を
求めると、差動増幅器18における利得は、 R6+(R5R7)/R5R7+R4/R7・R6/R5 =R6/R5+R6/R7+R4R6/R5R7+1 となる。ここでR3=R6、R4=R5とおけば差動増
幅器14、及び差動増幅器18の絶対値は、 1+R3/R4+2R3/R7となり等しくなる。この差動 増幅器14の利得を増幅器12の帰還率β1の逆
数(=1/β1=(R1+R2)/R1)と等しくした
ときに、歪は最も低減する。但し、以上の計算に
は近似式を用いているので、厳密には微調整を行
う必要がある。この微調整を可変抵抗R7で行つ
ている。このように、差動増幅器を帰還素子を有
した2個の差動増幅器で実現すれば、温度変化な
どによつて、この2個の差動増幅器のオープンル
ープゲインが多少変動しても負帰還によつてゲイ
ンを改善することができる。
FIG. 4 shows an example of a specific circuit using the present invention, and the same parts as those in FIG. 3 will be described with the same reference numerals.
The amplifier 12 for signal amplification has a gain of A1 ,
The amplification factor of the feedback circuit 13 is β 1 =R 1 /R 1 +R 2 . Further, the differential amplifier 14 for amplifying distortion components has a feedback circuit section in order to obtain stability of gain and improvement of phase characteristics. This differential amplifier 14 further includes differential amplifiers 17 and 18, resistors R 3 , R 4 , R 5 ,
Consists of R 6 and R 7 . Resistor R7 is a variable resistor for gain adjustment. The positive input terminal of the differential amplifier 17 is
This is an inversion input terminal. The gain in this differential amplifier 14 is determined as follows. First, the open loop gains, feedback factors, and voltages at the non-inverting input terminal, inverting input terminal, and output terminal of the differential amplifiers 17 and 18 are A 3 , β 3 , V 1 , V 2 , V 3 , and A , respectively. 4 , β4 , V4 , V5 , and V6 . Differential amplifier 17
Regarding, V 3 =A 3 ×V 1 /(1+β 3 ×A 3 ) ≒V 13 V 23 ×A 3 ×V 1 /(1+β 3 ×A 3 ) ≒V 1where , β 3 = R 3 R 7 / (R 4 + (R 3 R 7 )) (indicates the resistance value in parallel connection) holds true. Next, considering the path from the differential amplifier 17 to the differential amplifier 18, V 6 = -R 6 ×V 3 /R 5 -R 6 ×V 2 /R 7In this formula, the V 3 obtained above is , substituting V 2 ,
When calculating V 6 /V 1 (gain in the differential amplifier 14), the gain in the differential amplifier 14 is −[R 4 +(R 3 R 7 )/R 3 R 7 ·R 6 /R 5 +R 6 / R 7 ] = - [R 4 R 6 /R 3 R 5 +R 4 R 6 /R 5 R 7 +R 6 /R 5 +R 6 /R 7 ]. On the other hand, the positive input terminal of the differential amplifier 18 is a non-inverting input, and the gain of the differential amplifier 18 is determined as follows. First, regarding only the amplifier 18, V 6 =A 4 ×V 4 /(1+β 4 ×A 4 ) ≒V 44 V 54 ×A 4 ×V 4 /(1+β 4 ×A 4 ) ≒V 4 holds true. In addition, in the above calculation, the output of the amplifier 18 was obtained assuming that the output of the amplifier 17 is zero, but in reality, the output of the amplifier 17 has the output of the amplifier 1
Contains a component due to input V5 of 8. Therefore, the output V 6 can be found by adding these components based on the principle of superposition. That is, it is input to the amplifier 17 via the resistor R 7 , and the output of this amplifier 17 is input to the amplifier 18 again via the resistor R 5 .
The output of the amplifier 18 corresponding to this component is V 5 ×(−R 4 /R 7 )×(−R 6 ×R 5 ). Based on the principle of superposition, the above value is
When added to equation 6, it becomes V 6 ≈V 44 +V 5 ×(−R 4 /R 7 )×(−R 6 ×R 5 ). Therefore, by substituting the previously obtained V 5 into this equation to find V 6 /V 4 (gain in the differential amplifier 18), the gain in the differential amplifier 18 is R 6 + (R 5 R 7 ) /R 5 R 7 +R 4 /R 7・R 6 /R 5 =R 6 /R 5 +R 6 /R 7 +R 4 R 6 /R 5 R 7 +1. Here, if R 3 =R 6 and R 4 =R 5 , the absolute values of the differential amplifier 14 and the differential amplifier 18 will be 1+R 3 /R 4 +2R 3 /R 7 and will be equal. Distortion is most reduced when the gain of the differential amplifier 14 is made equal to the reciprocal of the feedback factor β1 of the amplifier 12 (=1/β1=(R1+R2)/R1). However, since the above calculation uses an approximation formula, it is necessary to make fine adjustments to be exact. This fine adjustment is performed by variable resistor R7. In this way, if a differential amplifier is implemented using two differential amplifiers with feedback elements, negative feedback can be achieved even if the open loop gain of these two differential amplifiers changes slightly due to temperature changes, etc. The gain can be improved by

増幅器12と、差動増幅器18との合成器15
としては、抵抗R8R9によるマトリツクスを用い
て、負荷の変動を受けないためにもR8=R9であ
ることが好ましい。なお、増幅器12と差動増幅
器18との相互影響を避けるために抵抗R8、R9
の値はあまり小さくできず、電力増幅として用い
る場合にはダンピングフアクターを下げないため
に出力トランスを用いる必要があるので、上述の
回路は、小信号増幅用に適している。このように
出力電圧の異なる複数の増幅器を並列接続する場
合には、出力における電力の損失とインピーダン
スの増加があらわれこれがフイード・フオワード
回路を構成する大きな障害となつていたが、以下
の回路によると解決できる。
Combiner 15 of amplifier 12 and differential amplifier 18
Therefore, it is preferable to use a matrix with resistors R 8 R 9 so that R 8 =R 9 so as not to be affected by load fluctuations. Note that in order to avoid mutual influence between the amplifier 12 and the differential amplifier 18, resistors R 8 and R 9 are connected.
The value of can not be made very small, and when used as a power amplification, it is necessary to use an output transformer in order not to reduce the damping factor, so the above-mentioned circuit is suitable for small signal amplification. When multiple amplifiers with different output voltages are connected in parallel in this way, power loss and impedance increase occur at the output, which has been a major obstacle to constructing a feed forward circuit, but according to the circuit below. Solvable.

すなわち、内部出力抵抗Rx、Ryを有する増幅
器X、Yの出力端をそれぞれインピーダンス素子
Zx、Zyを介して共通の負荷に接続する場合(こ
こで、増幅器Xの出力を信号成分、増幅器Yの出
力を歪打消し成分とする)、増幅器Xからの出力
電流Ixは負荷の他に増幅器Yにも流れ(この増幅
器Yに流れる電流をIxyとする)、増幅器Yの内
部出力抵抗RyによりIxy×Ryの電力損失を有す
る。また、負荷との間に介在しているインピーダ
ンス素子Zx、Zyによつて負荷から見た増幅器の
出力インピーダンスは上昇する。電力損失は、
(Vx−Vy)が大きいほど増加するので、Zx、Zy
はあまり大きくできない。一方、本回路によれ
ば、入力信号について同相・同レベルで作動させ
るため、2つの増幅器の出力の差は歪成分、及び
歪を打消すための補正分のみとなるので、合成に
おける電力損失は少なくて済む。逆に言えば、出
力合成に必要なインピーダンス素子Zx、Zyの値
を小さくして増幅装置全体の出力インピーダンス
を下げることができる。
In other words, the output terminals of amplifiers X and Y, which have internal output resistances Rx and Ry, are connected to impedance elements.
When connecting to a common load via Zx and Zy (here, the output of amplifier X is the signal component and the output of amplifier Y is the distortion canceling component), the output current Ix from amplifier The current also flows through the amplifier Y (the current flowing through the amplifier Y is assumed to be Ixy), and has a power loss of Ixy×Ry due to the internal output resistance Ry of the amplifier Y. Furthermore, the output impedance of the amplifier as seen from the load increases due to the impedance elements Zx and Zy interposed between the load and the amplifier. The power loss is
As (Vx−Vy) increases, Zx, Zy
cannot be made very large. On the other hand, according to this circuit, since the input signals are operated in the same phase and at the same level, the difference between the outputs of the two amplifiers is only the distortion component and the correction for canceling the distortion, so the power loss during synthesis is Less is enough. Conversely, the output impedance of the entire amplifier can be lowered by reducing the values of the impedance elements Zx and Zy required for output synthesis.

第5図は本発明の他の実施例であり、第4図に
示した回路の性能をさらに向上させたものであ
る。第5図において20は入力端子、21は出力
端子である。動作の基本的な原理は、2つの増幅
器25,35を、入力信号については同相・同レ
ベルで作動させながら、互いに互いの歪成分を打
ち消し合うもので、このため最終段における出力
合成の際に電力損失及びインピーダンス増加はほ
とんど存在しないので、とくに電力増幅用に適し
ている。
FIG. 5 shows another embodiment of the invention, in which the performance of the circuit shown in FIG. 4 is further improved. In FIG. 5, 20 is an input terminal, and 21 is an output terminal. The basic principle of operation is to operate the two amplifiers 25 and 35 with the input signals in phase and at the same level, while canceling out each other's distortion components. Since there is almost no power loss and impedance increase, it is particularly suitable for power amplification.

つまり、入力信号は、合成器22,32の各一
方の入力端子に加えられる。この合成器22,3
2の各他方の入力端子には、互いに対となつた増
幅器25,35側の歪成分が相互に入力されてい
る。合成器22の出力は、合成器23,24の各
一方の入力端子に加えられ、合成器32の出力は
合成器33,34の各一方の入力端子に加えられ
る。合成器23,33の各他方の入力端子にはそ
れぞれ帰還回路26,36からのフイードバツク
成分が入力されている。同様に合成器24,34
の各他方の入力端子にも帰還回路26,36のフ
イードバツク成分が入力されている。そして、合
成器23,33の出力は、歪成分として先の合成
器32,22の各他方の入力端子に加えられる。
合成器24,34の出力はそれぞれ増幅器25,
35に入力され、各増幅器25,35の出力は、
それぞれ帰還回路26,36に加えられるととも
に合成器27の一方の入力端子と他方の入力端子
に加えられる。
That is, the input signal is applied to one input terminal of each of the combiners 22 and 32. This synthesizer 22, 3
Distortion components from the paired amplifiers 25 and 35 are mutually input to the other input terminals of the amplifiers 2 and 2. The output of combiner 22 is applied to one input terminal of each of combiners 23 and 24, and the output of combiner 32 is applied to one input terminal of each of combiners 33 and . Feedback components from feedback circuits 26 and 36 are input to the other input terminals of the combiners 23 and 33, respectively. Similarly, combiners 24, 34
The feedback components of the feedback circuits 26 and 36 are also input to the other input terminals of the feedback circuits 26 and 36, respectively. The outputs of the combiners 23 and 33 are then added to the other input terminal of the combiners 32 and 22 as distortion components.
The outputs of the combiners 24 and 34 are sent to amplifiers 25 and 34, respectively.
35, and the output of each amplifier 25, 35 is
They are applied to feedback circuits 26 and 36, respectively, and to one input terminal and the other input terminal of combiner 27.

上記第5図の回路によると、増幅器25,35
はある程度の歪を有する。今各増幅器25,35
の利得がそれぞれA1、A2であり電力増幅器とし
て動作するものとする。増幅器25側を考える
と、その出力は、負帰還によつてある程度減少し
た歪成分を含むが、帰還回路26を通つた後は、
その歪成分はβ1倍となつている。この帰還回路2
6の出力は、合成器23に入力される。この合成
器23にては、信号成分が大幅に取り除かれ、逆
相となつた歪成分が出力され、これは合成器32
に入力される。このため、この歪成分は増幅器3
5を通して最終段の合成器27に入力されるが、
このとき増幅器25側からの自らの歪とともに打
ち消し合う。増幅器35側で発生した歪も同様に
打ち消される。
According to the circuit shown in FIG. 5 above, the amplifiers 25, 35
has some degree of distortion. Now each amplifier 25, 35
The gains of A 1 and A 2 are respectively assumed to operate as a power amplifier. Considering the amplifier 25 side, its output includes distortion components reduced to some extent by negative feedback, but after passing through the feedback circuit 26,
The distortion component is β1 times. This feedback circuit 2
The output of 6 is input to the combiner 23. In the synthesizer 23, signal components are largely removed and a distortion component with an opposite phase is output, which is sent to the synthesizer 32.
is input. Therefore, this distortion component is transmitted to the amplifier 3.
5 to the final stage synthesizer 27,
At this time, they cancel each other out together with their own distortion from the amplifier 25 side. Distortion generated on the amplifier 35 side is also canceled out.

上記のシステムにおいて、合成器33の出力か
ら合成器22に入力される信号をx、合成器23
の出力から合成器32に入力される信号をyとす
ると、系全体の出力(合成器27の出力)は、 A1/1+β1A1(S+x)+A2/1+β2A2(S+y) ……(1) x=S+y−β2A2/1+β2A2(S+y) =1/1+β2A2(S+y) ……(2) y=S+x−β1A1/1+β1A1(S+y) =1/1+β1A1(S+x) ……(3) (2)(3)式よりx、yを求めると、 x=2+β1A1/(1+β1A1)(1+β2A2)−1
S y=2+β2A2/(1+β1A1)(1+β2A2)−1
S となる。これらを(1)式に代入すると、系全体の出
力は、 2(A1+A2)+(β1+β2)A1A2/β1A1+β2A2+β
1β2A1A2S となる。ここでβ1=β2=βと置くと、系全体の出
力は 2(A1+A2)+2βA1A2/β(A1+A2)+β2A1A2
=2/βS 即ち、β1とβ2が等しければ系の出力は、他のパ
ラメータに影響されずに、一意的に決まる。増幅
器25,35の利得A1、A2が変化しても出力は
一定で、これらの増幅器の歪は完全に除去され
る。
In the above system, the signal input to the combiner 22 from the output of the combiner 33 is x,
If the signal input to the synthesizer 32 from the output of is y, the output of the entire system (output of the synthesizer 27) is A 1 /1+β 1 A 1 (S+x)+A 2 /1+β 2 A 2 (S+y)... ...(1) x=S+y-β 2 A 2 /1+β 2 A 2 (S+y) = 1/1+β 2 A 2 (S+y) ...(2) y=S+x-β 1 A 1 /1+β 1 A 1 (S+y ) = 1/1 + β 1 A 1 (S + x) ... (3) Calculating x and y from equations (2) and (3), x = 2 + β 1 A 1 / (1 + β 1 A 1 ) (1 + β 2 A 2 ) -1
Sy=2+ β2A2 /(1+ β1A1 )(1 + β2A2 ) −1
It becomes S. Substituting these into equation (1), the output of the entire system is 2(A 1 +A 2 )+(β 12 )A 1 A 21 A 12 A 2
1 β 2 A 1 A 2 S. Here, if we set β 1 = β 2 = β, the output of the entire system is 2 (A 1 + A 2 ) + 2 βA 1 A 2 / β (A 1 + A 2 ) + β 2 A 1 A 2 S
=2/βS That is, if β 1 and β 2 are equal, the output of the system is uniquely determined without being influenced by other parameters. Even if the gains A 1 and A 2 of the amplifiers 25 and 35 change, the output remains constant, and the distortion of these amplifiers is completely eliminated.

上記の第5図の回路を更に具体化した例を第6
図に示す。第5図の回路と同一部分に相当すると
ころは同じ符号を付して説明する。この回路にお
いて、帰還回路26は抵抗R11、R12により構成
され、帰還回路36は抵抗R13、R14により構成
されている。また合成器23は、差動増幅器4
1,42と抵抗R17〜R20により構成され、合成
器33は差動増幅器43,44と抵抗R23〜R26
等により構成されている。さらに合成器24,3
4は、増幅器25,35として差動増幅器を用
い、その反転入力端子に帰還信号を入力すること
によつてその合成機能が達成されている。
A more specific example of the circuit shown in Fig. 5 above is shown in Fig. 6.
As shown in the figure. Components corresponding to the same parts as those in the circuit of FIG. 5 will be described with the same reference numerals. In this circuit, the feedback circuit 26 is composed of resistors R 11 and R 12 , and the feedback circuit 36 is composed of resistors R 13 and R 14 . Further, the synthesizer 23 includes a differential amplifier 4
1, 42 and resistors R 17 to R 20 , and the synthesizer 33 consists of differential amplifiers 43 and 44 and resistors R 23 to R 26
It is composed of etc. Furthermore, combiners 24, 3
4 uses differential amplifiers as the amplifiers 25 and 35, and achieves the synthesis function by inputting a feedback signal to their inverting input terminals.

増幅器25側の帰還増幅率はβ1=R11/R11+R12、 また増幅器35側の帰還増幅率はβ2=R13/R13+R14 である。歪を無くすためには、β1=β2即ち、
R11/R11+R12=R13/R13+R14の条件が必要である。Q1 は、インピーダンス変換のためにソースフオロア
を構成するFETであり、抵抗R15、R16とともに、
出力インピーダンスを低くし、電圧降下を防いで
いる。ソースフオロアの代りにエミツタフオロア
を用いてもよい。差動増幅器41,42側につい
て説明するに、今、抵抗R17=R18=R19=R20
すると、差動増幅器42の正の入力端子に入力し
た信号は、その振幅が2倍となり、位相は反転し
て差動増幅器41の出力にあらわれる。一方差動
増幅器41の正の入力端子に入力した信号は、振
幅は2倍となり、位相はそのままでこの差動増幅
器41の出力にあらわれる。即ち、この差動増幅
器41,42は利得が2倍の差動増幅を行う。そ
こで、抵抗R21とR22の値を等しくすれば、この
差動増幅した出力はソースフオロアからの出力と
1/2ずつ足し算される。抵抗値等の誤差により利
得が両差動増幅器41,42間で合わなければ、
第4図で示したような可変抵抗を用いてもよい。
差動増幅器43,44側においても同様な動作が
得られる。電力増幅器25,35の出力には保護
回路P1、P2を設け安全が図られる。抵抗R20
R30は系全体の出力インピーダンスを下げるため
の低い値(例えば0.5Ω)が用いられる。このシ
ステムの場合、抵抗による合成器が片側に2箇所
あるので電圧増幅率は2/β×1/2×1/2=1/2
βとな る。
The feedback amplification factor on the amplifier 25 side is β 1 =R 11 /R 11 +R 12 and the feedback amplification factor on the amplifier 35 side is β 2 =R 13 /R 13 +R 14 . In order to eliminate distortion, β 1 = β 2 , that is,
The following conditions are required: R 11 /R 11 +R 12 =R 13 /R 13 +R 14 . Q 1 is a FET that constitutes a source follower for impedance conversion, and together with resistors R 15 and R 16 ,
Low output impedance prevents voltage drop. An emitter follower may be used instead of a source follower. To explain the differential amplifiers 41 and 42 side, if we now set the resistances R 17 = R 18 = R 19 = R 20 , the amplitude of the signal input to the positive input terminal of the differential amplifier 42 will be doubled. , the phase is inverted and appears at the output of the differential amplifier 41. On the other hand, the signal input to the positive input terminal of the differential amplifier 41 has twice the amplitude and appears at the output of the differential amplifier 41 with the phase unchanged. That is, the differential amplifiers 41 and 42 perform differential amplification with twice the gain. Therefore, if the values of resistors R 21 and R 22 are made equal, this differentially amplified output is added to the output from the source follower by 1/2. If the gains do not match between the differential amplifiers 41 and 42 due to errors in resistance values, etc.
A variable resistor as shown in FIG. 4 may also be used.
A similar operation can be obtained on the differential amplifiers 43 and 44 side. Protection circuits P 1 and P 2 are provided at the outputs of the power amplifiers 25 and 35 to ensure safety. Resistance R 20 ,
A low value (for example, 0.5Ω) is used for R 30 to lower the output impedance of the entire system. In this system, there are two resistor combiners on one side, so the voltage amplification factor is 2/β x 1/2 x 1/2 = 1/2
Becomes β.

第7図は本発明をBTL接続に応用した例であ
り、動作原理は第5図に示した回路と似ているの
で、対応する部分には同じ符号を付して説明す
る。即ち、このシステムは、入力端子20と合成
器32間に位相反転回路45を設けたものであ
る。入力信号S、増幅器25の出力をV1増幅器
35の出力をV2、負荷46に印加される電圧を
V0とし、合成器33から22に入力される信号
をx、合成器23から32に入力される信号をy
とし、このシステムの増幅特性を式で示すと、 V0=V1−V2=β1A1/1+β1A1(S+x) −A2/1+β2A2(−S+y) ……() x=−(−S+y)+β2A2/1+β2A2(−S+x) ……() y=−(S+x)+β1A1/1+β1A1(S+x) ……() ()()より、x、yを解くと、 x=2+β1A1/(1+β1A1)(1+β2A2)−1
S y=2+β2A2/(1+β1A1)(1+β2A2)−1
S これらを()に代入してV0を求めると V0=2(A1+A2)+(β1+β2)A1A2/β1A1+β2A2
+β1β2A1A2S これは第5図で説明した回路の場合と同様であ
り、β1=β2=βとすればV0=2/βSとなる。この システムを更に具体化した回路例を第8図に示
す。この回路は、第6図に示した回路構成と基本
的には対応するので、対応する部分には同じ符号
を付して説明する。即ち、位相反転回路45は、
FETQ2、Q3、抵抗R31、R32、R33等により構成
されている。なおC0、C1は結合コンデンサであ
る。この位相反転回路45は、抵抗R31=R32
してFETQ2の利得を−1としている。また負荷
46としてはスピーカが接続されている。合成器
23,33を構成する差動増幅器は、第6図の回
路と同じであり、利得は2である。信号合成用の
抵抗R21、R22、R27、R28はすべて値が等しく、
各々の入力信号を1/2ずつ足し算する。増幅器2
5,35の帰還率を R11/R11+R12=R13/R13+R14=βとすると、このシ ステムの電圧増幅率は2/β×1/2=1/βとなる。
FIG. 7 shows an example in which the present invention is applied to a BTL connection, and since the operating principle is similar to the circuit shown in FIG. 5, corresponding parts will be described with the same reference numerals. That is, in this system, a phase inversion circuit 45 is provided between the input terminal 20 and the synthesizer 32. Input signal S, output of amplifier 25 is V 1 output of amplifier 35 is V 2 , voltage applied to load 46 is
V 0 , the signal input from the combiner 33 to 22 is x, and the signal input from the combiner 23 to 32 is y.
The amplification characteristics of this system are expressed as follows: V 0 =V 1 −V 21 A 1 /1+β 1 A 1 (S+x) −A 2 /1+β 2 A 2 (−S+y) ……() x=-(-S+y)+β 2 A 2 /1+β 2 A 2 (-S+x) ...() y=-(S+x)+β 1 A 1 /1+β 1 A 1 (S+x) ...() ()() Therefore, solving for x and y, x=2+β 1 A 1 /(1+β 1 A 1 )(1+β 2 A 2 )−1
Sy=2+ β2A2 /(1+ β1A1 )( 1 + β2A2 ) −1
S Substitute these into () to find V 0 : V 0 = 2 (A 1 + A 2 ) + (β 1 + β 2 ) A 1 A 2 / β 1 A 1 + β 2 A 2
1 β 2 A 1 A 2 S This is similar to the case of the circuit explained in FIG. 5, and if β 12 =β, then V 0 =2/βS. FIG. 8 shows an example of a circuit that further embodies this system. This circuit basically corresponds to the circuit configuration shown in FIG. 6, so corresponding parts will be described with the same reference numerals. That is, the phase inversion circuit 45 is
It is composed of FETQ 2 , Q 3 , resistors R 31 , R 32 , R 33 and the like. Note that C 0 and C 1 are coupling capacitors. This phase inversion circuit 45 sets the gain of FETQ 2 to -1 with the resistance R 31 =R 32 . Further, a speaker is connected as the load 46. The differential amplifiers constituting the combiners 23 and 33 are the same as the circuit shown in FIG. 6, and have a gain of 2. Resistors R 21 , R 22 , R 27 , and R 28 for signal synthesis all have the same value,
Add 1/2 of each input signal. amplifier 2
If the feedback factor of 5,35 is R 11 /R 11 +R 12 =R 13 /R 13 +R 14 =β, then the voltage amplification factor of this system is 2/β×1/2=1/β.

上記したようにこの発明によると、多用すると
安定性や動特性に問題があるとされているフイー
ドバツク法に全面的に依存することなく、フイー
ドフオワード法とフイードバツク法との混成によ
つて、出力歪成分を大幅に低減することができ、
またフイードフオワード法を用いた電力増幅器の
後段の合成部では、電力損失とか出力インピーダ
ンスの増加を伴うことなしに適用することができ
る増幅装置を提供できる。
As described above, according to the present invention, by combining the feedback method and the feedback method without relying completely on the feedback method, which is said to have problems with stability and dynamic characteristics if used extensively, Output distortion components can be significantly reduced,
Further, in the synthesis section at the latter stage of the power amplifier using the feed-forward method, it is possible to provide an amplifier device that can be applied without causing power loss or increasing output impedance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図は従来の増幅装置の基本的構成
図、第3図、第4図はこの発明の一実施例におけ
る基本的な構成図及びその具体的回路図、第5
図、第6図はこの発明の他の実施例による基本構
成図及び具体的回路図、第7図、第8図はこの発
明の応用例を示す基本構成図及びその具体的回路
である。 12……増幅器、13……帰還回路、14……
差動増幅器、15……合成器、22,23,2
4,32,33,34……合成器、25,35…
…増幅器、26,36……帰還回路。
1 and 2 are basic configuration diagrams of a conventional amplifier device, FIGS. 3 and 4 are basic configuration diagrams and specific circuit diagrams of an embodiment of the present invention, and FIG.
6 are basic configuration diagrams and specific circuit diagrams of other embodiments of the present invention, and FIGS. 7 and 8 are basic configuration diagrams and specific circuit diagrams showing applied examples of the present invention. 12...Amplifier, 13...Feedback circuit, 14...
Differential amplifier, 15...Synthesizer, 22, 23, 2
4, 32, 33, 34... combiner, 25, 35...
...Amplifier, 26, 36...Feedback circuit.

Claims (1)

【特許請求の範囲】 1 略帰還率の等しい負帰還回路をそれぞれ備え
た第1、第2の増幅器と、第1、第2の増幅器の
入力端に同相または逆相の同一信号を供給する信
号供給手段と、第1の増幅器の入力信号とこの増
幅器の入力側に帰還される歪成分を含む信号とを
比較することによつてこの歪成分を抽出する第1
の比較手段と、第2の増幅器の入力信号とこの増
幅器の入力側に帰還される歪成分を含む信号とを
比較することによつてこの歪成分を抽出する第2
の比較手段と、第1の比較手段の出力を第2の増
幅器に入力し、第2の比較手段の出力を第1の増
幅器に入力する手段と、第1、第2の増幅器の出
力を負荷に供給することにより歪成分を打ち消す
歪打消し手段とを具備したことを特徴とする増幅
装置。 2 信号供給手段は、第1、第2の増幅器の入力
端に同相の同一信号を供給し、歪打消し手段は、
第1、第2の増幅器の出力を合成して負荷に供給
するよう構成されていることを特徴とする特許請
求の範囲第1項記載の増幅装置。 3 信号供給手段は、第1、第2の増幅器の入力
端に逆相の同一信号を供給し、歪打消し手段は、
第1、第2の増幅器の出力を負荷の両端にそれぞ
れ供給するよう構成されていることを特徴とする
特許請求の範囲第1項記載の増幅装置。
[Claims] 1. First and second amplifiers each equipped with negative feedback circuits having substantially equal feedback rates, and a signal that supplies the same signal in phase or in reverse phase to the input terminals of the first and second amplifiers. a first supply means for extracting the distortion component by comparing the input signal of the first amplifier with the signal containing the distortion component fed back to the input side of the amplifier;
and a second comparing means for extracting the distortion component by comparing the input signal of the second amplifier and the signal containing the distortion component fed back to the input side of the amplifier.
means for inputting the output of the first comparing means to a second amplifier, means for inputting the output of the second comparing means to the first amplifier, and a means for inputting the output of the first comparing means to the first amplifier; 1. An amplifier comprising: distortion canceling means for canceling distortion components by supplying the distortion components to the amplifier. 2. The signal supply means supplies the same in-phase signal to the input terminals of the first and second amplifiers, and the distortion cancellation means:
2. The amplifying device according to claim 1, wherein the amplifying device is configured to combine the outputs of the first and second amplifiers and supply the combined output to a load. 3. The signal supply means supplies the same signal of opposite phase to the input terminals of the first and second amplifiers, and the distortion cancellation means:
2. The amplifier device according to claim 1, wherein the amplifier device is configured to supply the outputs of the first and second amplifiers to both ends of the load, respectively.
JP56138817A 1981-09-03 1981-09-03 Amplifying device Granted JPS5840908A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56138817A JPS5840908A (en) 1981-09-03 1981-09-03 Amplifying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56138817A JPS5840908A (en) 1981-09-03 1981-09-03 Amplifying device

Publications (2)

Publication Number Publication Date
JPS5840908A JPS5840908A (en) 1983-03-10
JPH046129B2 true JPH046129B2 (en) 1992-02-04

Family

ID=15230923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56138817A Granted JPS5840908A (en) 1981-09-03 1981-09-03 Amplifying device

Country Status (1)

Country Link
JP (1) JPS5840908A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6310045B1 (en) * 2016-12-09 2018-04-11 アキュフェーズ株式会社 Amplifier circuit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061826U (en) * 1983-10-03 1985-04-30 株式会社ケンウッド limiting amplifier circuit
JPH05191178A (en) * 1992-01-16 1993-07-30 Japan Radio Co Ltd Power amplifier
JP4786021B2 (en) 2000-09-05 2011-10-05 三菱電機株式会社 High frequency amplifier, feed forward amplifier and distortion compensation amplifier
JP2008300907A (en) * 2007-05-29 2008-12-11 Kenwood Corp Amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533518B2 (en) * 1976-01-20 1980-09-01
JPS5738009A (en) * 1980-08-18 1982-03-02 Nippon Columbia Co Ltd Amplifying circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533518U (en) * 1978-08-23 1980-03-04
JPS5572318U (en) * 1978-11-10 1980-05-19

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533518B2 (en) * 1976-01-20 1980-09-01
JPS5738009A (en) * 1980-08-18 1982-03-02 Nippon Columbia Co Ltd Amplifying circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6310045B1 (en) * 2016-12-09 2018-04-11 アキュフェーズ株式会社 Amplifier circuit

Also Published As

Publication number Publication date
JPS5840908A (en) 1983-03-10

Similar Documents

Publication Publication Date Title
US4458210A (en) Distortion compensated cross-coupled differential amplifier circuit
JPH0354387B2 (en)
US4321552A (en) Amplifier comprising a first and a second amplifier element
KR950005172B1 (en) Three-terminal op amplifier
WO2000070755A1 (en) Signal amplifier and balanced input/output differential amplifier
JPH046129B2 (en)
US4467288A (en) Distortion-free complemented error feedback amplifier and method
JPH0552084B2 (en)
US5903189A (en) High gain low distortion bridge amplifier with feedback
JPS63185107A (en) Voltage control type current source
US4480229A (en) Amplifier arrangement with parallel-operated amplifier sections
JPH02277304A (en) Method of eliminating same-phase voltage in differemial amplifier and differntial amplifer
US5146176A (en) Amplifier circuit with input error compensation
US5557239A (en) Direct current offset compensating circuit of an audio system
GB2439983A (en) Frequency compensation for an audio power amplifier
JPS61238111A (en) Amplifier
US11689166B2 (en) Circuitry for reducing distortion over a wide frequency range
US4178555A (en) Method of reducing distortion in electronic networks
US5374898A (en) Complementary gain control circuit
US6734737B2 (en) Output distortion correction amplifier system
US3619800A (en) Phase-shifting network for single-sideband modulation
JPS6340904Y2 (en)
JPH05191157A (en) Balanced input type audio amplifying circuit
JPH0124363B2 (en)
JPS6336744Y2 (en)