JP6310045B1 - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP6310045B1 JP6310045B1 JP2016239343A JP2016239343A JP6310045B1 JP 6310045 B1 JP6310045 B1 JP 6310045B1 JP 2016239343 A JP2016239343 A JP 2016239343A JP 2016239343 A JP2016239343 A JP 2016239343A JP 6310045 B1 JP6310045 B1 JP 6310045B1
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- sub
- output
- circuit
- main amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims abstract description 29
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 29
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000009467 reduction Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】歪性能を向上させた増幅回路を提供する。【解決手段】増幅する信号Ｓを入力する主増幅器反転入力端子１２ａと、接地に接続した主増幅器非反転入力端子１２ｂ、および増幅された信号を出力する主増幅器増幅出力端子１２ｃを有し、前記主増幅器増幅出力端子１２ｃの信号を前記主増幅器非反転入力端子１２ｂにフィードバックする主増幅器帰還回路１２１を有する主増幅器１２と、主増幅器１２の主増幅器反転入力端子１２ａと主増幅器非反転入力端子１２ｂに現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器１４と、主増幅器１２の主増幅器増幅出力端子１２ｃに接続されて、当該主増幅器１２の主増幅器増幅出力から前記副増幅器１４の副増幅器増幅出力を減算する出力合成回路１５を具備し、合成回路１５の出力を回路の出力とした。【選択図】図１An amplifier circuit with improved distortion performance is provided. A main amplifier inverting input terminal 12a for inputting a signal S to be amplified, a main amplifier non-inverting input terminal 12b connected to the ground, and a main amplifier amplification output terminal 12c for outputting an amplified signal, A main amplifier 12 having a main amplifier feedback circuit 121 that feeds back a signal at the main amplifier amplification output terminal 12c to the main amplifier non-inverting input terminal 12b, a main amplifier inverting input terminal 12a, and a main amplifier non-inverting input terminal 12b Is connected to the main amplifier amplification output terminal 12c of the main amplifier 12, and the sub amplifier is connected to the sub amplifier from the main amplifier amplification output of the main amplifier 12. An output synthesis circuit 15 for subtracting 14 sub-amplifier amplification outputs is provided, and the output of the synthesis circuit 15 is used as the circuit output. [Selection] Figure 1
Description
本発明は、増幅回路に係り、特にフィードフォワードを用いた反転増幅回路の出力における歪成分等を低減した増幅回路に関する。 The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit that reduces distortion components and the like in the output of an inverting amplifier circuit using feedforward.
オーディオ機器や測定器などの増幅回路の出力に残留する歪成分は、当該オーディオ機器や測定器などの商品価値を著しく低下させる。この種の増幅回路には、演算増幅器（オペアンプ）を用いるのが一般的である。演算増幅器はＦＥＴなどの増幅素子を含む複数素子で構成され、これら素子が有する非直線性が増幅出力に歪成分として現れる。この歪成分を減少させるため、従来から所謂、フィードフォワードやフィードバックなどの利得制御が行われている。この種の従来技術を開示したものとしては、例えば、特許文献１を挙げることができる。 Distortion components remaining in the output of an amplifier circuit such as an audio device or measuring instrument significantly reduce the commercial value of the audio device or measuring instrument. An operational amplifier (op-amp) is generally used for this type of amplifier circuit. The operational amplifier is composed of a plurality of elements including an amplifying element such as an FET, and the non-linearity of these elements appears as a distortion component in the amplified output. In order to reduce this distortion component, so-called gain control such as feedforward and feedback is conventionally performed. For example, Patent Document 1 can be cited as a disclosure of this type of prior art.
図６は、従来のフィードフォワードを用いたオーディオ信号増幅回路の基本構成例を説明する回路図で、特許文献１に開示された回路である。図６において、信号入力端子１０の入力信号Ｓは、入力側合成回路１１の一方の入力端子（第１入力端子）と差動増幅器１４の一方の入力に接続される。入力側合成回路１１の出力は増幅器（主増幅器）１２の第１入力端子に入力され、増幅されて出力側合成器１５の一方の入力となる。また、主増幅器１２の出力は帰還率β1の帰還回路１３を経由して入力側合成回路１１の一方の入力に印加されると共に、差動増幅回路１４の他方の入力に接続される。そして、差動増幅回路１４の出力は出力側合成器１５の他方の入力に接続される。
FIG. 6 is a circuit diagram illustrating a basic configuration example of an audio signal amplifier circuit using a conventional feedforward, and is a circuit disclosed in Patent Document 1. In FIG. In FIG. 6, the input signal S of the
以下、図６に示した従来技術における歪成分の低減メカニズムについて説明する。主増幅器１２は利得（裸利得）Ａ1で、その出力に歪成分Ｎを含む。帰還回路１３によって帰還率β1のフィードバックがかけられている。これにより、主増幅器１２の歪は、略々［Ｎ／（１＋β1・Ａ1）］となる。帰還率β1の帰還回路１３を経由して戻った信号には出力のβ1倍の歪が含まれているので、差動増幅回路１４で入力信号と帰還信号の差をとり、逆相の歪成分を増幅し、出力側合成器１５で主増幅器１２の出力と加算することで歪成分を打ち消している。
Hereinafter, a mechanism for reducing the distortion component in the prior art shown in FIG. 6 will be described. The
差動増幅回路１４の利得をＡ2とし、出力側合成器１５の出力における歪レベルは、
［Ｎ／（１＋β1・Ａ1）］−β1［Ｎ／（１＋β1・Ａ1）］・Ａ2
＝（１−β1・Ａ2）・［Ｎ／（１＋β1・Ａ1）］
となって、Ａ2≒１／β1のときに歪は大幅に低減する。
The gain of the
[N / (1 + β 1 · A 1 )] − β 1 [N / (1 + β 1 · A 1 )] · A 2
= (1-β 1 · A 2 ) · [N / (1 + β 1 · A 1 )]
Thus, the distortion is greatly reduced when A 2 ≈1 / β 1 .
一方、入力信号をＳとしたとき、
主増幅器１２の出力＝Ａ1／（１＋β1・Ａ1）・Ｓ
帰還回路１３の出力＝［β1・Ａ1／（１＋β1・Ａ1）］・Ｓ
差動増幅回路１４の出力＝｛Ｓ−β1・［Ａ1／（１＋β1・Ａ1）］・Ｓ｝・Ａ2＝［Ａ2／（１＋β1・Ａ1）］・Ｓ
であり、
出力側合成器１５の出力＝｛［Ａ1／（１＋β1・Ａ1）］・Ｓ｝＋｛［Ａ2／（１＋β1・Ａ1）］・Ｓ｝＝［（Ａ1＋Ａ2）／（１＋β1・Ａ1）］・Ｓ
となる。
On the other hand, when the input signal is S,
Output of
Output of
Output of differential amplifier circuit = {S−β 1 · [A 1 / (1 + β 1 · A 1 )] · S} · A 2 = [A 2 / (1 + β 1 · A 1 )] · S
And
Output of
It becomes.
図７は、図６に示したオーディオ増幅回路の具体例を説明する回路図である。図７中、図６と同じ参照符号は同一機能部分を示し、１７は第１の副増幅器、１８は第２の副増幅器で、これら第１の副増幅器１７、第２の副増幅器１８および抵抗Ｒ３乃至Ｒ６、可変抵抗Ｒ７で差動増幅回路１４を構成している。主増幅器１２の非反転入力には信号入力端子１０に印加される外部からの入力信号（オーディオ信号等）が印加される。そして、反転入力端子には帰還回路１３を経由した負帰還信号が印加される。
FIG. 7 is a circuit diagram illustrating a specific example of the audio amplifier circuit shown in FIG. In FIG. 7, the same reference numerals as those in FIG. 6 denote the same functional parts, 17 is a first sub-amplifier, 18 is a second sub-amplifier, and these
非反転増幅器である主増幅器１２の入力信号電圧と出力信号電圧との電位差を取り出すために差動増幅回路１４（比較器）が設けられている。ここで、差動増幅回路１４を構成する第１の副増幅器１７、第２の副増幅器１８には、主増幅器１２よりも低歪の増幅器を用いなければ歪の低減効果が得られない。第１の副増幅器１７の入力は主増幅器１２の出力電圧にその帰還率を掛け合わせた電圧である。一方、差動増幅回路１４の増幅率はその帰還率の逆数に設定する必要がある。従って、第１の副増幅器１７、第２の副増幅器１８の歪が出力端子１６に現れる。
A differential amplifier circuit 14 (comparator) is provided in order to extract the potential difference between the input signal voltage and the output signal voltage of the
上記したように、この種の従来技術の増幅回路では、以下に列挙するような課題を有している。すなわち、
（１）主増幅器の入力端子間電位差の取り出しに差動増幅回路１４（比較器）が必要であり、第１の副増幅器１７、第２の副増幅器１８として主増幅器１２よりも低歪の増幅器を用いる必要がある。
（２）従来の回路構成では歪の置き換えをしていることに過ぎず、歪性能の改善限界は個々の増幅器の持つ歪性能と同等であり、これを超える歪性能の改善は得られない。
（３）また、当該回路構成では、差動増幅器１４を構成する第１の副増幅器１７と第２の副増幅器１８の二基分のノイズが足し込まれるため、ノイズ低減の点において不利である。
（４）さらに、差動増幅回路として二基の増幅器（第１の副増幅器１７、第２の副増幅器１８）を追加する必要があり、実装基板の面積とフットプリントの増加をもたらし、製造コストが増す。
As described above, this type of prior art amplifier circuit has the following problems. That is,
(1) The differential amplifier circuit 14 (comparator) is required to extract the potential difference between the input terminals of the main amplifier, and the
(2) The conventional circuit configuration merely replaces the distortion, and the distortion performance improvement limit is equivalent to the distortion performance of each amplifier, and the distortion performance improvement beyond this cannot be obtained.
(3) In addition, the circuit configuration is disadvantageous in terms of noise reduction because noise for two units of the
(4) Furthermore, it is necessary to add two amplifiers (
本発明の目的は、前記従来技術が持つ諸課題を解決して歪性能を向上させた増幅回路を提供することにある。 An object of the present invention is to provide an amplifier circuit that solves the problems of the prior art and has improved distortion performance.
上記目的を達成するため、本発明は、主増幅器として用いる反転増幅器の非反転入力端子を接地して使用する。すなわち、反転増幅器の入力端子と出力端子の間の差分信号は反転入力端子に現れる信号そのものであることから、前記した従来の回路構成における比較器１４を不要とし、追加する副増幅器をフィードフォワード用の一基のみで構成した。本発明の代表的な構成を記述すれば、以下のようになる。なお、構成の説明を明確にするため、後述する実施例の図面に付した参照符号を参考として併記する。
In order to achieve the above object, the present invention uses the non-inverting input terminal of the inverting amplifier used as the main amplifier with grounding. That is, since the difference signal between the input terminal and the output terminal of the inverting amplifier is a signal itself appearing at the inverting input terminal, the
（一）主増幅器の増幅出力における信号歪と雑音を低減して高品質の増幅信号を得るための増幅回路であって、
増幅する信号（Ｓ）を入力する主増幅器反転入力端子（１２ａ）と、前記増幅回路の共通電位に接続した主増幅器非反転入力端子（１２ｂ）、および増幅された信号を出力する主増幅器増幅出力端子（１２ｃ）を有し、前記主増幅器増幅出力端子（１２ｃ）の信号を前記主増幅器反転入力端子（１２ａ）にフィードバックする主増幅器帰還回路（１２１）を有する主増幅器（１２）と、
前記主増幅器（１２）の主増幅器反転入力端子（１２ａ）と前記主増幅器非反転入力端子（１２ｂ）に現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器（１４）と、
前記主増幅器（１２）の主増幅器増幅出力端子（１２ｃ）に接続されて、当該主増幅器（１２）の主増幅器増幅出力から前記副増幅器（１４）の副増幅器増幅出力を減算する出力合成回路（１５）を具備し、
前記合成回路（１５）の出力を回路の出力としたことを特徴とする。
(1) An amplifier circuit for obtaining a high-quality amplified signal by reducing signal distortion and noise in the amplified output of the main amplifier,
Main amplifier inverting input terminal (12a) for inputting the signal (S) to be amplified, main amplifier non-inverting input terminal (12b) connected to the common potential of the amplifier circuit, and main amplifier amplified output for outputting the amplified signal A main amplifier (12) having a main amplifier feedback circuit (121) having a terminal (12c) and feeding back the signal of the main amplifier amplification output terminal (12c) to the main amplifier inverting input terminal (12a);
A sub-amplifier (14) for amplifying a difference between a potential appearing at the main amplifier inverting input terminal (12a) of the main amplifier (12) and the main amplifier non-inverting input terminal (12b) and outputting it as a sub-amplifier amplified output;
An output synthesizing circuit connected to the main amplifier amplification output terminal (12c) of the main amplifier (12) and subtracting the sub amplifier amplification output of the sub amplifier (14) from the main amplifier amplification output of the main amplifier (12). 15)
The output of the synthesis circuit (15) is the output of the circuit.
（二）前記副増幅器（１４）は、副増幅器反転入力端子（１４ａ）と副増幅器非反転入力端子（１４ｂ）および副増幅器増幅出力端子（１４ｃ）を有し、
前記副増幅器増幅出力端子（１４ｃ）を前記副増幅器反転入力端子（１４ａ）にフィードバックする副増幅器帰還回路（１４１）を有し、
前記副増幅器反転入力端子（１４ａ）を抵抗を介して前記増幅回路の共通電位に接続してなり、
前記主増幅器（１２）の前記主増幅器反転入力端子（１２ａ）に入力する前記主増幅器帰還回路（１２１）の帰還信号を前記副増幅器非反転入力端子（１４ｂ）に接続してなることを特徴とする。
(2) The sub-amplifier (14) has a sub-amplifier inverting input terminal (14a), a sub-amplifier non-inverting input terminal (14b), and a sub-amplifier amplification output terminal (14c).
A sub-amplifier feedback circuit (141) for feeding back the sub-amplifier amplification output terminal (14c) to the sub-amplifier inverting input terminal (14a);
The sub-amplifier inverting input terminal (14a) is connected to a common potential of the amplifier circuit through a resistor,
A feedback signal of the main amplifier feedback circuit (121) input to the main amplifier inverting input terminal (12a) of the main amplifier (12) is connected to the sub-amplifier non-inverting input terminal (14b). To do.
本発明は上記の構成及び後述する実施の形態に記載した構成に限定されるものではなく、本発明の技術思想の範囲内種々の変更が可能であることは言うまでもない。 The present invention is not limited to the above-described configuration and the configuration described in the embodiments described later, and it goes without saying that various modifications can be made within the scope of the technical idea of the present invention.
本発明によれば、増幅回路の共通電位を基準として主増幅器反転入力端子と非反転入力端子の差分を取り出す構成としたことで、従来の比較器が不要となる。すなわち、副増幅器の歪率が主増幅器のそれよりも低歪である必要がなく、採用する増幅器（オペアンプ）の歪特性に特別な配慮をする必要がないため、全体として低コスト化を図ることができる。 According to the present invention, since the difference between the main amplifier inverting input terminal and the non-inverting input terminal is extracted with the common potential of the amplifier circuit as a reference, the conventional comparator becomes unnecessary. In other words, the distortion factor of the sub-amplifier does not need to be lower than that of the main amplifier, and there is no need to pay special attention to the distortion characteristics of the amplifier (op-amp) to be used. Can do.
本発明に係る増幅回路では、その副増幅器に入力される電圧は主増幅器の歪やノイズなどの誤差信号のみであり、副増幅器の歪が影響を及ぼすのはこれらの誤差要因に対してである。主増幅器の歪は出力に比較して小さいが、副増幅器による歪の影響も又小さいため、結果として歪は極小化されて全体に与える影響は小さい。 In the amplifier circuit according to the present invention, the voltage input to the sub-amplifier is only an error signal such as distortion and noise of the main amplifier, and the distortion of the sub-amplifier is influenced by these error factors. . Although the distortion of the main amplifier is small compared to the output, the influence of the distortion caused by the sub-amplifier is also small. As a result, the distortion is minimized and the influence on the whole is small.
従来の技術では、個々の増幅器の歪性能を超える歪性能を得ることはできなかったが、本発明に係る回路構成によれば、個々の増幅器の歪性能を超える歪性能を得ることが可能である。 In the prior art, the distortion performance exceeding the distortion performance of each amplifier could not be obtained. However, according to the circuit configuration of the present invention, it is possible to obtain the distortion performance exceeding the distortion performance of each amplifier. is there.
そして、主増幅器のノイズは、副増幅器から出力され、減算器により逆相で足し込まれるノイズにより打ち消される為、出力信号に現れるノイズは副増幅器一基分のノイズのみである。さらに、前記したように、増幅器が一基で足りる回路構成であるため、基板の面積を低減でき、全体としてのコスト低減を図ることができる。 The noise of the main amplifier is output from the sub-amplifier and is canceled out by the noise added in the reverse phase by the subtracter. Therefore, the noise that appears in the output signal is only the noise for one sub-amplifier. Furthermore, as described above, since the circuit configuration requires only one amplifier, the area of the substrate can be reduced, and the overall cost can be reduced.
以下、本発明に係る増幅回路の実施の形態について、実施例の図面を参照して詳細に説明する。 Embodiments of an amplifier circuit according to the present invention will be described below in detail with reference to the drawings of the embodiments.
図１は、本発明に係る増幅回路の実施例１を説明する回路図である。図１において、この増幅回路は、増幅する信号Ｖｉ（Ｓ）を入力する主増幅器反転入力端子１２ａと、接地に接続した主増幅器非反転入力端子１２ｂ、および増幅された信号を出力する主増幅器増幅出力端子１２ｃを有する主増幅器１２を具備する。主増幅器１２は、その主増幅器出力端子１２ｃの信号を前記主増幅器反転入力端子１２ａにフィードバックする主増幅器帰還回路１２１を有する。なお、図１乃至図５における主増幅器帰還回路１２１は、図６および図７で説明した帰還率β1の帰還回路１３に対応する。
FIG. 1 is a circuit diagram illustrating Example 1 of an amplifier circuit according to the present invention. In FIG. 1, this amplifier circuit includes a main amplifier inverting
そして、主増幅器１２の主増幅器反転入力端子１２ａと主増幅器非反転入力端子１２ｂに現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器１４を備える。また、主増幅器１２の主増幅器増幅出力端子１２ｃに接続されて、当該主増幅器１２の主増幅器増幅出力から前記副増幅器１４の副増幅器増幅出力を減算する出力合成回路１５を具備し、合成回路１５の出力を増幅回路の出力としている。
A sub-amplifier 14 is provided that amplifies the difference between the potential appearing at the main amplifier inverting
図２は、図１に示した本発明に係る増幅回路の歪低減の機能と動作を詳細に説明するための回路図である。図１と同一符号は同一機能部分に対応する。図２において、参照符号２０で示した“Ｘ”は主増幅器１２で発生する歪成分を、参照符号２１で示した“Ｙ”は副増幅器１４で発生する歪成分をそれぞれ模式的に示したものである。
FIG. 2 is a circuit diagram for explaining in detail the function and operation of distortion reduction of the amplifier circuit according to the present invention shown in FIG. The same reference numerals as those in FIG. 1 correspond to the same functional parts. In FIG. 2, “X” indicated by
主増幅器１２は反転増幅器で、この増幅器が理想的な増幅器であるとすると、入力Ｖiに対するその出力Ｖ0は（１）式で表わされる。ただし、帰還率βは（２）式とする。
Ｖ0＝（１−β）Ｖｉ／β……（１）
β＝Ｒ1／（Ｒ1＋Ｒ2）……（２）
ただし、現実には主増幅器１２が理想的な特性を持たないため、出力に歪が発生する。この歪は理想的な出力Ｖoに対し“Ｘ”の割合で発生するものとして表わせるので、歪成分をＶo・Ｘと示すことができる。したがって、実際の出力は理想的な出力にＶo・Ｘを加算して（３）式で表される。
Ｖ0＋Ｖ0・Ｘ……（３）
Assuming that the
V 0 = (1−β) Vi / β (1)
β = R 1 / (R 1 + R 2 ) (2)
However, in reality, since the
V 0 + V 0 · X (3)
主増幅器１２の主増幅器反転入力端子の電圧Ｖ-は、帰還率βを用いて（４）式で表される。
Ｖ-＝（Ｖ0＋Ｖ0・Ｘ）・β＋（１−β）・Ｖi
＝−（１−β）・Ｖi＋Ｖo・Ｘ・β＋（１−β）・Ｖi
＝Ｖ0・Ｘ・β……（４）
The voltage V − at the main amplifier inverting input terminal of the
V − = (V 0 + V 0 · X) · β + (1−β) · Vi
=-(1-.beta.). Vi + Vo.X..beta. + (1-.beta.). Vi
＝ V 0・ X ・ β …… （4）
一方、副増幅器１４は非反転増幅器であり、その入力は主増幅器１２の主増幅器反転入力端子１２ａの電圧Ｖ-である。主増幅器１２と同様に、副増幅器１４を理想的な増幅器とした出力をＶEとし、このＶEに対して“Ｙ”の割合で歪が発生するものとすると、その出力は（５）式で表される。また、帰還率βEを（７）として、増幅器１４の出力は（６）式で表される。
ＶE＋ＶE・Ｙ……（５）
ＶE＝（１／βE）・Ｖ-……（６）
βE＝Ｒ3／（Ｒ3＋Ｒ4）……（７）
On the other hand, the sub-amplifier 14 is a non-inverting amplifier, and its input is the voltage V − of the main amplifier inverting
V E + V E · Y (5)
V E = (1 / β E ) · V - ...... (6)
β E = R 3 / (R 3 + R 4 ) (7)
βE＝βと設定し、（５）式に（６）式および（４）式を代入して纏めると、副増幅器１４の増幅出力は（８）式と求まる。回路全体の出力ＶSは主増幅器１２の増幅出力から副増幅器の増幅出力を差し引いたものであるから、（３）式から（８）式を減算して（９）式で表わされる。
ＶE＋ＶE・Ｙ＝Ｖ0・Ｘ＋Ｖ0・Ｘ・Ｙ……（８）
ＶS＝Ｖ0＋Ｖ0・Ｘ−（Ｖ0・Ｘ＋Ｖ0・Ｘ・Ｙ）
＝Ｖ0−Ｖ0・Ｘ・Ｙ……（９）
By setting β E = β and substituting (6) and (4) into (5), the amplified output of the sub-amplifier 14 is obtained as (8). Since the output V S of the entire circuit is obtained by subtracting the amplified output of the sub-amplifier from the amplified output of the
V E + V E · Y = V 0 · X + V 0 · X · Y (8)
V S = V 0 + V 0 · X− (V 0 · X + V 0 · X · Y)
= V 0 -V 0 · X · Y (9)
（９）式より、回路全体の出力（増幅回路の出力）ＶSについて、第一項は主増幅器１２の理想的な増幅出力を表している。第二項は出力の歪を示す。主増幅器１２の歪に対し、副増幅器ｌ４の歪の割合が掛け合わされている。通常、増幅器の出力に対する歪の割合は１を大きく下回る値であるから、主増幅器１２の歪と副増幅器１４の歪が掛け合わされることで、回路全体の出力ＶSに現れる歪は主増幅器１２のみの場合より大幅に低減される。歪の低減効果は副増幅器１４の歪の割合が１未満の時に現れる。これは十分容易に実現可能である。
From the equation (9), the first term represents the ideal amplified output of the
従来技術の増幅回路について上記と同様の機能と動作を前記図７８を参照して説明する。主増幅器１２の出力は、その理想的な出力Ｖ0に、当該理想的な出力に対しＸの割合で発生する歪“Ｘ”を加え、前記（３）式で示される。第１の副増幅器１７の入力信号はＶ-であり、これは主増幅器１２の帰還信号であるから、（１０）式で表わされる。
Ｖ-＝β（Ｖ0＋Ｖ0・Ｘ）……（１０） β＝Ｒ1／（Ｒ1＋Ｒ2）
The function and operation similar to the above in the conventional amplifier circuit will be described with reference to FIG. The output of the
V − = β (V 0 + V 0 · X) (10) β = R 1 / (R 1 + R 2 )
ここで、歪の打ち消し効果を最大とするには、特許文献１に記載され図７で説明したように比較器の増幅率を[１／β]に設定する必要がある。比較器として同相入力除去作用を最大としつつ[１／β]の増幅率とするために、非反転増幅器である第１の副増幅器１７の仕上がり利得を（１１）式、反転増幅器である第２の副増幅器１８の仕上がり利得を（１２）式とする。
１／（１−β）……（１１）
（１−β）／β……（１２）
Here, in order to maximize the distortion canceling effect, it is necessary to set the amplification factor of the comparator to [1 / β] as described in Patent Document 1 and described with reference to FIG. As a comparator, in order to obtain the amplification factor of [1 / β] while maximizing the common-mode input rejection, the finish gain of the
1 / (1-β) (11)
(1-β) / β (12)
第１の副増幅器１７の出力は、入力信号がＶ-、利得が（１１）式のとおりであり、加えて当該第１の副増幅器１７自身の出力に対しＹの割合で歪が発生するから、
Ｖ1＋Ｖ1・Ｙ＝[１／（１−β）]・Ｖ-＋[１／（１−β）]・Ｖ-・Ｙ
＝[β／（１−β）]・（Ｖ0＋Ｖ0・Ｘ）
＋[β・Ｙ／（１−β）]・（Ｖ0＋Ｖ0・Ｘ）……（１３）
である。
The output of the
V 1 + V 1 · Y = [1 / (1-β)] · V − + [1 / (1−β)] · V − · Y
= [Β / (1-β)] · (V 0 + V 0 · X)
+ [Β · Y / (1-β)] · (V 0 + V 0 · X) (13)
It is.
同様に、第２の副増幅器１８の出力は、非反転入力がＶiであることに注目して、歪の割合をＺとすると、
Ｖ2＋Ｖ2・Ｚ＝（１／β）・Ｖi−（１−β）／β［（Ｖ1＋Ｖ1・Ｙ）
＋（Ｖ1＋Ｖ1・Ｙ）・Ｚ］
＝Ｖ0−（１−β）／β｛［β／（１−β）]・（Ｖ0＋Ｖ0・Ｘ）
＋[β・Ｙ／（１−β）]・（Ｖ0＋Ｖ0・Ｘ）
＋[β・Ｚ／（１−β）]・（Ｖ0＋Ｖ0・Ｘ）
＋[β・Ｙ・Ｚ／（１−β）]・（Ｖ0＋Ｖ0・Ｘ）｝
＝Ｖ0−Ｖ0−Ｖ0・Ｘ−Ｖ0・Ｙ−Ｖ0・Ｚ−Ｖ0・Ｘ・Ｙ
−Ｖ0・Ｘ・Ｚ−Ｖ0・Ｙ・Ｚ−Ｖ0・Ｘ・Ｙ・Ｚ
……（１４）
である。
Similarly, when the output of the
V 2 + V 2 · Z = (1 / β) · Vi− (1−β) / β [(V 1 + V 1 · Y)
+ (V 1 + V 1 · Y) · Z]
= V 0 − (1−β) / β {[β / (1−β)] · (V 0 + V 0 · X)
+ [Β · Y / (1-β)] · (V 0 + V 0 · X)
+ [Β · Z / (1-β)] · (V 0 + V 0 · X)
+ [Β · Y · Z / (1−β)] · (V 0 + V 0 · X)}
= V 0 −V 0 −V 0・ X−V 0・ Y−V 0・ Z−V 0・ X ・ Y
-V 0・ X ・ Z-V 0・ Y ・ Z-V 0・ X ・ Y ・ Z
(14)
It is.
したがって、出力ＶSは（１５）式のとおりの、
ＶS＝Ｖ0−Ｖ0・Ｙ-Ｖ0・Ｚ−Ｖ0・Ｘ・Ｙ−Ｖ0・Ｘ・Ｚ
−Ｖ0・Ｙ・Ｚ−Ｖ0・Ｘ・Ｙ・Ｚ……（１５）
Therefore, the output V S is as shown in equation (15).
V S = V 0 −V 0・ Y−V 0・ Z−V 0・ X ・ Y−V 0・ X ・ Z
-V 0 · Y · Z-V 0 · X · Y · Z ...... (15)
上記（１５）式において、第一項が回路の理想的な出力である。第二項以降は歪を示している。特に問題となるのが第二項及び第三項であり、理想的な出力に対し第１の副増幅器１７の歪が直接掛け合わされている。即ち、出力ＶSには第１の副増幅器１７及び第２の副増幅器１８による歪がそのまま現れることを示している。つまり、第１の副増幅器１７及び第２の副増幅器１８には少なくとも主増幅器１２よりも歪性能の良い増幅器を用いなければ歪の低減効果が得られないことを示している。
In the above equation (15), the first term is an ideal output of the circuit. The second and subsequent terms show distortion. Particularly problematic are the second and third terms, where the distortion of the
つまり、従来の技術では、主増幅器１２の歪を差動増幅器１４の歪に置き換えているに過ぎず、個々の増幅器の性能を上回る歪性能を得ることはできない。
That is, the conventional technique merely replaces the distortion of the
上記の説明から明らかなように、図２に示した本発明に係る増幅回路の構成とすることにより、個々の増幅器の歪性能を上回る歪低減効果を得ることができる。 As is clear from the above description, by using the configuration of the amplifier circuit according to the present invention shown in FIG. 2, it is possible to obtain a distortion reduction effect that exceeds the distortion performance of each amplifier.
図３は、図１に示した本発明に係る増幅回路のノイズ低減の機能と動作を詳細に説明するための回路図である。図１と同一符号は同一機能部分に対応する。図中に各点の電圧を付記してある。ＶN、ＶNEはノイズ成分を模式的に示す。ノイズは回路の各点の電圧に関係なく現れるものであるから、主増幅器１２のノイズをＶN、副増幅器１４のノイズをＶNEとし、それぞれの増幅器の出力に加算されるものと考える。
FIG. 3 is a circuit diagram for explaining in detail the function and operation of noise reduction of the amplifier circuit according to the present invention shown in FIG. The same reference numerals as those in FIG. 1 correspond to the same functional parts. The voltage at each point is added in the figure. V N and V NE schematically indicate noise components. Since noise appears regardless of the voltage at each point in the circuit, it is assumed that the noise of the
これを解析すると当該増幅回路の出力ＶSは（１６）式で示される。
ＶS＝Ｖ0＋ＶN−（ＶN＋ＶNE）
＝Ｖ0＋ＶNE……（１６）
つまり、ＶSに現れるノイズは副増幅器１４のノイズのみであり、主増幅器１４のノイｎズについては打ち消されて出力には現れない。したがって、ＶNE＜ＶNの場合、ノイズが低減される。
When this is analyzed, the output V S of the amplifier circuit is expressed by equation (16).
V S = V 0 + V N − (V N + V NE )
= V 0 + V NE (16)
That is, the noise appearing at V S is only the noise of the sub-amplifier 14, and the noise of the
ところで、副増幅器１４の出力に現れるのは、主増幅器１２の歪、ノイズなどの誤差成分である。これらは主増幅器１２の出力に比較して振幅が非常に小さい。つまり、副増幅器１４の許容出力は主増幅器１２のそれに比べて非常に小さくてよい。
By the way, error components such as distortion and noise of the
さらに、（９）式に示されたとおり、副増幅器１４の歪性能がそれほど良くなくても出力の歪が改善されることが分かっている。このことから、本発明に係る回路構成における副増幅器１４の出力振幅、出力電流、歪、の各特性にはそれほど高性能であることが要求されない。 Furthermore, as shown in the equation (9), it is known that the distortion of the output is improved even if the distortion performance of the sub-amplifier 14 is not so good. Therefore, the output amplitude, output current, and distortion characteristics of the sub-amplifier 14 in the circuit configuration according to the present invention are not required to have so high performance.
このように、副増幅器１４として低ノイズ性能に特化した増幅器を用いることで歪およびノイズの改善効果を同時に得ることができる。通常は、両立が困難である歪とノイズの改善を同時に、かつ容易に実現できることが本発明に係る増幅回路の利点である。 Thus, by using an amplifier specialized for low noise performance as the sub-amplifier 14, it is possible to simultaneously obtain the distortion and noise improvement effects. In general, it is an advantage of the amplifier circuit according to the present invention that improvement of distortion and noise, which are difficult to achieve at the same time, can be realized simultaneously and easily.
図４は、本発明に係る増幅回路の応用例１の説明図である。前記実施例１で説明した本発明に係る主増幅器１２が接地電位を基準として出力を取り出す場合、出力合成回路１５として第３の増幅器（差動増幅器）１９で構成した減算回路とする。主増幅器１２と副増幅器１４の増幅出力を合成する第３の増幅器１９で構成した出力合成回路１５は、主増幅器１２の主増幅器増幅出力を入力とする第３の増幅器反転入力端子１９ａと、副増幅器１４の副増幅器増幅出力を入力とする第３の増幅器非反転入力１９ｂと、第３の増幅器帰還回路１９１、および回路出力となる第３の増幅器増幅出力端子１９ｃを有する減算回路である。減算器である第３の増幅器１９はフィルタや他の入力信号の加減算器を兼ねることができるため、後段にこのような機能を必要とする回路設計の応用に有効である。
FIG. 4 is an explanatory diagram of an application example 1 of the amplifier circuit according to the present invention. When the
図５は、本発明に係る増幅回路の応用例２の説明図である。この回路は電流―電圧変換増幅器に本発明に係る増幅回路を応用したものである。本発明に係る増幅回路の基本構成である主増幅器非反転入力端子１２ｂが接地された主増幅器１２の主増幅器反転入力端子１２ａに入力した電流信号Ｉiは、主増幅器１２の主増幅器増幅出力端子１２cと副増幅器１４の副増幅器増幅出力端子１４ｃ間の電位差Ｖｓとして出力される。すなわち、電流―電圧変換増幅器（Ｉ／Ｖ増幅器）として動作する。
FIG. 5 is an explanatory diagram of an application example 2 of the amplifier circuit according to the present invention. This circuit is an application of the amplifier circuit according to the present invention to a current-voltage conversion amplifier. The current signal I i input to the main amplifier inverting
このように、本発明に係る増幅回路は、オーディオ信号の増幅回路のみでなく、応用例１、応用例２で説明される回路以外にも多種の回路に応用できる。 Thus, the amplifier circuit according to the present invention can be applied not only to an audio signal amplifier circuit but also to various circuits other than the circuits described in Application Examples 1 and 2.
１０・・信号入力端子
１１・・入力側合成回路
１２・・主増幅器（反転増幅器）
１３・・帰還率β1の帰還回路
１４・・副増幅器（差動増幅器回路）
１５・・出力合成回路
１６・・信号出力端子
１７・・第１の副増幅器
１８・・第２の副増幅器
１９・・合成回路（減算回路）
２０・・主増幅器の増幅誤差成分（歪、又はノイズ）
２１・・副増幅器の増幅誤差成分（歪、又はノイズ）
10..Signal input terminal 11..Input
13. ・ Feedback circuit with feedback ratio β 1・ ・ Sub-amplifier (differential amplifier circuit)
15 ..
20 .. Main amplifier amplification error component (distortion or noise)
21 .. Amplification error component (distortion or noise) of sub-amplifier
Claims (2)
増幅する信号を入力する主増幅器反転入力端子と、増幅回路の共通電位に接続した主増幅器非反転入力端子、および増幅された信号を出力する主増幅器増幅出力端子を有し、前記主増幅器増幅出力端子の信号を前記主増幅器反転入力端子にフィードバックする主増幅器帰還回路を有する主増幅器と、
前記主増幅器の主増幅器反転入力端子と前記主増幅器非反転入力端子に現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器と、
前記主増幅器の主増幅器増幅出力端子に接続されて、当該主増幅器の主増幅器増幅出力から前記副増幅器の副増幅器増幅出力を減算する出力合成回路を具備し、
前記合成回路の出力を回路の出力としたことを特徴とする増幅回路。 An amplifier circuit for obtaining a high-quality amplified signal by reducing signal distortion and noise in the amplified output of the main amplifier,
A main amplifier inverting input terminal for inputting a signal to be amplified; a main amplifier non-inverting input terminal connected to a common potential of the amplifier circuit; and a main amplifier amplifying output terminal for outputting the amplified signal; A main amplifier having a main amplifier feedback circuit for feeding back a signal of the terminal to the main amplifier inverting input terminal;
A subamplifier for amplifying a difference between a potential appearing at a main amplifier inverting input terminal of the main amplifier and a non-inverting input terminal of the main amplifier and outputting as a subamplifier amplified output;
An output synthesis circuit connected to the main amplifier amplification output terminal of the main amplifier and subtracting the sub amplifier amplification output of the sub amplifier from the main amplifier amplification output of the main amplifier;
An amplifier circuit characterized in that the output of the synthesis circuit is the output of the circuit.
前記副増幅器増幅出力端子を前記副増幅器反転入力端子にフィードバックする副増幅器帰還回路を有し、
前記副増幅器反転入力端子を抵抗を介して前記増幅回路の共通電位に接続してなり、
前記主増幅器の前記主増幅器反転入力端子に入力する前記主増幅器帰還回路の帰還信号を前記副増幅器非反転入力端子に接続してなることを特徴とする請求項１に記載の増幅回路。
The sub-amplifier has a sub-amplifier inverting input terminal, a sub-amplifier non-inverting input terminal, and a sub-amplifier amplification output terminal.
A sub-amplifier feedback circuit for feeding back the sub-amplifier amplification output terminal to the sub-amplifier inverting input terminal;
The sub-amplifier inverting input terminal is connected to a common potential of the amplifier circuit through a resistor,
2. The amplifier circuit according to claim 1, wherein a feedback signal of the main amplifier feedback circuit inputted to the main amplifier inverting input terminal of the main amplifier is connected to the sub-amplifier non-inverting input terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016239343A JP6310045B1 (en) | 2016-12-09 | 2016-12-09 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016239343A JP6310045B1 (en) | 2016-12-09 | 2016-12-09 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6310045B1 true JP6310045B1 (en) | 2018-04-11 |
| JP2018098565A JP2018098565A (en) | 2018-06-21 |
Family
ID=61901995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016239343A Active JP6310045B1 (en) | 2016-12-09 | 2016-12-09 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6310045B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6983411B2 (en) * | 2018-09-11 | 2021-12-17 | アキュフェーズ株式会社 | Amplifier circuit |
| FI3719993T3 (en) | 2019-04-02 | 2023-03-20 | QuantalRF AG | A radio frequency power amplifier system and a method of linearizing an output signal thereof |
| WO2022067203A1 (en) | 2020-09-28 | 2022-03-31 | QuantalRF AG | Differential amplifier including dual magnetically coupled feedback loops |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533518U (en) * | 1978-08-23 | 1980-03-04 | ||
| JPH046129B2 (en) * | 1981-09-03 | 1992-02-04 | Tokyo Shibaura Electric Co | |
| JPH07321569A (en) * | 1994-05-19 | 1995-12-08 | Sony Tektronix Corp | Wide-band invertible amplifier |
| JP2004260230A (en) * | 2003-02-24 | 2004-09-16 | Nec Kansai Ltd | Photoelectric current / voltage conversion circuit |
-
2016
- 2016-12-09 JP JP2016239343A patent/JP6310045B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533518U (en) * | 1978-08-23 | 1980-03-04 | ||
| JPH046129B2 (en) * | 1981-09-03 | 1992-02-04 | Tokyo Shibaura Electric Co | |
| JPH07321569A (en) * | 1994-05-19 | 1995-12-08 | Sony Tektronix Corp | Wide-band invertible amplifier |
| JP2004260230A (en) * | 2003-02-24 | 2004-09-16 | Nec Kansai Ltd | Photoelectric current / voltage conversion circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018098565A (en) | 2018-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10554189B2 (en) | Analogue signal paths | |
| JP6310045B1 (en) | Amplifier circuit | |
| US8289077B2 (en) | Signal processor comprising an amplifier | |
| US20010052815A1 (en) | Noise reduction scheme for operational amplifiers | |
| EP3331160B1 (en) | Mems sensor | |
| JP5144704B2 (en) | Differential transimpedance amplifier | |
| US20190207564A1 (en) | Negative capacitance circuits including temperature-compensation biasings | |
| US7532069B2 (en) | Differential amplifying circuit | |
| US12088258B2 (en) | Preamplifying circuit | |
| WO2000070755A1 (en) | Signal amplifier and balanced input/output differential amplifier | |
| JP2010220195A (en) | Current conveyor based instrumentation amplifier | |
| US10146239B2 (en) | Voltage regulator with noise cancellation function | |
| US20130113566A1 (en) | Variable gain amplifier | |
| JP3476454B1 (en) | Signal amplification circuit | |
| US20020030544A1 (en) | System and method providing level shifting in single ended to differential conversion | |
| US9900018B1 (en) | Methods and systems for reducing transient kickback from an analog-to-digital converter | |
| JP6983411B2 (en) | Amplifier circuit | |
| US20050146382A1 (en) | Differential amplifier with improved frequency characteristic | |
| JP2019024153A (en) | Digital amplifier | |
| US9559645B2 (en) | Switched amplifier for a variable supply voltage | |
| WO2019097870A1 (en) | Instrumentation amplifier | |
| JP7533034B2 (en) | Voltage Amplifier Circuit | |
| KR20120140550A (en) | Variable-gain amplifier and receiver including the same | |
| US11018634B2 (en) | Audio codec circuit and method for processing audio data | |
| JP6230277B2 (en) | Distortion compensation device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180315 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6310045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |