JP6983411B2 - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP6983411B2 JP6983411B2 JP2018169326A JP2018169326A JP6983411B2 JP 6983411 B2 JP6983411 B2 JP 6983411B2 JP 2018169326 A JP2018169326 A JP 2018169326A JP 2018169326 A JP2018169326 A JP 2018169326A JP 6983411 B2 JP6983411 B2 JP 6983411B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- sub
- main amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、増幅回路に係り、特にフィードフォワードを用いた反転増幅回路の出力におけるノイズ・歪成分を低減した増幅回路に関する。 The present invention relates to an amplifier circuit, and particularly relates to an amplifier circuit in which noise and distortion components in the output of an inverting amplifier circuit using feedforward are reduced.
オーディオ機器や測定器などの増幅回路の出力に残留する歪成分は、当該オーディオ機器や測定器などの商品価値を著しく低下させる。この種の増幅回路には、演算増幅器（差動増幅器、オペアンプ）を用いるのが一般的である。演算増幅器はＦＥＴなどの増幅素子を含む複数素子で構成され、これら素子が有する非直線性が増幅出力に歪成分として現れる。この歪成分を減少させるため、従来からいわゆる、フィードフォワードやフィードバックなどの利得制御が行われている。この種の従来技術を開示したものとしては、例えば、特許文献１、特許文献２を挙げることができる。
The distortion component remaining in the output of the amplifier circuit of an audio device or a measuring instrument significantly reduces the commercial value of the audio device or the measuring instrument. An operational amplifier (differential amplifier, operational amplifier) is generally used for this type of amplifier circuit. The operational amplifier is composed of a plurality of elements including an amplification element such as a FET, and the non-linearity of these elements appears as a distortion component in the amplification output. In order to reduce this distortion component, so-called gain control such as feedforward and feedback has been conventionally performed. Examples of disclosure of this type of prior art include
図６は、従来のフィードフォワードを用いたオーディオ信号増幅回路の基本構成例を説明する回路図で、特許文献１に開示された回路である。図６において、信号入力端子１０の入力信号Ｓは、入力側合成回路（入力側加算器）１１の一方の入力端子（第１入力端子）と差動増幅器（副増幅器）１４の一方の入力に接続される。入力側加算器１１の出力は増幅器（主増幅器）１２の入力端子に入力され、増幅されて出力側合成器（出力側加算器）１５の一方の入力となる。また、主増幅器１２の出力は帰還率β1の帰還回路１３を経由して入力側加算器１１の一方の入力に印加されると共に、副増幅器１４の他方の入力に接続される。そして、副増幅器１４の出力は出力側加算器１５の他方の入力に接続される。
FIG. 6 is a circuit diagram illustrating a basic configuration example of an audio signal amplifier circuit using a conventional feed forward, and is a circuit disclosed in
以下、図６に示した従来技術における歪成分の低減メカニズムについて説明する。主増幅器１２は利得（裸利得）Ａ1で、その出力に歪成分Ｎを含む。帰還回路１３によって帰還率β1のフィードバックがかけられている。これにより、主増幅器１２の歪は、略々［Ｎ／（１＋β1・Ａ1）］となる。帰還率β1の帰還回路１３を経由して戻った信号には出力のβ1倍の歪が含まれているので、副増幅器１４で入力信号と帰還信号の差をとり、逆相の歪成分を増幅し、出力側加算器１５で主増幅器１２の出力と加算することで歪成分を打ち消している。
Hereinafter, the mechanism for reducing the strain component in the prior art shown in FIG. 6 will be described. The
副増幅器１４の利得をＡ2とすると、出力側加算器１５の出力における歪レベルは、
［Ｎ／（１＋β1・Ａ1）］−β1［Ｎ／（１＋β1・Ａ1）］・Ａ2
＝（１−β1・Ａ2）・［Ｎ／（１＋β1・Ａ1）］
となって、Ａ2≒１／β1のときに歪は大幅に低減する。
Assuming that the gain of the
[N / (1 + β 1 · A 1 )] − β 1 [N / (1 + β 1 · A 1 )] · A 2
= (1-β 1・ A 2 ) ・ [N / (1 + β 1・ A 1 )]
Therefore, the distortion is significantly reduced when A 2 ≈ 1 / β 1.
一方、入力信号をＳとしたとき、
主増幅器１２の出力＝Ａ1／（１＋β1・Ａ1）・Ｓ
帰還回路１３の出力＝［β1・Ａ1／（１＋β1・Ａ1）］・Ｓ
副増幅器１４の出力＝｛Ｓ−β1・［Ａ1／（１＋β1・Ａ1）］・Ｓ｝・Ａ2＝［Ａ2／（１＋β1・Ａ1）］・Ｓ
であり、
出力側加算器１５の出力＝｛［Ａ1／（１＋β1・Ａ1）］・Ｓ｝＋｛［Ａ2／（１＋β1・Ａ1）］・Ｓ｝＝［（Ａ1＋Ａ2）／（１＋β1・Ａ1）］・Ｓ
となる。
On the other hand, when the input signal is S,
Output of
Output of
Output of
And
Output of
Will be.
しかし、上記したような増幅回路では、加算器１５や低歪の副増幅器は複数の差動増幅回路を含む多数の回路素子で構成しなければならないため、フットプリントの縮小に限界があった。また、歪性能の改善限界は個々の増幅器の持つ歪性能と同等であり、これを超える歪性能の改善は困難であるという課題を擁していた。本願の発明者は、上記の課題を解決するため特許文献２に開示されている増幅回路を提案した。
However, in the amplifier circuit as described above, since the
図４は、図６で説明した従来の増幅回路の課題を解消した本願の発明者によるノイズ・歪除去機能を備えた増幅回路の構成例で、上記した特許文献２に記載された回路例である。図４において、この増幅回路は、入力端子１０からの増幅する信号Ｖｉ（Ｓ）を入力する主増幅器反転入力端子１２ａと、接地に接続した主増幅器非反転入力端子１２ｂ、及び増幅された信号を出力する主増幅器増幅出力端子１２ｃを有する主増幅器１２を具備する。主増幅器１２は、その主増幅器出力端子１２ｃの信号を前記主増幅器反転入力端子１２ａにフィードバックする主増幅器帰還回路１２１を有する。なお、図１における主増幅器帰還回路１２１は、図６で説明した帰還率β1の帰還回路１３に対応する。
FIG. 4 is a configuration example of an amplifier circuit provided with a noise / distortion removing function by the inventor of the present application, which solves the problems of the conventional amplifier circuit described with reference to FIG. 6, and is a circuit example described in the above-mentioned Patent Document 2. be. In FIG. 4, this amplifier circuit connects the main amplifier inverting
そして、主増幅器１２の主増幅器反転入力端子１２ａと主増幅器非反転入力端子１２ｂに現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器１４を備える。また、主増幅器１２の主増幅器増幅出力端子１２ｃに接続されて、当該主増幅器１２の主増幅器増幅出力から前記副増幅器１４の副増幅器増幅出力を減算する出力合成回路（出力側加算器）１５を具備し、この出力側加算器１５の出力を増幅回路の出力としている。
A
この構成によれば、増幅回路の共通電位を基準として主増幅器反転入力端子と非反転入力端子の差分を取り出す構成としたことで、副増幅器の歪率が主増幅器のそれよりも低歪である必要がなく、採用する増幅器（オペアンプ）の歪特性に特別な配慮をする必要がない。また複雑な回路構成とならず、全体として低コスト化を図ることができる。 According to this configuration, the distortion factor of the sub-amplifier is lower than that of the main amplifier because the difference between the main amplifier inverting input terminal and the non-inverting input terminal is taken out with reference to the common potential of the amplifier circuit. There is no need to give special consideration to the distortion characteristics of the amplifier (op amp) used. In addition, the circuit configuration is not complicated, and the cost can be reduced as a whole.
図５は、図４に示した増幅回路における出力側加算器の構成例を説明する回路図である。主増幅器１２が接地電位を基準として出力を取り出す場合、出力側加算器１５として第３の増幅器（差動増幅器）１９で構成した減算回路としている。主増幅器１２と副増幅器１４の増幅出力を合成する第３の増幅器１９で構成した出力側加算器１５は、主増幅器１２の主増幅器増幅出力を入力とする第３の増幅器反転入力端子１９ａと、副増幅器１４の副増幅器増幅出力を入力とする第３の増幅器非反転入力１９ｂと、第３の増幅器帰還回路１９１、及び回路出力となる第３の増幅器増幅出力端子１９ｃを有する減算回路である。
この減算回路を構成する第３の増幅器１９はフィルタや他の入力信号の加減算器を兼ねることができるため、後段にこのような機能を必要とする回路設計の応用に有効である。
FIG. 5 is a circuit diagram illustrating a configuration example of an output side adder in the amplifier circuit shown in FIG. When the
Since the
上記した従来の増幅回路の構成では、取り出したノイズ・歪成分を減算する加算器を増幅回路の後段に設ける必要があることから、このような構成を最終段の増幅回路に採用することは困難である。そのため、前段の増幅回路で効果的なノイズ・歪除去あるいは低減ができても、最終段の増幅回路の性能がその機器全体の性能に影響を与えることになる。ノイズの低減にあたって、最終段にマイナスゲインを持たせ、前段のノイズ圧縮を図ることがあるが、この場合最終段のノイズが増幅回路の性能に大きく関係する。特に、グラウンド基準（接地電位基準）で信号を出力する必要のあるシングルエンド出力の最終段には使用できない。 In the above-mentioned configuration of the conventional amplifier circuit, it is difficult to adopt such a configuration in the final stage amplifier circuit because it is necessary to provide an adder for subtracting the extracted noise / distortion component in the subsequent stage of the amplifier circuit. Is. Therefore, even if the amplifier circuit in the previous stage can effectively remove or reduce noise and distortion, the performance of the amplifier circuit in the final stage affects the performance of the entire device. In order to reduce noise, a negative gain may be given to the final stage to compress the noise in the previous stage. In this case, the noise in the final stage has a great influence on the performance of the amplifier circuit. In particular, it cannot be used in the final stage of a single-ended output that needs to output a signal with a ground reference (ground potential reference).
また、上記したノイズ・歪除去構成を備えた従来及び先行の増幅回路は、取り出したノイズ・歪成分を後段に設けた加算器で減算する必要がある。図５に示されたように、出力側加算器１５は第３の増幅器（差動増幅器）１９と複数の回路素子で構成されるため、複雑な回路構成となり、フットプリントの縮小を妨げる要因の一つになっている。
Further, in the conventional and preceding amplifier circuits having the above-mentioned noise / distortion removing configuration, it is necessary to subtract the extracted noise / distortion component by an adder provided in the subsequent stage. As shown in FIG. 5, since the
本発明の目的は、前記従来技術が持つ諸課題を解決してノイズ・歪性能を向上させるとともに、最終段の増幅回路にも使用できるノイズ・歪除去機能を備えた増幅回路を提供することにある。 An object of the present invention is to provide an amplifier circuit having a noise / distortion removing function that can be used for an amplifier circuit in the final stage while solving various problems of the prior art to improve noise / distortion performance. be.
上記目的を達成するため、本発明は、取り出したノイズ・歪成分を主増幅器自身に加算して打ち消す構成とした。すなわち、主増幅器を構成する反転増幅回路の反転入力端子に現れるノイズ・歪成分を副増幅器で増幅し、これを再度主増幅器に入力することで、主増幅器のノイズ・歪を打ち消すようにした。主増幅器のノイズ・歪の適正な打ち消し量は副増幅器の増幅度（増幅率）の設定で行うように構成した。 In order to achieve the above object, the present invention has a configuration in which the extracted noise / distortion component is added to the main amplifier itself to cancel it. That is, the noise / distortion component appearing at the inverting input terminal of the inverting amplifier circuit constituting the main amplifier is amplified by the sub-amplifier and input to the main amplifier again to cancel the noise / distortion of the main amplifier. The appropriate amount of noise / distortion cancellation of the main amplifier is configured to be set by setting the amplification degree (amplification rate) of the sub-amplifier.
本発明の代表的な構成を記述すれば、次のとおりである。すなわち、
本発明に係る増幅回路は、主増幅器の増幅出力におけるノイズ・歪成分（雑音と信号歪）を低減して高品質の増幅信号を得るための信号増幅回路である。以下では、後述する実施例の参照符号を付して本発明の構成を明確にする。
A typical configuration of the present invention is described as follows. That is,
The amplifier circuit according to the present invention is a signal amplification circuit for reducing noise / distortion components (noise and signal distortion) in the amplification output of the main amplifier to obtain a high-quality amplified signal. Hereinafter, the configuration of the present invention will be clarified by adding reference numerals to the examples described later.
［１］本発明に係る増幅回路は、入力端子１０からの増幅する信号を入力する主増幅器反転入力端子１２ａと、増幅回路の共通電位に接続した主増幅器非反転入力端子１２ｂ、及び増幅された信号を出力する主増幅器増幅出力端子１２ｃを有し、前記主増幅器増幅出力端子１２ｃの信号を前記主増幅器反転入力端子１２ａにフィードバックする主増幅器帰還回路１２１を設けた主増幅器１２を有する。
[1] The amplifier circuit according to the present invention has a main amplifier inverting
そして、前記増幅回路の共通電位に接続した副増幅器反転入力端子１４ａと、前記主増幅器１２の主増幅器反転入力端子１２ａの入力信号を入力する副増幅器非反転入力端子１４ｂ、及び増幅された信号を出力する副増幅器増幅出力端子１４ｃを有し、前記副増幅器増幅出力端子１４ｃの信号を前記副増幅器反転入力端子１４ａにフィードバックする副増幅器帰還回路１４１を有し、前記主増幅器反転入力端子１２ａに現れる電位と前記共通電位との差分を増幅して副増幅器増幅出力として出力する副増幅器１４を有する。
Then, the sub-amplifier inverting
上記の構成において、前記副増幅器１４の副増幅器増幅出力端子１４ｃに現れる信号を前記主増幅器１２の主増幅器反転入力端子１２ａに接続する誤差信号帰還回路１４２を備え、前記主増幅器１２の主増幅器増幅出力端子１２ｃに現れる出力を回路の出力としたことを特徴とする。
In the above configuration, the error
［２］上記［１］における前記副増幅器反転入力端子１４ａと前記共通電位（一般的には接地電位）との間に増幅率設定用の抵抗Ｒ3を有することを特徴とする。
[2] (typically ground potential) the common potential and the auxiliary amplifier inverting
［３］上記［１］又は［２］における前記誤差信号帰還回路１４２に帰還量を設定する抵抗Ｒ5を有し、前記主増幅器１２の主増幅器反転入力端子１２ａを加算点として、当該主増幅器１２を加算器として動作させることで主増幅器１２に発生するノイズ及び歪を自身に加算して、打ち消すことを特徴とする。
[3] The error
なお、本発明は上記の構成及び後述する実施例の構成に限定解釈されるものではなく、本発明の技術思想の範囲内で種々の変更が可能であることは言うまでもない。 It is needless to say that the present invention is not limited to the above configuration and the configuration of the embodiment described later, and various changes can be made within the scope of the technical idea of the present invention.
上記した本発明に係る増幅回路によれば、次のような効果が得られる。（１）最終段とした増幅回路はもとより、後段にノイズ・歪成分を減算する加算器を置けない回路にも適用できる。（２）歪率が主増幅器のそれよりも良い副増幅器とする必要がない。（３）採用する副増幅器の歪特性に特別な配慮をする必要がない（４）足し込まれるノイズは副増幅器ひとつ分のみである。（５）フットプリントが小さいため、実装基板の占有面積が極小化でき、全体としてのコスト引き下げに資する。 According to the amplifier circuit according to the present invention described above, the following effects can be obtained. (1) It can be applied not only to an amplifier circuit as the final stage but also to a circuit in which an adder for subtracting noise / distortion components cannot be placed in the subsequent stage. (2) It is not necessary to use a sub-amplifier whose distortion factor is better than that of the main amplifier. (3) It is not necessary to give special consideration to the distortion characteristics of the sub-amplifier to be adopted. (4) The noise added is only one sub-amplifier. (5) Since the footprint is small, the occupied area of the mounting board can be minimized, which contributes to the cost reduction as a whole.
以下、本発明に係る増幅回路の実施の形態について、実施例の図面を参照して詳細に説明する。 Hereinafter, embodiments of the amplifier circuit according to the present invention will be described in detail with reference to the drawings of Examples.
図１は、本発明に係る増幅回路の実施例１を説明する回路図である。図１において、この増幅回路は主増幅器１２と副増幅器１４とからなる。参照符号１０はこの増幅回路の入力端子、同１６は増幅された信号の出力端子である。主増幅器１２は、入力端子１０からの増幅すべき信号Ｖｉを入力する主増幅器反転入力端子１２ａと、増幅回路の共通電位に接続した主増幅器非反転入力端子１２ｂ、及び増幅された信号を出力する主増幅器増幅出力端子１２ｃを有する。また、主増幅器増幅出力端子１２ｃの信号を主増幅器反転入力端子１２ａにフィードバックする主増幅器帰還回路１２１を有する。
FIG. 1 is a circuit diagram illustrating Example 1 of the amplifier circuit according to the present invention. In FIG. 1, this amplifier circuit includes a
また、副増幅器１４は、前記増幅回路の共通電位に接続した副増幅器反転入力端子１４ａと、前記主増幅器１２の主増幅器反転入力端子１２ａの入力信号を入力する副増幅器非反転入力端子１４ｂ、及び増幅された信号を出力する副増幅器増幅出力端子１４ｃを有する。そして、前記副増幅器増幅出力端子１４ｃの信号を前記副増幅器反転入力端子１４ａにフィードバックする副増幅器帰還回路１４１を有し、前記主増幅器非反転入力端子１２ａに現れる電位と前記副増幅器反転入力端子１４ａに現れる電位との差分を増幅して副増幅器増幅出力として出力する。
Further, the sub-amplifier 14 includes a sub-amplifier
上記の構成において、前記副増幅器１４の副増幅器増幅出力端子１４ｃに現れる信号を前記主増幅器１２の主増幅器反転入力端子１２ａに接続する誤差信号帰還回路１４２を備え、前記主増幅器１２の主増幅器増幅出力端子１２ｃに現れる出力を回路の出力Ｖｓとして出力端子１６に出力する。
In the above configuration, the error
図２は、図１に示した本発明に係る増幅回路の歪低減の機能と動作を詳細に説明するための回路図である。図１と同一符号は同一機能部分に対応する。図２において、参照符号２０で示した"Ｘ"は主増幅器１２で発生する歪成分を、参照符号２１で示した"Ｙ"は副増幅器１４で発生する歪成分をそれぞれ模式的に示したものである。
FIG. 2 is a circuit diagram for explaining in detail the function and operation of distortion reduction of the amplifier circuit according to the present invention shown in FIG. The same reference numerals as those in FIG. 1 correspond to the same functional parts. In FIG. 2, "X" indicated by
主増幅器１２は反転増幅器（増幅器Ａ1）であり、この増幅器が理想的な増幅器であるとすると、入力Ｖiに対するその出力ＶOは（１）式で表わされる。ただし、帰還率β1は（２）式、β2は（３）式とする。
ＶO＝−｛（１−β1）Ｖi／β1｝−｛（１−β2）ＶOE／β2｝……（１）
β1＝Ｒ1／（Ｒ1＋Ｒ2）……（２）
β2＝Ｒ5／（Ｒ2＋Ｒ5）……（３）
The
V O = - {(1- β 1) V i / β 1} - {(1-β 2) V OE / β 2} ...... (1)
β 1 = R 1 / (R 1 + R 2 ) …… (2)
β 2 = R 5 / (R 2 + R 5 ) …… (3)
現実には、増幅器Ａ1（主増幅器１２）が理想的な特性を持たないため、出力に歪が発生する。この歪は理想的な出力ＶOに対しＸの割合で発生するものとして表せるので、歪成分をＶOＸと示す。
従って、実際の出力ＶSは理想的な出力ＶOにＶOＸを加算して（４）式で表わせる。
ＶS＝ＶO＋ＶOＸ……（４）
In reality, the amplifier A 1 (main amplifier 12) does not have the ideal characteristics, so that the output is distorted. Since this distortion can be expressed as occurring at a ratio of X to the ideal output V O , the strain component is shown as V O X.
Therefore, the actual output V S can be expressed by Eq. (4) by adding V O X to the ideal output V O.
V S = V O + V O X ...... (4)
ここで、実際の出力ＶSを、電流を用いて求めることにする。式中の電圧、電流は図２中に示された記号に対応する。
主増幅器帰還回路１２１の抵抗Ｒ2に流れる電流ｉ2は（５）式で表される。
ｉ2＝｛（Ｖi−Ｖ-）／Ｒ1｝＋｛（ＶOE−Ｖ-）／Ｒ5｝……（５）
電流ｉ2を用いて出力ＶSを求めると、
ＶS＝−ｉ2Ｒ2
＝｛Ｒ2（Ｖ-−Ｖi）／Ｒ1｝＋｛Ｒ2（Ｖ-−ＶOE）／Ｒ5｝＋Ｖ-
……（６）
（６）式から主増幅器１２の主増幅器反転入力端子１２ａの電圧Ｖ-を求めると（７）式となる。ただし、帰還率β1、β2は前記した（２）式、（３）式に示したとおりである。
Ｖ-＝ＶOＸ[β1β2／｛β2（１−β1）＋β1（１−β2）＋β1β2｝]
……（７）
Here, the actual output V S, will be determined using the current. The voltage and current in the equation correspond to the symbols shown in FIG.
The current i 2 flowing through the resistor R 2 of the main
i 2 = {(V i −V − ) / R 1 } + {(V OE −V − ) / R 5 } …… (5)
When obtaining the output V S by using the current i 2,
V S = -i 2 R 2
= {R 2 (V - -V i) / R 1} + {R 2 (V - -V OE) / R 5} + V -
…… (6)
Comes to obtaining a and (7) - (6) from the voltage of the main amplifier inverting
V - = V O X [β 1 β 2 / {β 2 (1-β 1) + β 1 (1-β 2) +
…… (7)
一方、副増幅器１４は増幅器ＡEを用いて構成した非反転増幅器であり、その入力は主増幅器１２の反転入力端子（主増幅器反転入力端子）１２ａの電圧Ｖ-である。
増幅器ＡEを理想的な増幅器とした場合、その出力ＶEは（８）式で表される。帰還率β3は（９）式とする。
ただし、主増幅器の場合と同様に、実際の出力ＶOEはＶEに対してＹの割合で歪が付加され、（１０）式となる。
ＶE＝（１／β3）Ｖ-……（８）
β3＝Ｒ3／（Ｒ3＋Ｒ4）……（９）
ＶOE＝ＶE＋ＶEＹ
＝（１／β3）Ｖ-＋（１／β3）Ｖ-Ｙ……（１０）
On the other hand, the sub-amplifier 14 is a non-inverting amplifier configured by using the amplifiers A and E , and its input is the voltage V − of the inverting input terminal (main amplifier inverting input terminal) 12a of the
When the amplifier A E is an ideal amplifier, its output V E is expressed by Eq. (8). The feedback rate β 3 is given by Eq. (9).
However, as in the case of the main amplifier, the actual output V O E is distorted at a ratio of Y to V E, and the equation (10) is obtained.
VE = (1 / β 3 ) V ―― …… (8)
β 3 = R 3 / (R 3 + R 4 ) …… (9)
V OE = V E + V E Y
= (1 / β 3) V - + (1 / β 3) V - Y ...... (10)
（１０）式に（７）式を代入し、（１）式と（４）式より回路出力ＶSを求めると次のようになる。
ＶS＝−［（１−β1）Ｖｉ／β1］−（１／β3）［（１−β2）／β2］
・［β1β2／｛β2（１−β1）＋β1（１−β2）＋β1β2｝］・ＶOＸ
−（1／β3）［β1β2／｛β2（１−β1）＋β1（１−β2）＋β1β2｝］
・ＶOＸＹ＋ＶOＸ……（１１）
(10) by substituting expression (7), as it follows when obtaining the circuit output V S from (1) and (4).
V S = - [(1- β 1) Vi / β 1] - (1 / β 3) [(1-β 2) / β 2]
・ [Β 1 β 2 / {β 2 (1-β 1 ) + β 1 (1-β 2 ) + β 1 β 2 }] ・ V O X
− (1 / β 3 ) [β 1 β 2 / {β 2 (1-β 1 ) + β 1 (1-β 2 ) + β 1 β 2 }]
・ V O XY + V O X …… (11)
ここで、１／β3を次の（１２）式となるように設定することで、増幅回路の出力端子１６における出力（回路全体の出力）ＶSは（１３）式のとおりに求められる。
１／β3＝｛β2／（１−β2）｝・［｛β2（１−β1）＋β1（１−β2）
＋β1β2｝／β1β2］……（１２）
ＶS＝−｛（１−β1）Ｖi｝／β1−ＶOＸＹ
＝ＶO−ＶOＸＹ……（１３）
Here, the 1 / beta 3 is set to satisfy the following equation (12), the output at the
1 / β 3 = {β 2 / (1-β 2 )} ・ [{β 2 (1-β 1 ) + β 1 (1-β 2 )
＋ β 1 β 2 } / β 1 β 2 】 …… (12)
V S = - {(1- β 1) V i} / β 1 -V O XY
= V O −V O XY …… (13)
（１３）式より、回路全体の出力ＶSについて、第一項は主増幅器１２の理想的な出力を示し、第二項は出力の歪を示す。主増幅器１２の歪に対して副増幅器１４の歪の割合が掛け合わされている。通常、増幅器の出力に対する歪の割合は１を大きく下回る値であるから、主増幅器の歪と副増幅器の歪が掛け合わされることで、回路全体の出力ＶSに現れる歪は主増幅器のみの場合より大幅に低減される。歪の低減効果は、副増幅器の歪の割合が１未満の時に現れる。本実施例により、回路全体の出力端子に歪の除去された、あるいは大幅に軽減された増幅出力ＶSが得られる。
(13) from the equation, the output V S of the entire circuit, the first term represents the ideal output of the
図３は、図１に示した本発明に係る増幅回路のノイズ低減の機能と動作を詳細に説明するための回路図である。図１と同一符号は同一機能部分に対応する。図３において、参照符号２０で示した“ＶN”は主増幅器１２で発生するノイズ成分を、参照符号２１で示した“ＶNE”は副増幅器１４で発生するノイズ成分をそれぞれ模式的に示したものである。
FIG. 3 is a circuit diagram for explaining in detail the noise reduction function and operation of the amplifier circuit according to the present invention shown in FIG. The same reference numerals as those in FIG. 1 correspond to the same functional parts. In FIG. 3, “VN ” indicated by
ノイズは、主増幅器１２、副増幅器１４の出力電圧に関係なく現れるものであるから、主増幅器１２のノイズをＶN、副増幅器１４のノイズをＶNEと置き、それぞれの出力に加算する。これを上記した歪の場合と同様に解析すると、回路出力ＶSは（１４）式で表わされる。
ＶS＝ＶO＋ＶNE……（１４）
Noise is the
V S = V O + V NE ...... (14)
（１４）式から判るように、回路出力に現れるノイズは副増幅器１４のノイズのみであり、主増幅器１２は自身が減算器として動作することでノイズが打ち消されて出力ＶSには現れない。
したがって、ＶNE＜ＶNであれば回路のノイズは除去又は低減することができる。増幅回路の回路素子のパラメータを設定して副増幅器１４のノイズＶNEが小さくなるように設定することで、ノイズを解消又は大幅削減することができる。
(14) As can be seen from the equation, the noise appearing at the circuit output is only
Therefore, the circuit noise if V NE <V N may be removed or reduced. By setting the parameters of the circuit elements of the amplifier circuit so that the noise V NE of the sub-amplifier 14 becomes small, the noise can be eliminated or significantly reduced.
図２と図３で説明したように、本実施例により、主増幅器自身が減算器として機能することで、前記した従来技術における後段の減算器に起因する増幅性能の劣化はない。 As described with reference to FIGS. 2 and 3, in this embodiment, the main amplifier itself functions as a subtractor, so that there is no deterioration in amplification performance due to the subtractor in the subsequent stage in the above-mentioned prior art.
また、出力部分に加算器（出力合成回路：減算器）を有しないので、本発明に係る増幅器を電力増幅回路の最終段に用いることが可能であり、従来技術のように最終段の増幅器による増幅性能の劣化が回避でき、信号増幅路全体のノイズ・歪成分の低減もしくは現実的解消が可能となる。
なお、本発明に係る増幅回路は、高忠実度で高品質のオーディオ再生装置に限らず、精密測定機器等の高品質信号処理機器の増幅手段に適用して高信頼性の結果を得ることができる。
Further, since the output portion does not have an adder (output synthesizer circuit: subtractor), the amplifier according to the present invention can be used in the final stage of the power amplification circuit, and the amplifier in the final stage is used as in the prior art. Deterioration of amplification performance can be avoided, and noise / distortion components of the entire signal amplification path can be reduced or practically eliminated.
The amplifier circuit according to the present invention can be applied not only to a high-fidelity and high-quality audio reproduction device but also to an amplification means of a high-quality signal processing device such as a precision measuring device to obtain a highly reliable result. can.
１０・・信号入力端子
１２・・主増幅器（反転増幅器）
１３・・帰還率β1の帰還回路
１４・・副増幅器（差動増幅器回路）
１４２・・誤差信号帰還回路
１５・・出力合成回路（加算器）
２０・・主増幅器の増幅誤差成分（ノイズ・歪成分）
２１・・副増幅器の増幅誤差成分（ノイズ・歪成分）
10 ...
13 ...
142 ... Error
20 ... Amplification error component (noise / distortion component) of the main amplifier
21 ... Amplification error component (noise / distortion component) of the sub-amplifier
Claims (3)
増幅する信号を入力する主増幅器反転入力端子と、増幅回路の共通電位に接続した主増幅器非反転入力端子、および増幅された信号を出力する主増幅器増幅出力端子を有し、前記主増幅器増幅出力端子の信号を前記主増幅器反転入力端子にフィードバックする主増幅器帰還回路を有する主増幅器と、
前記増幅回路の共通電位に接続した副増幅器反転入力端子と、前記主増幅器の主増幅器反転入力端子の入力信号を入力する副増幅器非反転入力端子、および増幅された信号を出力する副増幅器増幅出力端子を有し、前記副増幅器増幅出力端子の信号を前記副増幅器反転入力端子にフィードバックする副増幅器帰還回路を有し、前記主増幅器反転入力端子に現れる電位と前記共通電位との差分を増幅して副増幅器増幅出力として出力する副増幅器とを有し、
前記副増幅器の副増幅器増幅出力端子に現れる信号を前記主増幅器の主増幅器反転入力端子に接続する誤差信号帰還回路を備え、
前記主増幅器の主増幅器増幅出力端子に現れる出力を回路の出力としたことを特徴とする増幅回路。 It is an amplifier circuit for reducing signal distortion and noise in the amplified output of the main amplifier to obtain a high-quality amplified signal.
It has a main amplifier inverting input terminal for inputting a signal to be amplified, a main amplifier non-inverting input terminal connected to a common potential of an amplifier circuit, and a main amplifier amplification output terminal for outputting an amplified signal. A main amplifier having a main amplifier feedback circuit that feeds back the signal of the terminal to the main amplifier inverting input terminal, and
The sub-amplifier inverting input terminal connected to the common potential of the amplifier circuit, the sub-amplifier non-inverting input terminal that inputs the input signal of the main amplifier inverting input terminal of the main amplifier, and the sub-amplifier amplification output that outputs the amplified signal. It has a terminal and has a sub-amplifier feedback circuit that feeds back the signal of the sub-amplifier amplification output terminal to the sub-amplifier inverting input terminal, and amplifies the difference between the potential appearing in the main amplifier inverting input terminal and the common potential. It has a sub-amplifier that outputs as a sub-amplifier amplification output.
An error signal feedback circuit for connecting a signal appearing at the sub-amplifier amplification output terminal of the sub-amplifier to the main amplifier inverting input terminal of the main amplifier is provided.
An amplifier circuit characterized in that the output appearing at the main amplifier amplification output terminal of the main amplifier is used as the output of the circuit.
The error signal feedback circuit has a resistor that sets the amount of feedback, and the noise and distortion generated in the main amplifier by operating the main amplifier as an adder with the main amplifier inverting input terminal of the main amplifier as an adder. The amplifier circuit according to claim 1 or 2, wherein the amplifier circuit is added to and canceled by itself.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018169326A JP6983411B2 (en) | 2018-09-11 | 2018-09-11 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018169326A JP6983411B2 (en) | 2018-09-11 | 2018-09-11 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020043466A JP2020043466A (en) | 2020-03-19 |
| JP6983411B2 true JP6983411B2 (en) | 2021-12-17 |
Family
ID=69798890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018169326A Active JP6983411B2 (en) | 2018-09-11 | 2018-09-11 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6983411B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5738008A (en) * | 1980-08-19 | 1982-03-02 | Hitachi Ltd | Output amplifier |
| JPS57101405A (en) * | 1980-12-16 | 1982-06-24 | Mitsubishi Electric Corp | Power amplifier |
| JPS57129508A (en) * | 1981-02-04 | 1982-08-11 | Nippon Gakki Seizo Kk | Amplifier |
| JPS57164602A (en) * | 1981-04-03 | 1982-10-09 | Nippon Gakki Seizo Kk | Amplifier |
| JPS61203708A (en) * | 1985-03-07 | 1986-09-09 | Toshiba Corp | Distortion correcting circuit for noninverting amplifier |
| US5856758A (en) * | 1996-11-20 | 1999-01-05 | Adtran, Inc. | Low distortion driver employing positive feedback for reducing power loss in output impedance that effectively matches the impedance of driven line |
| JP6310045B1 (en) * | 2016-12-09 | 2018-04-11 | アキュフェーズ株式会社 | Amplifier circuit |
-
2018
- 2018-09-11 JP JP2018169326A patent/JP6983411B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020043466A (en) | 2020-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4909261B2 (en) | Model-based distortion reduction in power amplifiers | |
| US5672998A (en) | Class D amplifier and method | |
| JP2007049285A (en) | Chopper amplifier circuit and semiconductor device | |
| JP6310045B1 (en) | Amplifier circuit | |
| JP6983411B2 (en) | Amplifier circuit | |
| US4321552A (en) | Amplifier comprising a first and a second amplifier element | |
| JP5104561B2 (en) | Quadrature signal output circuit | |
| JP2008306614A (en) | Transimpedance amplifier | |
| US6801582B2 (en) | Apparatus and method for improving an output signal from a nonlinear device through dynamic signal pre-distortion based upon Lagrange interpolation | |
| KR101121265B1 (en) | An Amplifier Apparatus and Method | |
| US9218816B2 (en) | DAC device and audio system | |
| JPH0698197A (en) | Power amplification device for composite signal | |
| JP4945350B2 (en) | Electric dispersion compensation equalization circuit | |
| US20180123531A1 (en) | Amplifier circuit with reduced feedforward current | |
| JP5200239B2 (en) | Adaptive filter circuit used in active noise control system | |
| RU2294052C9 (en) | Method for correcting nonlinear distortions in electric signal amplifier | |
| US10863117B2 (en) | Apparatus for dynamic range enhancement | |
| RU2177204C2 (en) | Technique of amplification of electric signals | |
| CN109660245B (en) | Input buffer and noise elimination method thereof | |
| JPS6117618Y2 (en) | ||
| JP2549449B2 (en) | Noise reduction circuit | |
| US20030231060A1 (en) | Output distortion correction amplifier system | |
| KR20160054166A (en) | Digital audio amplifier | |
| KR0138342B1 (en) | Vertical contour correcting circuit | |
| JP2008070821A5 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6983411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |