JPS62269425A - 誤り訂正符号の符号化復号化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の伝送における誤り訂正符号
の符号化及び復号化方法に関するものである。

従来の技術 従来の誤り訂正符号として代表的なリードソロモン符号
においては、８ビツトから成るシンボルを０及びα″（
ｉ＝ｏ　、　１．２　、・−、２５４）と定め、シンボ
ルどうしの演算を定義している。ただし、αは原始多項
式Ｐ（Ｘ）を Ｐ（ｘ）＝　ｘ８＋ｘ’＋ｘ３＋ｘ２＋１・・・・・−
−・＝（１）とした時、Ｐ　（Ｘ）　−〇の解である。

４次の生成多項式を用いるリードソロモン符号の符号化
及び復号化方法では、生成多項式Ｇ（→をＧ（ｘ）−（
ｘ−ｃ１０’）（ｘ−ｃｌ’　）（Ｘ−４２）（ｘ−ａ
３）−（２）−ｘ４刊７５ｘ３＋α２４９ｘ２＋α７８
ｘ＋α６　　・・・・　・（３）で定義し、以下に説明
する方法によって、情報シンボル列からリードソロモン
符号を生成し、再生または受信側では伝送路誤りを訂正
している。

符号化器の入力の情報ンンボル列Ａ３６゜Ａ３４．・・
・・・、Ａ６．Ａ４の多項式表示は、となり、Ａ　（ｘ
）を生成多項式〇（ｘ）で割った剰余多項技Ｒ（ｘ）を とし、Ｒ３，Ｒ２，Ｒ１，Ｒｏを、情報シンボル列の後
に付加して送信多項式Ｂ（ｘ）を とする。ただし である。このようにして、符号長３６、情報点数３２、
検査点数４のリードソロモン符号が生成すれる。

ここで Ａ（ｘ）−Ｇ（ｘ）Ｑ（ｘ）　＋　Ｒ（Ｘ）　　　　　
　・−＝−−・・−−−（９）Ｂ（ｘ）＝　Ａ（ｘ）　
＋　Ｒ（ｘ）　　　　　　　　・−−＝−−−−−＝・
＝・（ＩＴ。

より（Ｑ（Ｘ）は商多項式） ％式％（） となる。即ち、Ｂ（Ｘ）はＧ（Ｘ）で割切れるという性
質を持つ。

リードソロモン符号Ｂ　　　Ｂ　　　・・・・・・、Ｂ
２゜Ｂ１．ＢＯは、記録または送信され、伝送路誤りを
含んだ信号として、再生まだは、受信される。再生信号
の多項式表示（即ち、受信多項式）Ｃ（Ｘ）を、Ｃ（Ｘ
）＝　Ｂ　（Ｘ）　＋　Ｅ（ｘ）　　　　　　・・・・
・・・・・・・・・・・・・・（１，３とする。ただし
、Ｅ　（ｘ）は伝送路誤りの多項式表示で、受信多項式
Ｃ（ｘ）のｘｊの係数Ｃ５が送信多項式Ｂ（ｘ）のｘｊ
　の係数Ｂ、　に等しい時、即ち伝送路誤りが無かった
時には、　ｌｉ：ｔ＝０となる。

再生マ超受信４４１１１では、Ｃ（ｘ）をＧ　（Ｘ）で
割り、剰余多項式Ｒ’、　（ｘ）　　を求める。即ち、
Ｃ（ｘ）二Ｇ（Ｘ）Ｑ’　（Ｘ）　＋　Ｒ’（ｘ）　　
　　・・・・・・・・・・・・　・・・・・・０υとな
る。ただし、Ｑ’（ｘ）は商多項式である。さらに剰余
多項式より、以下に示す４個のシンドロームＳ０．Ｂ４
．Ｂ２．Ｂ３を生成する。

５ｔ＝Ｒ’（α’）（ｉ＝ｏ、１＋２，３）　　−−−
−・・・・−（＋７）ここで、（２）式、（１１）式、
（功式及び６５）式より、（ｘ−α０）（ｘ−ａ’　）
（ｘ−α２）（：ｃ−α３）Ｑ（ｘ）＋　Ｅ（Ｘ）−（
ｘ−α０）（ｘ−α１）（ｘ−Ｂ２）（ｘ−Ｂ３）　Ｑ
’（ｘ）　＋　Ｒ’（Ｘ）であるから、 Ｅ（ａｉ）−Ｒ’（ａｉ）　　　（ｔ＝ｏ、１，２．３
）　　・−・（１１１１）となり、０７）式及び（へ）
式より Ｓえ−Ｅ（ａｉ）　　　　　（ｉ−ｏ、１，２，３）・
山・旬りという性質がある。

再生または受信側では、以下に示すアルゴリズムに従っ
て、伝送路誤りを訂正する。

伝送路誤りが無ければ、Ｅ　（Ｘ）　＝　Ｏなので、Ｓ
○＝Ｓ１−８２＝Ｓ３＝ｏとなる。従ッテ、５ｏ−８，
−８２−８３−ｏ−の時、誤りなし・・・・・・・・・
（４）とする。

伝送路で、ｘｉの係数に相当する１シンボルの誤従って
、 リードソロモン符号の符号化及び復号化方法による除算
回路としては、例えば特開昭１５２１２９号公報に示さ
れている。第６図は、このリードソロモン符号の符号化
及び復号化方法による除算回路を示すものであり、１は
符号化の際にＡ３６゜Ａ３４．・・・・・、Ａ４が入力
されるシンボル入力端子である。２は符号化の際にはＲ
３，Ｒ２，Ｒ１，Ｒｏが出力さＷシンボル出力端子であ
る。３は端子１からシンボルを入力する際には１　”が
入力され、端子２から検査シンボルを出力する際には“
°○′″が入力されるゲート信号入力端子である。４，
６゜６．７は（３）式で表わされる生成多項式の係数と
、入力シンボルとを乗じた結果を出力するガロア体にお
ける乗算器である。、８は入力された２つのシンボルの
各ビットの排他的論理和を出力するガロア体における加
算器である。９は端子３から入力されるゲート信号に応
じて開閉する論理和回路、１０は端子１からシンボルが
入力される間隔に応じて、入力シンボルを遅延して出力
する遅延回路である。

このように構成されたリードンロモン符号の符号化及び
復号化方式による除算回路において、最初は各遅延回路
の入出力シンボルは０で、端子３から入力されるゲート
信号は゛１　”である。符号化に際して、端子１からＡ
３６が入力されると、乗算器はそれぞれα７５Ａ３６．
α２４９Ａ３６．α７８Ａ３５１α６Ａ３６を出力し、
次に端子１からＡ３４が入力されると同時に、各遅延回
路がＣ７５Ａ　３６．Ｃ２４９ｐ、３６゜Ｃ７８Ａ３６
．α６Ａ３６　を出力し、各遅延回路の入力シンボルは
、α７５（α７５Ａ３６＋Ａ３４）＋α２４９Ａ３６１
α２４９（。７５Ａ＋Ａ）→、α７８Ａ３６゜α７８（
α７５Ａ＋Ａ）＋α６Ａ、α６（α７５Ａ３６＋Ａ３４
）となる。このように、端子１からシンボルが入力され
るごとに、データが回路内をシフトしていき、最後の入
力シンボルＡ４が入力された後、端子３から入力される
ゲート信号を”　ｏ”に反転する。

その後、端子２から検査シンボルＲ３，Ｒ２，Ｒ４゜Ｒ
ｏが出力される。

発明が解決しようとする問題点 しかしながら」二記のような方式では、乗算器は多段の
ゲートまたはＲＯＭを用いることになるので、シンボル
が除算回路に入力される最短間隔は、乗算器の遅延時間
で制限され、符号化器及び復号化器の動作が遅いという
問題点を有していた。

本発明はかかる点に鑑み、より高速で動作する符号化器
及び復号化器を構成できる誤り訂正符号の符号化及び復
号化方法を提供することを目的とする。

問題点を解決するだめの手段 本発明は、生成多項式の係数による乗算器を少ない段数
のゲート回路で構成できるように生成多項式の係数を選
択し、再生または受信側で受信多項式を生成多項式で割
り、剰余多項式に生成多項式の値を０とするシンボルを
代入することによって生成多項式の次数に等しい個数の
シンドロームを生成し、このシンドロームの値によって
伝送路誤シを検出し訂正して復号化する誤り訂正符号の
符号化復号化方法である。

作　　用 本発明は前記した構成により、生成多項式の係数シンボ
ルを乗する乗算器の遅延時間を短くし、高速で動作する
符号化器及び復号化器の装置化を容易にするとともに、
誤り訂正回路も従来と同程度の規模のものを用いること
ができる。

実施例 本発明の実施例として、生成多項式〇　（ｘ）をＧ（ｘ
）−αロｘ’＋ａｘ３＋ａ２ｘ２＋ａ２５６ｘ＋ａ２５
４　　　　−−−−−−＝−＠＝（ｘ−α１３）（ｘ−
α１６）（ｘ−α１７　）（ｘ−α２０８）・・・・・
・・＠として、以下に本実施例の誤り訂正符号の符号化
１゜ 及び復号化方法について説明する。

第１図は、本発明の実施例における誤り訂正符号の符号
化及び復号化方法による符号化器及び復号化器に属する
除算回路の構成を示す図である。

第１図において、１１はシンボル入力端子で、符号化の
際には情報シンボル（Ａ３６．Ａ３４．・・・・・・、
Ａ４）及び４シンボルの０が入力され、復号化の際には
、再生または受信されたシンボル（Ｃ３６，Ｃ３４，・
・・・・。

Ｃ４，ｃｏ）が入力される。１２は検査シンボル出力端
子で、剰余多項式の係数シンボル（符号化の際にはＲ３
，Ｒ２，Ｒ１，Ｒｏ、復号化の際には、Ｒ３／・Ｒ２′
、Ｒ１′、Ｒ０′）を出力する。１３はガロア体におけ
る乗算器で、αと入力シンボルとを乗じた結果を出力す
る。１４はガロア体における乗算器で、α２５４と入力
シンボルとを乗じた結果を出力する。

１６はガロア体における加算器で、入力された２つのシ
ンボルの各ビットの排他的論理和を出力する生成多項式
〇　（ｚ）で割る筆算を示す。第２図において、Ｒｋ（
ｓ）、　Ｒｋ（２）、　Ｒｋ（１）、　Ｒｋに）は、次
の式で表わ第１図において、１６は（ハ）で表わされる
演算を行なっている。ここで、１６に示される構成を１
段の除算器”と定義する。第１図に示されるように、１
段の除算器を３２段重ね合わせることにより、Ｒｏ（３
）＝Ｒ３’、　Ｒｏ（２）＝Ｒ２’、　Ｒｏ（＋）−Ｒ
１’、Ｒ，（ｏｌ＝Ｒ０’が求捷る。

第３図に、第１図の乗算器１３の構成を示す。

第３図において、１７は被乗数であるシンボルの各ビッ
トの入力端子、１８は被乗数にαを乗じた結果であるシ
ンボルの各ビットの出力端子、１９は排他的論理和回路
である。αは（１）式で表わされる原始多項式Ｐ　（ｘ
）　−〇の解であるので、Ｃ８−α４和３＋α２＋１で
ある。従って、第３図に示される乗算器によって、端子
１７から入力されるシンボルにαを乗じた結果が端子１
８より出力される。

第４図に第１図の乗算器１４の構成を示す。第４図にお
いて、２ｏは被乗数であるシンボルの各ビットの入力端
子、２１は被乗数にα　を乗じた結果であるシンボルの
各ビットの出力端子、２２は排他的論理和回路である。

α２５４−α７植５＋α２＋１なので、第４図に示され
る乗算器によって、端子２０から入力されるシンボルに
αを乗じた結果が端子２１より出力される。

以上のように、本実施例によれば、生成多項式の係数を
Ｃ０，α、α２．α２５３．α２５４と定めることによ
り、符号化器、復号化器に属する除算回路内の乗算器を
段数の少ないゲート回路で構成することができるので、
１段の除算器の遅延時間を短くすることができ、１段の
除算器の縦続接続によって、高速で動作する除算回路を
構成できる。

第１に示した除算回路は１段の除算器の遅延時間が短い
ので高速に動作するが、部品点数が多く１３　′ なるという問題点を有している。それを解決した除算回
路を第６図に示す。第６図において、２３はシンボル入
力端子で、連続する４シンボル（例えば、Ｃ３５”　３
４１　Ｃ３３”　３２　）が同時に入力さされ、ある時
間の後、次の連続する４シンボル（例えば、Ｃ３１，Ｃ
３゜”　２９　”　２８　）が同時に入力される。２４
は検査シンボル出力端子で、符号化の際には、４シンボ
ルの力が入力されるとＲ３゜Ｒ２，Ｒ１，Ｒｏを出力し
、復号化の際には、Ｃ３゜Ｃ２，Ｃ１，ｃｏが入力され
るとＲ３１，Ｒ２１，Ｒ１１，Ｒｏｌを出力する。２Ｅ
５，２６．２７は、第１図の１３゜１４．１５と同じで
、ガロア体における演算器である。２８は遅延回路で、
端子２３から同時に４シンボルが入力される間隔に応じ
て入力シンボルを遅延して出力する。第６図の除算回路
は第１図の１６に示される１段の除算器を４段縦続接続
した構成となっており、遅延回路を用いることによって
回路部品点数を大幅に削減している。

以上のように、本実施例によれば、生成多項式の係数を
Ｃ０，α、α２．α３．α４と定めることにより、符号
１４　′・ 化器及び復号化器内で剰余多項式の係数を高速で得るこ
とができる。この方式により、記録まだは送信側では、
情報シンボル列（Ａ）　）（ｊ＝３５　、３４　。

・・・・・、６．４）から、送信シンボル列（Ｂ、）（
Ｂ、＝ｉ　　ｊ＝３５．３４．・・・・・・、　ｔｓ　
、　４　；　Ｂ、＝Ｒｊ、　ｉ＝＋２．１．０）を得、
再生または、受信側では、受信シンボル列（Ｃ１１（ｉ
＝３６．３４．・・・・・・、２．１　）から、αＱ式
及びＨ式で表わされる剰余多項式の係数（Ｒｊ′１ｊ−
３，２，１，０）を得る。受信側では、（Ｒ・１ｊ＝３
．２，１　、ｏ）をもとシンドローム（３１ｌ　ｘ＝ｏ
　ｌ　１　＋］ ２．３）を生成し、伝送路誤りの検出及び訂正を行なう
。以下に、本実施例の誤り訂正符号の符号化復号化方法
における伝送路誤りの検出及び訂正の方法について説明
する。

本実施例では、以下の４個のシンドロームＳ。ＩＳｌ、
Ｓ２．Ｓ３を生成する。

１に の時、伝送路誤りの多項式表示Ｅ　（Ｘ）と、シンドロ
ームとの関係は次のようになる。

伝送路誤りが無ければ、Ｅ　（ｘ）　＝　ｏなので、Ｓ
○＝Ｓ１−８２＝Ｓ３−０となる。従って、５ｏ−８１
−８２＝Ｓ３−０の時、誤りなし・−−−＠とする。

伝送路で、ｘｊの係数に相当する１シンボルの誤りを生
じた時、 Ｅ、　　を求める。

以上のように、本実施例によれば、生成多項式の係数を
α０．α、α２．α２５３．α２５４と定めることによ
り、符号化器及び復号化器内で剰余多項式の係数を高速
で求めることができ、再生捷たは受信側では、受信シン
ボル列をもとに伝送路誤シを訂正することができる。

なお、本実施例においては、生成多項式の係数を、α０
．α、α２．α２５３．α２５４としだが、生成多項式
の係数は、除算回路内の乗算器か段数の少ないゲート回
路で構成でき、再生まだは受信側において伝送路誤りの
訂正が容易であればよく、他にα６．α４・α２５１．
α２５２　　などでも良い。

発明の詳細 な説明したように、本発明によれば、高速で動作する符
号化器及び復号化器を構成することが容易であり、その
実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例の誤り訂正符号の符号
化及び復号化方法による除算回路の構成図、第２図は除
算動作の説明図、第３図及び第４図は第１図に示しだ実
施例における除算回路内の乗算器の構成図、第６図は本
発明の別の実施例における誤り訂正符号の符号化及び復
号化方法による除算回路の構成図、第６図は従来のリー
ドソロモン符号の符号化及び復号化方法による除算回路
の構成図である。 １１．２３・・・・・・ンンボル入力端子、１２．２４
・・・・・検査シンボル出力端子、１３，１４，２５゜
２６・・・・ガロア体における乗算器、１５．２７・・
・・・・ガロア体における加算器、１９．２２・・・・
・・排他的論理和回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 第４図

Claims (1)

【特許請求の範囲】
1. 生成多項式の係数による乗算器を少ない段数のゲート回
   路で構成できるように前記生成多項式の係数を選択し、
   記録または送信側で情報シンボル列に前記生成多項式の
   次数に相当する個数のシンボル０を付加したシンボル列
   を表わす多項式を前記生成多項式で割り、剰余多項式の
   係数シンボル列を検査シンボル列として情報シンボル列
   に付加して符号化し、再生または受信側で受信多項式を
   前記生成多項式で割り、剰余多項式に前記生成多項式の
   値を０とするシンボルを代入することによって前記生成
   多項式の次数に等しい個数のシンドロームを生成し、前
   記シンドロームの値によって伝送路誤りを検出し訂正し
   て復号化することを特徴とする誤り訂正符号の符号化復
   号化方法。