JPS62269255A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段　（第１図）作用 実施例 （ａｌ−実施例の説明　（第２図、第３図）（ｂ）他の
実施例の説明 発明の効果 〔才既要〕 上位からアクセスされる半導体メモリ部と、データバッ
クアンプ用の不揮撥性記憶部と、データ転送回路とを有
する半導体記憶装置において、不揮撥性記憶部とデータ
転送回路とを複数対応させて設けるとともにデータ転送
回路を同時動作させる制御部を設けることによって、半
導体メモリ部からのデータ退避及び半導体メモリ部への
データ復元に要する時間短縮を図ったもの。

〔産業上の利用分野〕

本発明は、高速アクセスできる半導体メモリとこれのデ
ータバックアップ用の不揮撥性記憶部とを有する半導体
記憶装置に関し、特に、半導体メモリ部と不揮撥性記憶
部との間でデータ転送してデータの復元／退避に要する
時間を短縮化しうる半導体記憶装置に関する。

近年のコンピュータシステムの高速化の要求に伴いＤ　
Ａ　Ｓ　Ｄ　（Ｄｉｒｅｃｔ　Ａｃｃｅｓｓ　Ｓｔｏｒ
ａｇｅ　Ｄｅｖｉｃｅ）として用いられる外部記憶装置
にも高速アクセスが要求されている。

このため、半導体メモリ部と磁気ディスクとを有する半
導体ディスク装置が市場に提供されている。

半導体ディスク装置は、高速アクセスできる半導体メモ
リ部に上位がアクセスするとともに、半導体メモリ部は
１撥性のためデータバックアップ用として不揮力性の磁
気ディスク装置とが利用され、磁気ディスク装置と半導
体メモリ部との間で必要に応じてデータの転送が行われ
る。

このような半導体記憶装置では、半導体メモリ部のメモ
リ容量の増大に伴う、データの退避／復元に要する時間
の増大を最小とすることが求められている。

〔従来の技術〕

係る半導体記憶装置では、半導体メモリ部は一般に高速
の大容量ＲＡＭ　（ランダムアクセスメモリ）で構成さ
れていることから、電源供給が停止すると、記憶内容が
消失してしまうため、異常発生時に半導体メモリ部のデ
ータを磁気ディスク装置に転送して退避する必要があり
、同様に退避後の異常解消時には、磁気ディスク装置の
データを半導体メモリ部に転送して復元する必要がある
。

従来は、半導体メモリ部の最大容量と同程度の容量を備
えた磁気ディスク装置を１個だけ備え、この間で退避／
復元のデータ転送を転送回路によって行っていた。

〔発明が解決しようとする問題点〕

このような半導体記憶装置においては、大容量化の要求
化に伴い、半導体メモリ部が大容量化され、このため前
述のデータの復元／退避のデータ転送量も大となってき
た。

このデータ転送量が大きくなるに比例し、復元／退避に
要する時間も長くなり、例えば、半導体メモリが２５６
メガバイトの容量のものでは、数分〜１０分程程度時間
を要するという問題が生じていた。

特に、回路部の冷却ファンの異常や温度異常が生じ、早
急に電源を切断しなければならない異常が発生した場合
には、半導体メモリ部のデータ退避完了前に回路部が熱
破壊されてしまうおそれがあり、このため、半導体メモ
リ部の全てのデータ退避をできないという問題があった
。

本発明は、上述の問題に鑑み、大容量化しても、データ
の退避／復元に要する時間を短縮し、データネ揮撥化に
対する信頼性を向上しうる半導体記憶装置を提供するこ
とを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理説明図である。

図中、１は半導体メモリ部であり、上位から直接アクセ
ス（リード／ライト）されるもの、２は複数の不揮撥性
記憶部であり、例えば磁気ディスク装置が構成され、図
では４つの不揮撥性記憶部２０．２１．２２．２３を有
しているもの、３は複数のデータ転送回路であり、半導
体メモリ部１と各不揮層性記憶部２０〜２３との間でデ
ータの退避、復元のためデータ転送を行うためのもの、
４は制御部であり、退避、復元時に複数のデータ転送回
路３０〜３３を同時動作させて、データ転送を並行動作
させるものである。

従って、本発明では、半導体メモリ部１の記憶エリアを
複数（図では４つ）に仮想的に分割し、これの各々に対
応してデータ転送回路３０〜３３及び不揮層性記憶部２
０〜２３が設けられている。

〔作用〕

本発明では、半導体メモリ部１に対しデータ転送回路が
複数個設けられ、更にこれに対応して不揮撥性記憶部も
複数設けられているので、制御部４が個々のデータ転送
回路３０〜３３を同時動作させ、データ転送回路３０〜
３３を独立に動作させることによって半導体メモリ部ｌ
と複数の不揮撥性記憶部２０〜２３とのデータ転送を並
行に行わせることができ、復元／退避の時間を大幅に短
縮できる。

この場合、半導体メモリ部１のアクセスタイムは高速で
あり、一方不揮溌性記憶部２０〜２３のアクセスタイム
は低速のため、係る並行動作を行っても半導体メモリ部
１は時分割制御によりデータの流れに支障なくデータ転
送できる。

〔実施例〕

（ａ）　　一実施例の説明 第２図は本発明の一実施例構成図であり、半導体ディス
ク装置を示している。

図中、第１図で示したものと同一のものは同一の記号で
示してあり、１ａは半導体メモリ部１の半導体メモリで
あり、例えば大容量ＲＡＭで構成され、２５６メガバイ
トの容量を有するもの、１ｂはメモリアクセス制御回路
であり、半導体メモリ■をリード／ライトのためアクセ
スするためのもの、５は電源制御部であり、交流電源Ａ
Ｃより内部動作電圧を各部に供給するとともに、停電を
検出して、バックアップ電源ＤＣに切換えて電圧供給す
るもの、６は半導体ディスク制御部であり、上位のコン
ピュータのチャネル等にチャネルインターフェイスで且
つコンピュータと電源制御インターフェイスで接続する
もの、７は入出力／転送回路であり、半導体ディスク制
御部６及びメモリアクセス制御回路１ｂとの間でコマン
ド／データの入出力動作及びデータ転送動作を行うもの
、８ａはファンセンサであり、図示しない冷却ファンの
動作を検出するもの、８ｂは温度センサであり、内部回
路の温度検出を行うもの、９は異常検出部であり、ファ
ンセンサ８ａ及び温度センサ８ｂの検出信号を監視し、
ファンアラーム及び温度アラームの異常を検出するもの
である。

ＢＴＩ、Ｂｒ３、Ｂｒ３、Ｂｒ３はデータ転送バスであ
り、各データ転送回路３０〜３３とメモリアクセス制御
回路１ｂとの間でデータ転送等を行うためのもの、４０
は制御部４のマイクロプロセッサ（ＭＰＵ）であり、転
送制御等をプログラムの実行によって行うもの、４１は
制御部４のコントロールストレンジ（Ｃ３）であり、Ｍ
ＰＵ４０の実行するプログラムを格納するもの、ＢＳは
共通バスであり、ＭＰＵ４０とＣ３４１、電源制御部５
、各データ転送回路３０〜３３、異常検出部９、人出力
／転送回路７との間でコマンド／データのやりとりを行
うものである。

本実施例では、４つのデータ転送回路３０〜３３と、４
つの磁気ディスク装置２０〜２３とを備え、これらの半
導体メモリ１ａの仮想的に４分割されたものと対応して
いる。

一般に磁気ディスク装置の転送速度は、半導体メモリの
転送速度より遅いため、メモリアクセス制御回路１ｂは
各データ転送回路１ｂの転送要求を時分割制御すること
によって、並行動作を実行できる。

第３図は第２図構成のデータ退避／復元処理フロー図で
ある。

先づ、データの退避について、第３図（Ａ）により説明
する。

通常の動作は、チャネルインターフェイスに対し半導体
ディスク制御部６、入出力／転送回路７及びメモリアク
セス制御回路１ｂのルートで半導体メモリ１ａへ上位か
らのデータのライト又は上位へのデータの転送を行って
いる。

■　このような状態で、異常検出部９がファンセンサ８
ａ又は温度センサ８ｂの状態監視を行ない、ファンアラ
ーム又は温度アラームの異常を検出すると、共通バスＢ
Ｓを介しＭＰＵ４０にアラーム割込みを発生する。

■　ＭＰＵ４０は、この割込みを受けると、入出力／転
送回路７を閉塞し、共通バスＢＳを介し各データ転送回
路３０〜３３にデータ退避処理を指示する。

各データ転送回路３０〜３３は、予じめ半導体メモリ１
ａ４分割されたどのエリアをアクセスするかを指定され
ており、各々データ転送回路３０〜３３は、メモリアク
セス制御回路１ｂに対しデータ転送バスＢＴＩ〜ＢＴ４
を介して半導体メモリ１ａの対応エリアのデータの転送
要求を発する。

メモリアクセス制御回路１ｂは時分割制御によって各転
送要求に対し対応するエリアのデータをデータ転送バス
ＢＴＩ〜ＢＴ４に与え、各データ転送回路３０〜３３は
対応する磁気ディスク装置２０〜２３へこれを転送し書
込ませる。

磁気ディスク装置２０〜２３は、磁気ディスクにヘッド
によってデータを書込むため比較的速度が遅いため、メ
モリアクセス制御回路１ｂが時分割制御によって半導体
メモリ１ａをリードアクセスしてデータを転送しても、
磁気ディスク装置２０〜２３には、その速度に合わせて
次々と対応するエリアのデータが与えられる。

■　このようにして、各データ転送回路３０〜３３は半
導体メモリ１ａの対応するエリアのデータを全て受け、
磁気ディスク装置２０〜２３に格納し終了すると、共通
バスＢＳを介し退避処理完了をＭＰＵ４０に通知する。

ＭＰＵ４０は、全データ転送回路３０〜３３がらの退避
処理完了通知を受けると、共通バスＢＳを介し電源制御
部５に対し電源切断指示を発し、これによって装置のＮ
源が切断される。このようにしてデータ転送回路３０〜
３３が半導体メモリ１ａの分割された対応エリアのデー
タを並行動作によって退避し、退避処理時間が大幅に、
この例では約１／４に短縮できる。

従って、ファンアラームや温度アラームの如き、緊急に
退避処理しないと、回路素子が破壊されてしまう場合で
も、確実にデータの退避が実行できる。

同様に、停電の場合の異常時においても、ＭＰＵ４０は
電源制御部５からの停電検出割込みによって同様に並列
退避動作する。この場合、電源制御部５はバンクアンプ
電源ＤＣに切換えて電源供給を持続するが、バンクアン
プ電源は一般に電池で構成され、その持続時間がそれ程
長くないから、停電の場合でも並列退避による時間短縮
効果は大きい。

次に、データ退ｊ２ｍのデータ復元について第３図（Ｂ
）により説明する。

■　ＭＰＵ４０は電源制御部５からの電源オン信号を共
通バスＢＳを介して受けるか、又は上位から電源供給時
に半導体ディスク制御部６及び入出力／転送回路７より
共通バスＢＳを介して復元命令を受けると、復元処理を
開始する。

■　ＭＰＵ４０は各データ転送回路３０〜３３にデータ
復元処理を指示する。

これによって各データ転送回路３０〜３３は対応する磁
気ディスク装置２０〜２３からデータを取り出し、メモ
リアクセス制御回路１ｂにデータ転送バスＢＴＩ〜ＢＴ
４を介しライト要求を発し、前述と同様にしてメモリア
クセス制御回路１ｂは時分割制御によって、各ライト要
求に対し磁気ディスク装置２０〜２３からのデータを半
導体メモリ１ａの対応エリアに書込む。

■　このようにして各データ転送回路３０〜３３は半導
体メモリ１ａの対応エリアに各磁気ディスク装置２０〜
２３の退避データを転送し終ると、ＭＰＵ４０に共通バ
スＢＳを介し復元処理完了を通知する。

ＭＰＵ４０は、各データ転送回路３０〜３３からの復元
処理完了通知を受けると、共通バスＢＳを介し入出力／
転送回路７の閉塞を解除し、更に入出力／転送回路７及
び半導体ディスク制御部６より上位へ準備完了報告を行
う。

これによって上位は半導体メモリｌａのアクセスが可能
となる。この場合も復元処理に要する時間は約１／４に
短縮され、上位の待ち時間も短縮できる。

（ｂｌ　　他の実施例の説明 上述の実施例では、４つのデータ転送回路３０〜３３及
び磁気ディスク装置２０〜２３を用いた例で説明したが
、複数であればよく、又不揮巾性記憶部２を磁気ディス
ク装置を例に説明したが、磁気バブルメモリ等の他の不
揮層性メモリであってもよい。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、半導体メモリ部に
対する不揮撥性記憶部のデータ退避／復元を並行動作に
より実行できるので、データ退避／復元を短時間で行う
ことができるという効果を奏し、大容量化してもデータ
退避／復元に長時間を要せず、又ファンアラーム等の早
急に電源を切断しなければならない事態が生じても、デ
ータの退避を確実に実行でき、係る半導体記憶装置のデ
ータネ揮撥化に対する信頬性を大幅に向上することがで
きる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３°図は第２図におけるデータ退避／復元処理フロー
図である。 図中、１−半導体メモリ部、 ２−・複数の不揮撥性記憶部、 ３−複数のデータ転送回路、 ４−制御部。

Claims (1)

1. 【特許請求の範囲】 上位から、アクセスされる半導体メモリ部（１）と、 該半導体メモリ部（１）のデータ退避のための複数の不
   揮撥性記憶部（２）と、 該半導体メモリ部（１）と該複数の不揮撥性記憶部（２
   ）とのデータ転送を実行する複数のデータ転送回路（３
   ）と、 該複数のデータ転送回路（３）の転送制御を行う制御部
   （４）とを有し、 該制御部（４）が該複数のデータ転送回路（３）を動作
   させて、該半導体メモリ部（１）と該複数の不揮撥性記
   憶部（２）とのデータ転送を並行動作させることを 特徴とする半導体記憶装置。