JPS62266776A - デ−タ検出エラ−率測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、磁気データ記録および記・億システム中のデ
ータ回復処理システムのテストおよび評価に関するもの
である。具体的ンこけ、本発明は、読取り処理中に生じ
るビット・エラー率をデータ・ウィンドウ・サイズの関
数として１ＦＩ１１定することに関するものである。

Ｂ、従来技術 一般的なディジタル磁気記憶７ステム中でのデータ回復
処理では、データ・ビットを表わす読取りパルスが検出
される間隔は、「データ・ウィンドウ」と呼ばｈる。雑
音のないチャネルを有し、かつ肥号間の干渉のない理想
的なンステムては、「ビットシフトＪは存在しない１．
すなわち、全てのペルスがデータ・ウィンドウの中央に
現われる。

しかし、実際のンステム、特に高密度配憶装置では、デ
ータ・ビットを表わす読取りパルスは、記録データの密
度とデータ信号内のそのようなデータのコード・パター
ンの結果として、データ・ウィンドウの中央に対してシ
フトされる。たとえば、■ＥＥＥトランザクションズ嗜
オン・マグネティックス（ＴＲＡＮＳＡＣ’ＭＯＮＳ　
　ＯＮ　　ＭＡＧＮＥＴＩＣ８）、Ｖｏｌ、　ＭＡＧ　
　１５　　Ｎｏ、３．１９７９年５月に掲載されたエリ
ツク・アールカツノ（Ｅｒ１ｃ　　Ｒ，Ｋａｔｚ　）お
よびトーマス・ジー・キャンペル（Ｔｈｏｍａｓ　　Ｇ
、Ｃａｍｐｂｅｌｌ　）　　の論文「磁気記録（でおけ
るエラー率に対するビットシフト分布の影響（Ｅｆｆｅ
ｃｔ　　ｏｆ　　ＢｉｔｓｈｉｆｔＤｉｓｔｒｉｂｕｔ
ｉｏｎ　　ｏｎ　　Ｅｒｒｏｒ　　Ｒａｔｅ　　ｉｎＭ
ａｇｎｅｔｉｃ　　Ｒｅｃｏｒｄｉｎｇ　）Ｊを参照の
こと。

相互作用によって誘導されるビットシフトに加えて、−
読取りパルスはさらに雑音によって誘導されるビットシ
フトをも受け易い。パルスがデータ・ウィンドウの外側
に出るほど十分シフトされた場合、それらのパルスはエ
ラーとしてカウントされる。一般にかなりの時間がかか
るそのようなエラー率を直接測定する代りに、そのよう
な情報を使って正しいエラー率？予測することができる
。

Ｃ１発明が解決しようとする問題点 、８己録ンステムは、データ・ウィンドウ・サイズの関
数々してエラー率を測定することによって直接評価する
ことができる。歴史的には、そのようなｉ＋＋定は冗長
で、時間がかかると共に費用がかかり、さらに、精度は
一般的に不十分である。米国特許！４３９４６９５号に
記載されたシステムでは、エラー率を得るための２つの
方法が記載されている。一方の装置では、生データがウ
ィンドウ・ジェネレータに印加され、そこで所定幅のウ
ィンドウがデータ・クロック速度で生成される。生デー
タは遅延素子にも印加され、そこでデータ・ウィンドウ
の前縁に対して所定量だけデータが遅延される。データ
信号を選択的に遅延させることにより、データ・ウィン
ドウは実効的に狭められる、ウィンドウが狭まると幾つ
かのデータ・ビットがウィンドウの外側にはみ出し、エ
ラー率の測定が可能となる。別の方法として、上記特許
にば、複雑なウィンドウ・ジェネレータにデータを直接
印加するためのシステムが記載されている。各ウィンド
ウ・ジェネレータは、ウィンドウ幅を徐々に減少させた
場合のエラー率の比較測定を行なうため、異なる幅のウ
ィンドウを生成する。

Ｄ１問題点な解決するための手段 本発明：でよれば、磁気データ記録システム中のデータ
・ウィンドウの幅が、単一電流を制御することにより、
完全ガータ・ウィンドウ内で減少される（すなわち、圧
縮される）。圧縮データ・ウィンドウは、完全データ・
ウィンドウ内で、それと同位相で対称的に生成される。

本発明による圧縮データ・ウィンドウは、電圧制御発振
器（ｖＣｏ）に対して７エーズロツクされ、ｖＣＯクロ
ック・ウィンドウ内に時間的（Ｃ対称的に配置される。

圧縮データ・ウィンドウは、ｖＣＯクロックに追従する
ので、エラー率測定は、従来技術の場合よりもはるかに
正確である。圧縮データ・ウィンドウは、その内部１（
含まれるデータ・ビットを選択的に受諾し、その他の全
てのデータ・ビットを拒絶するため、ＶＦＯによって用
いられる。

Ｅ、実施例 次に第１図を参照すると、本発明による圧縮データ・ウ
ィンドウを生成するためのシステムは、フェーズロック
・ループ（ＰＬＬ）９．　ブロック・データ・ウィンド
ウ・ジェネレータ１７および圧縮データ・ウィンドウ・
ゲート１８から唆る。

ＰＬＬ９は、位相弁別器１１を含み、位相弁別器１１ば
、入力データと、ｖＣＯ兼クコクロックライバ１６によ
り発生されたフィードバック・クロックとの間の位相差
を検出し、且つ再整形されたデータ信号ＲＤを発生する
。チャージ・ポンプ１２は、位相弁別器１１からの信号
（で応じてフィルタ１３を充電または放電する。フィル
タ１３は、必要とされるフェーズロック・ループの安定
性をも介らす。バッファ増１福器１４は、フィルタ１３
から受け取った信号に対する低インピーダンス、躯動能
力？クロック・ドライバ１６に与える２、最後に、ｖＣ
Ｏ兼クコクロックライバ１６は、電圧制御発振器（ｖＣ
Ｏ）１５および関連する駆動回路を備えている。具体的
には、ＰＬＬ９は、１９７２年にパン・ノスタンド・ラ
インホールド・カンパ＝−（Ｖａｎ　　Ｎｏ５ｔａｎｄ
　　ＲｅｉｎｈｏｌｄｅｏｍＤａｎＹ）から発行された
アラン・ビー・グレーペネ（Ａｌａｎ　　Ｂ、Ｇｖｅｂ
ｅｎｅ　）による「アナログ集積回路設計（Ａｎａｌｏ
ｇ　　Ｔｎｔｅｇｖａｄｔａｄｃｉｖｃｕｉｔ　　ｒ）
ｅｓｉｇｎ　）Ｊの第２９８−３２６頁に２載されてい
るそのようなループに類似している。

ブロック・データ・ウィンドウ・ジェネレータ１７は、
圧縮データ・ウィンドウ・ゲート１８を制御して、圧縮
データ・ウィンドウを導き出すために使用されるデータ
・ブロッキング信号Ｗを生成するための、第２Ｂ図およ
び第２Ｃ図に示す回路を備えている。第２Ｄ図に示す圧
縮データ・ウィンドウ・ゲート１日用回路は、クロック
標準化データ（ＤＳＴＣ）信号を生成するための論理制
御信号ＧＤを発生する。この回路は本発明には含まれな
い。

ＰＬＬ９は、入力データ・ビットを受け取り、そねに対
してロツクジれる。従って、ｖＣＯ兼クコクロックライ
バ１６によって発生される信号は、データが受け取られ
ている間は、そのようなビットによって明確に定義され
る。ブロック・データ・ウィンドウ・ジェネレータ１７
から発生する信号Ｗは、再整形＜ｈたデータ信号ＲＤと
共に圧縮データ・ウィンドウ・ゲート１８に与えられる
。

このゲート１日は、圧縮データ・ウィンドウ内部に含ま
れるデータを選択的て受諾し、そね以外のデータを全て
拒絶する。従って、圧縮データ・ウィンドウが小さけね
ば小さいほど、データ検出エラー率は高くなり、その逆
も同様である。位相弁別器１１から発生づれる再整形さ
れたデータ信号ＲＤは一定のパルス幅を有し、位相弁別
処理の一部分として誘導される。

本発明によれば、ＶＣＯ１５は、第２Ａ図に示すデータ
・ウィンドウ圧縮回路２２を追加して改造された通常の
ＶＣＯ回路から成る。ＶＣＯ１５は、１９７２年にバ／
・ノスタンドｅラインボールド・カンパニーから発行さ
れたアランビー−グレーベネによる「アナログ集積回路
設計コの第３１３−３１５頁に言己載されているそのよ
うな回路と同じ方式で従来と同様に出力信号を発生する
。

改造きねた回路では、ノードＮでの電圧がノードＡでの
電圧に追従するように、トランジスタ１および３がトラ
ンジスタ６に対するエミッタ・フォロワ段を形成する。

同様に、ノードＱおよび２での電圧がノードＢでの電圧
に追従するように、トランジスタ２および３がトランジ
スタ７に対するエミッタ・フォロワ段を形成する。

抵抗Ｒ１は、全データ・ウィンドウ内で圧縮データ・ウ
ィンドウが対称になるように能動的にトリミングされ、
全データ・ウィンドウはシステム・クロック周波数によ
り決定される。抵抗Ｒ６は公称値に受動的にトリミング
される。その後で、端子２５が接地されると、Ｒ７が所
期のｖＣＯ中心周波数に対して能動的Ｋ　）　ｌｊ　ミ
ンクされる。通常の動作中、バッファ増幅器１４からの
フィードバック・エラー電圧Ｖｅが端子２５に印加さね
て、下記の関係式に従ってｖＣＯ出力信号周波数を変（
ＩＣさせる。

△ｆｏ＋：　　Ｖｅ 「能動的にトリミングされる」とは、動作回路によって
発生される波形を監祈しながら、抵抗の値を調節するこ
とを意味する。「受動的にトリミングされる１とは、回
路が動作していない間に、抵抗が一定値に調節されるこ
とを意味する１、トランジスタ５のエミッタでの電流を
調節子ると、圧縮データ・ウィンドウの幅が全データ・
ウィンドウの幅に対して制御される。Ｒ１が適切にトリ
ミングさねた後、トランジスタ５のエミッタに流入する
電流を選択的に制御することにより、ノードＮめ電圧と
ノードＱ（ｉｒｃはノード２）の電圧との間の電圧差を
、直線的に変化させることがで六る。

ノードＮだおける信号の波形を第３図１で示す。

ピークピーク電圧ＶＴは、電圧ＶＤおよびＶＵの和であ
る。ＶＤは、ノードＡの電圧が追従しようとするＶＣＯ
１５の通常の動作に必要なノードＢでの容量性再生を表
わす。電圧ＶＵは、ノードＡで発生された容量性ブース
トを表わす。電圧ＶＵは、ノードＡで発生された容量性
ブーストを表わす。電圧レベルＮ１は、　　”ＢＥ−■
３Ｒ４にほぼ等しい量だけノードＡでの電圧レベルから
偏倚しているが、コンデンサＣに対する充電電流がノー
ドＡからノードＢに流れるときの波形Ｎの直流電圧であ
る。

ＶＤは、トランジスタ６およびＺ中での漏れのため、Ｖ
Ｕよりも犬きく、△ＶはＶＤとＶＵとの間の差である。

すなわち、 ＶＤミＶＵ＋△Ｖ　　および ＶＴ：ＶＤ＋ＶＵ 第４図で、波形ＱおよびＺは、それぞれノードＱおよび
２における電圧波形を表わす。常圧レベルＱ１およびｚ
ｌは、そわぞれ−ｖＢｏ−（■１十ｒ　２　）　Ｒ２お
よび−ＶＢＦ　　（１１＋Ｉ　２　）　Ｒ２−ｒ１Ｒ３
に等しい量だけノードＢでの直流電圧レベルから偏倚し
ているが、コンデンサＣに対する充電電流がノードＢか
らノードＡに流れるときのそれぞれの波形の直流電圧で
ある。

第５図は、本発明の圧縮データ・ウィンドウを生成する
ための第２Ａ図、第２Ｂ図および第２Ｃ図の回路の動作
中の第３図および第４図の信号のタイミング関係を示す
。

演５図の波形ＷＳおよびＷＲは、波形Ｎ％Ｑおよび２に
応じて１ｍ２Ｂ図の回路により発生される。

第２Ｂ図において、入力Ｔ１、〒３およびＴ１、〒３は
、システムがいつ圧縮データ・ウィンドウ・モードで動
作するかを決定する差動信号である。

システムが圧縮データ・ウィンドウ・モードで動作して
いるときは、信号’ｒ１（’ｒ３）は高レベルであり、
〒　（〒３）は低レベルである。ノードＮがノードＱよ
りも高い電圧にあるときのみ、信号ＷＳは高レベルであ
ｐ、ｗｓは低レベルである。

同様に、ノードＺがノードＮよシも高い電圧だあるとき
のみ、信号ＷＲは高レベルであり、ＷＲは低レベルであ
る。

第５図の波形Ｗは、波形ＷＳ、ＷＳ、ＷＲおよびＷｌに
応じて第２Ｃ図の回路により発生される。

この回路はラッチ回路である。「セット、１条件はＷ（
セット）＝ｗＳ、’ｒ３であり、「リセット」条件はＷ
（リセット）＝ＷＲ−Ｔ５＋Ｔ３である。

細流バイアスが、回路の動作に対する過渡信号の影響を
抑制する。

再び第５図を参照すると、圧縮データ・ウィンドウに関
係する波形Ｗの幅は、完全データ・ウィンドウの幅、す
なわち、システム・クロック信号の１サイクルよりも小
さい。波形Ｗの幅は、波形Ｎと波形Ｑおよび２との間の
オフセットΔＭを変えることにより、連続的に変化上せ
ることができる。波形ＱおよびＺの間における直流電圧
レベルの差であるオフセットΔＸは一定であり、電流■
１が流れる抵抗ＲおよびＲ３の値により固定されている
。

前述のように、波形Ｗのパルス幅は、オフセットΔＭを
変えることによって変わる。オフセットΔＭは、ノード
Ｑおよび２の直流レベルをノードＮの直流レベルに対し
て変えることＫより変更される。ノードＱおよび２の相
対直流電圧レベルは、Ｒ１の値を調節することにより設
定される。

８Ｍを調節すると、データ・ウィンドウの幅が連続的に
制御される。再び第２Ａ図を参照すると、圧縮ウィンド
ウ制御回路２９からトランジスタ５のエミッタに通じる
線２７に生じる制御信号によって８Ｍが調節される。こ
の制御信号は、ヒユーレット・パラカード（Ｈｅｗｌｅ
ｔｔ−Ｐａｃｋａｒｄ　）社製のＴ（Ｐモデル３４９Ａ
データ収集制御装置等の通常の電流デジタル・アナログ
変換器（ＤＡＣ）から誘導される。

次に第６図を参照すると、本発明に従って、圧縮データ
・ウィンドウ内のデータを検出するため、再整形された
入力データがブロック・データ・ウィンドウ信号（すな
わち、波形Ｗ）と結合されて、データ・ビットが受け入
れられた場合は、対応するＤＳＴＣパルスを発生するた
めの制御信号が生じる。逆に、データ・ビットが阻止さ
れた場合は、対応するＤＳＴＣ信号は生じない。阻止の
効果があがるには、入力データ・パルスのパルス幅が一
定であることが必要である。この明細書の他のところで
述べたように、そのような一定のパルス幅は、位相弁別
器１１によシその通常の動作の一部として発生される。

ＤＳＴＣパルスは、圧縮データ・ウィンドウ・ゲート１
８によって生成される信号ＧＤに応答して発生される。

ＤＳＴＣパルスの生成は、本発明には含まれない。再整
形されたデータ・パルスＲＤおよび波形Ｗに応じて制御
信号ＣＤを発生するデータ・ウィンドウ・ゲート１８用
回路を第２Ｄ図に示す。動作時には、再整形されたデー
タ信号ＲＤが高レベルであり、少なくともＷＴ（後で定
義される）だけブロック・データ・ウィンドウ信号Ｗに
オーバラップするとき、信号ＲＤが受け入れられ、信号
ＣＤが高レベルになる。信号ＲＤとＷとのオーバラップ
がＷＴよりも小すい場合は、信号ＲＤは阻止され、信号
ＧＤは低レベルに留る。

データ・パルスＡの幅ＰＷがＷＴよりも大きく、かつデ
ータ・パルスＡが到着するとき波形ＷＩｃオーバラップ
する場合は、データ・パルスＡの立上りが圧縮データ・
ウィンドウの立上りを定義する。

データ・パルスＡおよびＢのパルス幅は、対称性のだめ
等しい。本発明のシステムは、第６図のＰＷ′で示さね
る様な広い幅のデータ・パルスＡを２つの連続したウィ
ンドウ内に含まれるものとして解釈するので、下記の関
係式を充たさなければならない。

ΔＷＢｍ、ｎ＋２ＷＴ′２ＰＷ＞ＷＴ　　　　　　（１
）ただし、ＰＷはデータ・パルスの一定の再ｌ形さねた
パルス幅、ＷＴはＲＤとＷの最小オーバラップ　ΔＷＢ
　　、　　は最小データ・ブロッキング　Ｉ　ｎ 間隔である。

再び第２Ａ図および第５図を参照すると、ｖＣＯ１５内
の充電電流および放電電流は一定でかつ同°じ大きさな
ので、波形Ｑ、ＺおよびＮの電圧および時間は直線的に
関係づけられる。対称性のため、クロック・ウィンドウ
堺界の立上りとデータ・パルスＡの立上りとの間の時間
差ΔＡは、クロック・ウィンドウ堺界の立下りとデータ
・パルスＢの立上りとの間の時間差ΔＢに等しい。デー
タ・パルスＡおよびＢは、異なる２つの瞬間に再整形さ
れたデータ・パルスＲＤになり、圧縮データ・ウィンド
ウ論理をトリガするのに丁度十分なＷＴだけ波形Ｗにオ
ーバラップする。従って、ΔＡ＝ΔＢの場合、 Ｋ　（ＶＵ＋ΔＭ　）　＋　Ｄ　−（ＰＷ−ＷＴ　）　
＝Ｋ　（Ｖ　Ｄ＋ΔＭ）−ＡＸ−１）＋ＷＴ　　　　　
　　　　　　　　（２）であり、従って、次式が成立す
る。

△ＸミＫＡＵ十ＰＷ＋２ＷＴ−２［）＝定義）０　　（
３）だだし、Ｄは、「セット」遷移および「リセット」
遷移に対する遅延が等しいと仮定したときの、第２Ｃ図
の回路から成るラッチの遅延であシ、Ｋは、コンデンサ
Ｃの充電／放電速度の勾配を表わす定数である。

ΔＶはＶＤ−ＶＵに等しいので、ΔＸは、対称性を維持
するため、ゼロよりも大きい定数に等しくなければなら
ない。圧縮データ・ウィンドウは、Ｒの値を調節して電
流■１を制御することによす、完全データ・ウィンドウ
に対して対称になるようにトリミングすることができる
。圧縮データ・ウィンドウの対称性は、電流■２に無関
係なままとなる。

引き続き、第２図および第５図を参照すると、６Ｍは次
式で与えられる。

ΔＭ＝　（Ｉ　　＋ｒ　　）Ｒ（１３Ｒ４）””ｒ　３
Ｒ４−Ｉ　１Ｒ２−Ｉ　２Ｒ，２（４）本発明により発
生さｈる圧縮データ・ウィンドウの完全データ・ウィン
ドウに対する縮小率は以下のように計算することができ
る。

△Ａ 縮小率（蛎）＝■了・１００ △Ａ ＝汀・１０　［１（５） Ｋ（ＶＵ＋６Ｍ）＋Ｄ−（ＰＷ＋ＷＴ）、１ｏｑ（６）
Ｋ−ＶＴ にＩ　２　　　　　　　　　　　　　　　　　　　　（
８）従って、データ・ウィンドウの縮小率は、第６図に
示すように、制御電流Ｉ２に正比例する。

第２Ａ図の抵抗Ｒ１を能動的にトリミングすることによ
り対称性が得られる。次に第５図を参照するとこのトリ
ミングは、波形Ｑおよび２の間の直流オフセット△Ｘを
変更する。■２の電流レベルが一定の場合、これは正に
△Ｘの値を変更して外部制御により対称性に自由度をも
たらすことがｏＴ能であるというこ七である。

本発明の圧縮データ・ウィンドウは、ＲＤをそのいずれ
かの端部で対称的に阻止することにより、完全データ・
ウィンドウ内に形成される。ＲＤは、ＷのΔＷＢ　　　
部分がＲＤにオーバラップすると　１　ｎ き阻止され、圧縮データ・ウィンドウ・ゲート１８によ
って結合される。従って、阻止されなかったデータＧＤ
は、圧縮データ・ウィンドウ内に含まれるデータを表わ
す。そのような圧縮データは次に、データ検出エラー率
をデータ・ウィンドウ内のデータ・ビット分布と相関さ
せるための基礎とｔＩ゛る。

Ｆ１発明の効果 本発明の圧縮データ・ウィンドウの幅は、電流駆動ディ
ジタル・アナログ変換器（ＤＡＣ）により直線的に変更
することができる。このようにして、データ検出エラー
率七データ・ウィンドウ七の幅の間の相関、およびデー
タ・ウィンドウ内のデータ・ビット分布を得ることがで
きる。従って、本発明の圧縮データ・ウィンドウは、そ
のような記悄装置の評価、そのような磁気装置の製造ス
クリーン・テスト、そのような装置の現場でのグレード
アップのために有用である。

【図面の簡単な説明】

第１図は本発明の原理に従って圧縮データ・ウィンドウ
を生成するためのシステムのブロック図、第２Ａ図は第
１図のシステムで使用するため改造された電圧制御発振
器の概略図、第２Ｂ図は第１図のシステムで使用するた
めのブロック・データ・ウィンドウ・ジェネレータの一
部分の概略図。 第２Ｃ図は第１図のシステムで使用するためのブロック
・データ・ウィンドウ・ジェネレータの別の一部分の概
略図、第２Ｄ図は第１図のシステムで使用するための圧
縮データ・ウィンドウ・ゲート回路の概略図、筆３図は
Ｆ２Ａ図の回路のノードＮで発生される信号波形のタイ
ミング図、第４図はＩＥ２Ａ図の回路のノードＱおよび
Ｚで発生される信号波形のタイミング図、第５図は第３
図および第４図の信号波形、ならびに第２Ｂ図および第
２Ｃ図の回路により発生される信号波形のタイミング図
、第６図は第１図のシステムにより生成される圧縮デー
タ・ウィンドウおよびそれに関連する波形のタイミング
図である。 ９・・・・フェーズロック−ループ、１１・・・・位相
弁別器、１６・・・・ｖＣＯ兼クコクロックライバ、１
７・・・・ブロック・データ・ウィンドウ・ジェネレー
タ、１８・・・・圧縮データ・ウィンドウ・ゲート。 ｆｌＪ人　インターナシジルいビジネス・マンーンズ・
コーポリーンヨントＩＧ、　ノυ 口Ｇ、　４ ０Ｇ、　５

Claims (1)

1. 【特許請求の範囲】 データ信号に応じてタイミング信号を生じる第１の手段
   と、 上記第１の手段に接続されていて、上記タイミング信号
   及び上記データ信号に応じて一定幅の複数のパルスを含
   むテスト信号を生じる第２の手段と、 上記第１の手段に接続されていて、上記タイミング信号
   に関してテスト・ウィンドウの幅を制御するための制御
   信号を生じる第３の手段と、上記第２及び第３の手段に
   接続されていて、上記制御信号に応じて上記テスト信号
   のパルスを選択的に受け入れるか又は拒絶することによ
   ってテスト・ウィンドウを生じる第４の手段と、 を有するデータ検出エラー率測定装置。