JPH0828061B2 - パルス幅変調デ−タのクロッキング方法 - Google Patents
パルス幅変調デ−タのクロッキング方法Info
- Publication number
- JPH0828061B2 JPH0828061B2 JP62057030A JP5703087A JPH0828061B2 JP H0828061 B2 JPH0828061 B2 JP H0828061B2 JP 62057030 A JP62057030 A JP 62057030A JP 5703087 A JP5703087 A JP 5703087A JP H0828061 B2 JPH0828061 B2 JP H0828061B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trailing edge
- leading edge
- leading
- edge signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/08—Code representation by pulse width
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、データを読み取り又は書き込み中のデータ
記録チャネルにおけるパルス幅変調化データのクロッキ
ング方法に係る。
記録チャネルにおけるパルス幅変調化データのクロッキ
ング方法に係る。
B.従来技術 パルス幅変調化データとは、記録媒体上でのデータの
表現としての複数(例えば、1対)の遷移が、1つのデ
ータ・ビット「1」又は「0」に相当するデータの形式
をいう。すなわち、非遷移が、「0」及び「1」のいず
れかに対応する。このように、非遷移の状態が情報を担
持しているので、遷移相互間で発生した非遷移の数を検
出するためには、クロック信号を使用してタイミング・
ウインドウ(データ・セル)の幅を明らかにする必要が
ある。このクロック信号は、データ・イン信号と同期し
なければならず、この同期は、普通は位相ロック・ルー
プによって行われる。好例が、米国特許第3,804,992号
に教示されている。
表現としての複数(例えば、1対)の遷移が、1つのデ
ータ・ビット「1」又は「0」に相当するデータの形式
をいう。すなわち、非遷移が、「0」及び「1」のいず
れかに対応する。このように、非遷移の状態が情報を担
持しているので、遷移相互間で発生した非遷移の数を検
出するためには、クロック信号を使用してタイミング・
ウインドウ(データ・セル)の幅を明らかにする必要が
ある。このクロック信号は、データ・イン信号と同期し
なければならず、この同期は、普通は位相ロック・ルー
プによって行われる。好例が、米国特許第3,804,992号
に教示されている。
C.発明が解決しようとする問題点 磁気記録のような通常の環境では、パルス幅変調化記
録は、均一となる(すなわち、一の記録の全体を通して
同じような精度と定義を有する)傾向がある。データ遷
移は、クロックを基準として、同じ方向に且つ小さな量
だけシフトする傾向がある。従って、データ・イン信号
の時間シフトを追跡するように、位相ロック・ループに
よってクロックを制御することができる。
録は、均一となる(すなわち、一の記録の全体を通して
同じような精度と定義を有する)傾向がある。データ遷
移は、クロックを基準として、同じ方向に且つ小さな量
だけシフトする傾向がある。従って、データ・イン信号
の時間シフトを追跡するように、位相ロック・ループに
よってクロックを制御することができる。
光学式記録装置では、データの表現が、光を反射する
ピット(マーク又はスポット)の前縁及び後縁であれ、
変化する磁気又は光磁気特性の領域のサイズであれ、多
くの要因が、単一記録におけるデータの表現のサイズに
変動をもたらす。この結果、パルス幅変調化データ中の
遷移が、記録特性によってかなりシフトすることがあ
る。かかる記録シフトは、データの情報内容とは無関係
である。
ピット(マーク又はスポット)の前縁及び後縁であれ、
変化する磁気又は光磁気特性の領域のサイズであれ、多
くの要因が、単一記録におけるデータの表現のサイズに
変動をもたらす。この結果、パルス幅変調化データ中の
遷移が、記録特性によってかなりシフトすることがあ
る。かかる記録シフトは、データの情報内容とは無関係
である。
前縁のデータ遷移と後縁のデータ遷移では、記録シフ
トが反対の方向にある。実際、パルス幅は、タイミング
又は情報の変化ではなく、記録現象の変動によって変化
する。こうした予想外のパルス幅の変動のため、位相ロ
ック・ループによってクロックをデータに対して正確に
同期させることが困難となるので、これらの遷移からデ
ータを復号するのに記録チャネル中で使用されるタイミ
ング・ウインドウを整列させることが困難となる。
トが反対の方向にある。実際、パルス幅は、タイミング
又は情報の変化ではなく、記録現象の変動によって変化
する。こうした予想外のパルス幅の変動のため、位相ロ
ック・ループによってクロックをデータに対して正確に
同期させることが困難となるので、これらの遷移からデ
ータを復号するのに記録チャネル中で使用されるタイミ
ング・ウインドウを整列させることが困難となる。
前述のように、前縁と後縁とを互いに反対方向に大幅
にシフトさせる潜在的な要因には、一定しないレーザ出
力、焦点誤差、トラッキング誤差、記録媒体の組成、レ
ーザのドウェル時間(レーザの書き込み電流がオンにな
っている時間)、記録媒体の感度などがある。こうした
要因の変動によって、ピットの前縁及び後縁でタイミン
グの変動が起こる。例えば、レーザ出力が大き過ぎる
か、又は記録媒体の感度が予想より僅かに高い場合は、
ピットが所期のものより大きくなるために、ピットの前
縁が予想よりも早く現われることがある。また、記録媒
体の状態が同じである場合、ピットの後縁が予想よりも
遅く現れることがあり、そうすると、これらの前縁及び
後縁を検出するタイミングを設定することが難しくな
る。位相ロック・ループ中でクロックを調整して、タイ
ミング・ウインドウをどちらかの方向に移動させるだけ
では、こうした予想外のパルス幅の変動を補償できず、
従ってデータを検出する際に多数のエラーが発生する。
にシフトさせる潜在的な要因には、一定しないレーザ出
力、焦点誤差、トラッキング誤差、記録媒体の組成、レ
ーザのドウェル時間(レーザの書き込み電流がオンにな
っている時間)、記録媒体の感度などがある。こうした
要因の変動によって、ピットの前縁及び後縁でタイミン
グの変動が起こる。例えば、レーザ出力が大き過ぎる
か、又は記録媒体の感度が予想より僅かに高い場合は、
ピットが所期のものより大きくなるために、ピットの前
縁が予想よりも早く現われることがある。また、記録媒
体の状態が同じである場合、ピットの後縁が予想よりも
遅く現れることがあり、そうすると、これらの前縁及び
後縁を検出するタイミングを設定することが難しくな
る。位相ロック・ループ中でクロックを調整して、タイ
ミング・ウインドウをどちらかの方向に移動させるだけ
では、こうした予想外のパルス幅の変動を補償できず、
従ってデータを検出する際に多数のエラーが発生する。
D.問題点を解決するための手段 本発明によれば、予想パルス幅からの変動を検出する
ために、データ・イン信号中の前縁及び後縁の遷移が監
視される。一旦、かかるパルス幅の変動が検出される
と、このパルス幅は予想パルス幅へ復元される。かかる
パルス幅の復元機能は、データ・イン信号の前縁及び後
縁における同時的な位相シフトを追跡する、位相ロック
・ループ中に組み込まれている。その結果、この位相ロ
ック・ループは、記録チャネル中のデータ復号回路が使
用すべき正確なデータ・アウト信号とデータ・クロック
・アウト信号を生成する。
ために、データ・イン信号中の前縁及び後縁の遷移が監
視される。一旦、かかるパルス幅の変動が検出される
と、このパルス幅は予想パルス幅へ復元される。かかる
パルス幅の復元機能は、データ・イン信号の前縁及び後
縁における同時的な位相シフトを追跡する、位相ロック
・ループ中に組み込まれている。その結果、この位相ロ
ック・ループは、記録チャネル中のデータ復号回路が使
用すべき正確なデータ・アウト信号とデータ・クロック
・アウト信号を生成する。
このパルス幅の復元機能を行うため、位相ロック・ル
ープを使用して、データ・イン信号の前縁の遷移及び後
縁の遷移の予想位置が確立される。これらの予想位置が
確立されると、位相差検出器が、予想パルス幅かの実際
のパルス幅の変動分を検出する。この変動分情報をフィ
ードバックして、縁縁信号と後縁信号の位置を調整する
ことにより、データ・イン信号のパルス幅が予想パルス
幅へ復元される。
ープを使用して、データ・イン信号の前縁の遷移及び後
縁の遷移の予想位置が確立される。これらの予想位置が
確立されると、位相差検出器が、予想パルス幅かの実際
のパルス幅の変動分を検出する。この変動分情報をフィ
ードバックして、縁縁信号と後縁信号の位置を調整する
ことにより、データ・イン信号のパルス幅が予想パルス
幅へ復元される。
好ましい1つの実施例では、第1の単一ショット・マ
ルチバイブレータ(以下「単一ショット」と略称)がデ
ータ・イン信号の前縁でトリガされ、第2の単一ショッ
トがデータ・イン信号の後縁でトリガされる。データ・
イン信号の検出に使用される通常の位相ロック・ループ
から交互に現れる加速信号及び減速信号の和として、幅
訂正信号が生成される。次に、この幅訂正信号を使用し
て、データ・イン信号の前縁又は後縁に作用する前記単
一ショットのうちの1つから生ぜられる出力パルスの持
続時間を変更して、位相ロック・ループ中でデータ・イ
ン信号の前縁及び後縁を確立する。
ルチバイブレータ(以下「単一ショット」と略称)がデ
ータ・イン信号の前縁でトリガされ、第2の単一ショッ
トがデータ・イン信号の後縁でトリガされる。データ・
イン信号の検出に使用される通常の位相ロック・ループ
から交互に現れる加速信号及び減速信号の和として、幅
訂正信号が生成される。次に、この幅訂正信号を使用し
て、データ・イン信号の前縁又は後縁に作用する前記単
一ショットのうちの1つから生ぜられる出力パルスの持
続時間を変更して、位相ロック・ループ中でデータ・イ
ン信号の前縁及び後縁を確立する。
別の好ましい実施例では、前縁の遷移及び後縁の遷移
がカウンタへ供給され、そこで両遷移の間のクロック・
パルスがカウントされる。カウントされた実際のパルス
数から予想パルス数が差し引かれる。両者のカウント差
を表す値が低域フィルタを通され、数個の遷移期間にわ
たってその値が平均される。低域フィルタを通された値
は、その後、前記の実施例と同様に単一ショットへ送ら
れるか、又は正及び負の移相器へ送られる。かる正及び
負の移相器が与える位相シフトは、別個の前縁及び後縁
データ回復クロックがそれぞれ使用する。
がカウンタへ供給され、そこで両遷移の間のクロック・
パルスがカウントされる。カウントされた実際のパルス
数から予想パルス数が差し引かれる。両者のカウント差
を表す値が低域フィルタを通され、数個の遷移期間にわ
たってその値が平均される。低域フィルタを通された値
は、その後、前記の実施例と同様に単一ショットへ送ら
れるか、又は正及び負の移相器へ送られる。かる正及び
負の移相器が与える位相シフトは、別個の前縁及び後縁
データ回復クロックがそれぞれ使用する。
E.実施例 E1.パルス幅復元回路(実施例) 第1図を参照するに、記録媒体上のパルス幅変調化記
録信号から読み取られたデータ・イン信号が、線10を介
してNANDゲート12へ送られる。またその反転信号が線14
を介してNANDゲート16へ送られる。NANDゲート12及び16
は、データ・イン信号を通過させるように、フリップ・
フロップ32によってイネーブルされる。従って、一の時
点では、NANDゲート12及び16のうち、一方のNANDゲート
しかイネーブルされない。NANDゲート12がイネーブルさ
れると、データ・イン信号の前縁を通過させ、NANDゲー
ト16がイネーブルされると、データ・イン信号の後縁を
通過させる。
録信号から読み取られたデータ・イン信号が、線10を介
してNANDゲート12へ送られる。またその反転信号が線14
を介してNANDゲート16へ送られる。NANDゲート12及び16
は、データ・イン信号を通過させるように、フリップ・
フロップ32によってイネーブルされる。従って、一の時
点では、NANDゲート12及び16のうち、一方のNANDゲート
しかイネーブルされない。NANDゲート12がイネーブルさ
れると、データ・イン信号の前縁を通過させ、NANDゲー
ト16がイネーブルされると、データ・イン信号の後縁を
通過させる。
NANDゲート12及び16は、単一ショット18及び20へそれ
ぞれ接続されている。単一ショット18及び20からの前縁
信号及び後縁信号は、NORゲート26を通過して、フリッ
プ・フロップ32をトリガする。実際には、前縁信号及び
後縁信号がフリップ・フロップ32をトリガする前に、単
一ショット18及び20がこれらの前縁信号及び後縁信号を
遅廷させる。さらに、単一ショット20の出力パルスはそ
の持続時間が可変であるので、これを利用すると、前縁
信号と後縁信号の間のタイミングを調整することができ
る。この機能は、後で説明するようにデータ・イン信号
のパルス幅を復元するのに使用される。
ぞれ接続されている。単一ショット18及び20からの前縁
信号及び後縁信号は、NORゲート26を通過して、フリッ
プ・フロップ32をトリガする。実際には、前縁信号及び
後縁信号がフリップ・フロップ32をトリガする前に、単
一ショット18及び20がこれらの前縁信号及び後縁信号を
遅廷させる。さらに、単一ショット20の出力パルスはそ
の持続時間が可変であるので、これを利用すると、前縁
信号と後縁信号の間のタイミングを調整することができ
る。この機能は、後で説明するようにデータ・イン信号
のパルス幅を復元するのに使用される。
フリップ・フロップ32からの線34及び36上に現れる相
補出力は、第2のフリップ・フロップ40へ送られる。フ
リップ・フロップ40は、線42及び44上に相補的なデータ
・アウト信号を出力し、そしてフリップ・フロップ32か
らの内容を受け取るように、線68上のデータ・クロック
・アウト信号によってトリガされる。データ・クロック
・アウト信号は、以下で説明する位相ロック・ループに
よって生成される。
補出力は、第2のフリップ・フロップ40へ送られる。フ
リップ・フロップ40は、線42及び44上に相補的なデータ
・アウト信号を出力し、そしてフリップ・フロップ32か
らの内容を受け取るように、線68上のデータ・クロック
・アウト信号によってトリガされる。データ・クロック
・アウト信号は、以下で説明する位相ロック・ループに
よって生成される。
線28上に現れるNORゲート26の出力は、位相検出器50
にも送られる。位相検出器50は、線28上の信号と、電圧
制御発信器(VCO)66から線68を介して送られるデータ
・クロック・アウト信号との位相差を比較する。位相検
出器50は、線56を介して加速信号を、また線58を介して
減速信号を充電ポンプ62へ送る。充電ポンプ62は、加速
信号又は減速信号に応じて、フィルタ64へ送る電流を増
減する。フィルタ64は、加速信号と減速信号を累積して
平均を出す。フィルタ64は、電流を電圧へ変換するコン
デンサを備えている。フィルタ64からの電圧が、VCO66
からのデータ・クロック・アウト信号の周波数を制御す
る。
にも送られる。位相検出器50は、線28上の信号と、電圧
制御発信器(VCO)66から線68を介して送られるデータ
・クロック・アウト信号との位相差を比較する。位相検
出器50は、線56を介して加速信号を、また線58を介して
減速信号を充電ポンプ62へ送る。充電ポンプ62は、加速
信号又は減速信号に応じて、フィルタ64へ送る電流を増
減する。フィルタ64は、加速信号と減速信号を累積して
平均を出す。フィルタ64は、電流を電圧へ変換するコン
デンサを備えている。フィルタ64からの電圧が、VCO66
からのデータ・クロック・アウト信号の周波数を制御す
る。
要素50、62、64及び66からなる構成は、充電ポンプ式
位相ロック・ループとして周知である。かかるループ
は、データ・イン信号中の前縁の遷移と後縁の遷移によ
る同時的な時間シフトを追跡するために、データ・クロ
ック・アウト信号68を生成する基準手段である。線68上
のデータ・クロック・アウト信号は、フリップ・フロッ
プ40をトリガする。線42及び44上の相補的なデータ・ア
ウト信号と線68上のデータ・クロック・アウト信号は、
復号回路(図示せず)がパルス幅変調化データを2進デ
ータへ変換するために使用する。
位相ロック・ループとして周知である。かかるループ
は、データ・イン信号中の前縁の遷移と後縁の遷移によ
る同時的な時間シフトを追跡するために、データ・クロ
ック・アウト信号68を生成する基準手段である。線68上
のデータ・クロック・アウト信号は、フリップ・フロッ
プ40をトリガする。線42及び44上の相補的なデータ・ア
ウト信号と線68上のデータ・クロック・アウト信号は、
復号回路(図示せず)がパルス幅変調化データを2進デ
ータへ変換するために使用する。
データ・イン信号のパルス幅を復元するために、線56
及び58上の加速信号及び減速信号は、位相差検出器60へ
それぞれ送られる。位相差検出器60は、位相ロック・ル
ープによって確立された、前縁及び後縁の予想タイミン
グからの前縁及び後縁の実際のタイミングの記録シフト
の量を測定するものである。先に説明したように、記録
シフトは、前縁及び後縁を予想位置に対して互いに反対
の方向に移動させる。実際には、位相差検出器60は、パ
ルス幅変調データ中の予想外のパルス幅の変動分を検出
する。
及び58上の加速信号及び減速信号は、位相差検出器60へ
それぞれ送られる。位相差検出器60は、位相ロック・ル
ープによって確立された、前縁及び後縁の予想タイミン
グからの前縁及び後縁の実際のタイミングの記録シフト
の量を測定するものである。先に説明したように、記録
シフトは、前縁及び後縁を予想位置に対して互いに反対
の方向に移動させる。実際には、位相差検出器60は、パ
ルス幅変調データ中の予想外のパルス幅の変動分を検出
する。
線10上のデータ・イン信号と線14上のその反転信号
は、ANDゲート70〜76及びNORゲート78〜80によって、加
速信号と減速信号の極性方向を交互に変えて、差動増幅
器82へ送られる。各加速信号及び減速信号ごとに、デー
タが前縁又は後縁のどちらによるものかに応じて、極性
が制御される。このように、各加速信号と各減速信号の
差が、実際の前縁及び後縁と予想された前縁及び後縁と
の間の記録シフトの量を表す。
は、ANDゲート70〜76及びNORゲート78〜80によって、加
速信号と減速信号の極性方向を交互に変えて、差動増幅
器82へ送られる。各加速信号及び減速信号ごとに、デー
タが前縁又は後縁のどちらによるものかに応じて、極性
が制御される。このように、各加速信号と各減速信号の
差が、実際の前縁及び後縁と予想された前縁及び後縁と
の間の記録シフトの量を表す。
パルス幅の変動分を検出するため、ANDゲート70及び7
2並びにNORゲート78は、パルス幅が予想よりも広いと
き、差動増幅器82へ加速信号及び減速信号を出力する。
ANDゲート74及び76並びにNORゲート80は、パルス幅が予
想よりも狭いときに同じことを行う。差動増幅器82は、
加速信号と減速信号を順次に受け取るので、その差動機
能は有効に作用しない。差動増幅器82は、NORゲート78
からの信号を通過させるとともに、NORゲート80からの
信号を通過させるように働く。加速信号と減速信号の持
続時間が、充電ポンプ88から低域フィルタ90への電流流
入の持続時間を制御する。実際には、多数の前縁と後縁
に対応する加速信号と減速信号の持続時間がフィルタ90
によって加算され平均が出されて、記録データの予想外
のパルス幅の変動分の測定値である幅訂正信号を生成す
る。
2並びにNORゲート78は、パルス幅が予想よりも広いと
き、差動増幅器82へ加速信号及び減速信号を出力する。
ANDゲート74及び76並びにNORゲート80は、パルス幅が予
想よりも狭いときに同じことを行う。差動増幅器82は、
加速信号と減速信号を順次に受け取るので、その差動機
能は有効に作用しない。差動増幅器82は、NORゲート78
からの信号を通過させるとともに、NORゲート80からの
信号を通過させるように働く。加速信号と減速信号の持
続時間が、充電ポンプ88から低域フィルタ90への電流流
入の持続時間を制御する。実際には、多数の前縁と後縁
に対応する加速信号と減速信号の持続時間がフィルタ90
によって加算され平均が出されて、記録データの予想外
のパルス幅の変動分の測定値である幅訂正信号を生成す
る。
単一ショット18及び20は、位相検出器50によって適切
な位相の比較が行われるように、公称上1/2クロック・
セル時間(連続するデータ・クロック・アウト信号間の
時間差の1/2)へ調整される。低域フィルタ90は、線92
を介して単一ショット20へ幅訂正信号(制御電圧)を供
給する。この幅訂正信号は、NANDゲート16を介して送ら
れる線14上のデータ・イン信号の反転信号に応答して、
単一ショット20からの出力パルスの持続時間を制御する
ものである。言い換えれば、位相ロック・ループは、前
縁信号を線68上のデータ・クロック・アウト信号に対し
て適切な位相に保ち、低域フィルタ90から単一ショット
20へ送られる幅訂正信号は、単一ショット20を制御し
て、後縁信号をデータ・クロック・アウト信号に対して
適切な位相にシフトさせる。これによって、データ・イ
ン信号のパルス幅、すなわち線34及び36上の前縁信号と
後縁信号の間の時間が制御される。この間、線68上のデ
ータ・クロック・アウト信号がフリップ・フロップ40の
クリア入力をストローブして、線42及び44上に相保的な
データ・アウト信号を生ぜしめる。
な位相の比較が行われるように、公称上1/2クロック・
セル時間(連続するデータ・クロック・アウト信号間の
時間差の1/2)へ調整される。低域フィルタ90は、線92
を介して単一ショット20へ幅訂正信号(制御電圧)を供
給する。この幅訂正信号は、NANDゲート16を介して送ら
れる線14上のデータ・イン信号の反転信号に応答して、
単一ショット20からの出力パルスの持続時間を制御する
ものである。言い換えれば、位相ロック・ループは、前
縁信号を線68上のデータ・クロック・アウト信号に対し
て適切な位相に保ち、低域フィルタ90から単一ショット
20へ送られる幅訂正信号は、単一ショット20を制御し
て、後縁信号をデータ・クロック・アウト信号に対して
適切な位相にシフトさせる。これによって、データ・イ
ン信号のパルス幅、すなわち線34及び36上の前縁信号と
後縁信号の間の時間が制御される。この間、線68上のデ
ータ・クロック・アウト信号がフリップ・フロップ40の
クリア入力をストローブして、線42及び44上に相保的な
データ・アウト信号を生ぜしめる。
ここで、第2図のタイミング図を参照して、第1図の
パルス幅復元回路の動作を説明する。但し、第2図の各
行の左端に表記されている番号は、第1図の構成要素又
は線の番号に対応し、例えば「12出力」と表記されてい
る第2行は、この行の波形がNANDゲート12の出力である
ことを意味し、「22」と表記されている第4行は、この
行の波形が線22に現れる単一ショット18の出力パルスで
あることを意味する。また、説明の便宜上、第1行に示
されている線10上のデータ・イン信号は、多くの要因に
より、その縁縁と後縁が互いに反対の方向にシフトされ
ており、従ってそのパルス幅が予想よりも広いものとす
る。
パルス幅復元回路の動作を説明する。但し、第2図の各
行の左端に表記されている番号は、第1図の構成要素又
は線の番号に対応し、例えば「12出力」と表記されてい
る第2行は、この行の波形がNANDゲート12の出力である
ことを意味し、「22」と表記されている第4行は、この
行の波形が線22に現れる単一ショット18の出力パルスで
あることを意味する。また、説明の便宜上、第1行に示
されている線10上のデータ・イン信号は、多くの要因に
より、その縁縁と後縁が互いに反対の方向にシフトされ
ており、従ってそのパルス幅が予想よりも広いものとす
る。
詳述すると、もし線34が高レベルにあれば、データ・
イン信号の前縁がNANDゲート12の出力を低レベルに強制
して(第2行)、単一ショット18をトリガするから、線
22に現れる単一ショット18の出力パルスが高レベルに移
行する(第4行)。単一ショット18の出力パルスは、線
68上のデータ・クロック・アウト信号(第8行)の1/2
周期に等しい公称持続時間の間、高レベルに留まる。単
一ショット18の出力パルスが終了すると、線22が低レベ
ルに戻り、NORゲート26の出力線28が高レベルとなって
(第6行)、フリップフロップ32をトグルする。かく
て、線34の状態が変更されて(第7行)、NANDゲート12
の出力が高レベルに移行する(第2行)。
イン信号の前縁がNANDゲート12の出力を低レベルに強制
して(第2行)、単一ショット18をトリガするから、線
22に現れる単一ショット18の出力パルスが高レベルに移
行する(第4行)。単一ショット18の出力パルスは、線
68上のデータ・クロック・アウト信号(第8行)の1/2
周期に等しい公称持続時間の間、高レベルに留まる。単
一ショット18の出力パルスが終了すると、線22が低レベ
ルに戻り、NORゲート26の出力線28が高レベルとなって
(第6行)、フリップフロップ32をトグルする。かく
て、線34の状態が変更されて(第7行)、NANDゲート12
の出力が高レベルに移行する(第2行)。
第2図の例では、データ・イン信号の前縁が、線68上
のデータ・クロック・アウト信号の前縁よりも早く現れ
ることを想定しているから、単一ショット18の出力パル
スは、このデータ・クロック・アウト信号の後縁よりも
早く終了することになる。この結果、位相検出器50は、
線56上に加速信号を供給する(第10行)。この加速信号
は、単一ショット18の出力パルスの持続時間が終了して
から、線68上のデータ・クロック・アウト信号の後縁ま
で持続する。この加速信号は、次の2つの動作を行わせ
る。
のデータ・クロック・アウト信号の前縁よりも早く現れ
ることを想定しているから、単一ショット18の出力パル
スは、このデータ・クロック・アウト信号の後縁よりも
早く終了することになる。この結果、位相検出器50は、
線56上に加速信号を供給する(第10行)。この加速信号
は、単一ショット18の出力パルスの持続時間が終了して
から、線68上のデータ・クロック・アウト信号の後縁ま
で持続する。この加速信号は、次の2つの動作を行わせ
る。
充電ポンプ62からフィルタ64に送られる電流を増加
させ(第12行)フィルタ64の出力電圧を傾斜的に増加さ
せることにより(第13行)、VCO66の周波数を増加させ
る。これは、線68上のデータ・クロック・アウト信号の
位相をデータ・イン信号の前縁に向かって移動させて、
これを位相ロックさせるように作用する。
させ(第12行)フィルタ64の出力電圧を傾斜的に増加さ
せることにより(第13行)、VCO66の周波数を増加させ
る。これは、線68上のデータ・クロック・アウト信号の
位相をデータ・イン信号の前縁に向かって移動させて、
これを位相ロックさせるように作用する。
データ・イン信号は現に高レベルにあるから、線56
上の加速信号は、NANDゲート70及びNORゲート78を通し
てゲートされ(第14行及び第16行)、かくてこの加速信
号が持続する間、充電ポンプ88からフィルタ90に電流を
供給させる(第17行)。このようにして、フィルタ90に
供給される電流は、フィルタ90の出力線92に現れる幅訂
正信号を増加させ(第18行)、これにより単一ショット
20からの出力パルスの持続時間を減少させるように作用
する。
上の加速信号は、NANDゲート70及びNORゲート78を通し
てゲートされ(第14行及び第16行)、かくてこの加速信
号が持続する間、充電ポンプ88からフィルタ90に電流を
供給させる(第17行)。このようにして、フィルタ90に
供給される電流は、フィルタ90の出力線92に現れる幅訂
正信号を増加させ(第18行)、これにより単一ショット
20からの出力パルスの持続時間を減少させるように作用
する。
他方、データ・イン信号の後縁は、NANDゲート16を介
して、単一ショット20をトリガする(第3行及び第5
行)。ここで留意すべきは、第2図の例では、データ・
イン信号の後縁が、線68上のデータ・クロック・アウト
信号の縁縁よりも遅く現れることを想定しているから、
線24上に現れる単一ショット20の出力パルスが、線68上
のデータ・クロック・アウト信号の後縁よりも遅く終了
する、ということである。この結果、位相比較器50は、
線58上に減速信号を供給する(第11行)。この減速信号
は、次の2つの動作を行わせる。
して、単一ショット20をトリガする(第3行及び第5
行)。ここで留意すべきは、第2図の例では、データ・
イン信号の後縁が、線68上のデータ・クロック・アウト
信号の縁縁よりも遅く現れることを想定しているから、
線24上に現れる単一ショット20の出力パルスが、線68上
のデータ・クロック・アウト信号の後縁よりも遅く終了
する、ということである。この結果、位相比較器50は、
線58上に減速信号を供給する(第11行)。この減速信号
は、次の2つの動作を行わせる。
この減速信号が持続する間、充電ポンプ62からフィ
ルタ64に送られる電流を減少させて(第12行)、フィル
タ64の出力電圧を傾斜的に減少させる(第13行)。かく
て、前述のようにデータ・イン信号の早い前縁部によっ
て生ぜられたフィルタ64の出力電圧の増加が、データ・
イン信号の遅い後縁部によって取り消されることにな
る。
ルタ64に送られる電流を減少させて(第12行)、フィル
タ64の出力電圧を傾斜的に減少させる(第13行)。かく
て、前述のようにデータ・イン信号の早い前縁部によっ
て生ぜられたフィルタ64の出力電圧の増加が、データ・
イン信号の遅い後縁部によって取り消されることにな
る。
データ・イン信号は現に低レベルにあるから、線58
上の減速信号はNANDゲート72及びNORゲート78を通して
ゲートされ(第15行及び第16行)、かくてこの減速信号
が持続する間、充電ポンプ88からフィルタ90に電流を供
給させる(第17行)。このようにして、フィルタ90に供
給される電流は、フィルタ90の出力線92に現れる幅訂正
信号を再び増加させ(第18行)、これにより単一ショッ
ト20からの出力パルスの持続時間を更に減少させるよう
に作用する。
上の減速信号はNANDゲート72及びNORゲート78を通して
ゲートされ(第15行及び第16行)、かくてこの減速信号
が持続する間、充電ポンプ88からフィルタ90に電流を供
給させる(第17行)。このようにして、フィルタ90に供
給される電流は、フィルタ90の出力線92に現れる幅訂正
信号を再び増加させ(第18行)、これにより単一ショッ
ト20からの出力パルスの持続時間を更に減少させるよう
に作用する。
適正な状況では、線56上の加速信号及び線58上の減速
信号が生じないように、即ち単一ショット18の出力パル
スが、線68上のデータ・クロック・アウト信号の後縁と
同じタイミングで終了し、しかも単一ショット20の出力
パルスが、このデータ・クロック・アウト信号の次の後
縁と同じタイミングで終了するようになる。
信号が生じないように、即ち単一ショット18の出力パル
スが、線68上のデータ・クロック・アウト信号の後縁と
同じタイミングで終了し、しかも単一ショット20の出力
パルスが、このデータ・クロック・アウト信号の次の後
縁と同じタイミングで終了するようになる。
パルス幅復元回路の別の好ましい実施例が第3A図に示
されている。パルス幅変調形式で記録されたデータから
検出されたパルスの前縁及び後縁を時間の順に表わす信
号が、線110を介してカウンタ112へ送られる。線114上
に現れるクロック・パルスは、カウンタ112でカウント
すべき信号を与える(なお、このクロック・パルスは、
第1図の線68上に現れるデータ・クロック・アウト信号
よりも相当に高い周波数を有するものである)。カウン
タ112は、連続する前縁及び後縁の間で受け取ったクロ
ック・パルスの数をカウントする。クロック・パルスの
カウントnが減算回路118へ送られ、そこで実際のカウ
ントnからクロック・パルスの予想数mが差し引かれ
る。減算回路118は、有効カウント論理装置124へ(n−
m)のカウント値を供拾する。有効カウント論理装置12
4は、連続する遷移に相当するデータ・ストリームから
の結果のように、最小持続時間の前縁から後縁までのカ
ウントだけが測定されることを保証する。
されている。パルス幅変調形式で記録されたデータから
検出されたパルスの前縁及び後縁を時間の順に表わす信
号が、線110を介してカウンタ112へ送られる。線114上
に現れるクロック・パルスは、カウンタ112でカウント
すべき信号を与える(なお、このクロック・パルスは、
第1図の線68上に現れるデータ・クロック・アウト信号
よりも相当に高い周波数を有するものである)。カウン
タ112は、連続する前縁及び後縁の間で受け取ったクロ
ック・パルスの数をカウントする。クロック・パルスの
カウントnが減算回路118へ送られ、そこで実際のカウ
ントnからクロック・パルスの予想数mが差し引かれ
る。減算回路118は、有効カウント論理装置124へ(n−
m)のカウント値を供拾する。有効カウント論理装置12
4は、連続する遷移に相当するデータ・ストリームから
の結果のように、最小持続時間の前縁から後縁までのカ
ウントだけが測定されることを保証する。
(n−m)カウントは、ディジタル・アナログ変換器
(DAC)128によって、記録媒体上のピットのサイズの差
を表わす、線126上のアナログ誤差信号へ変換される。
線126上のアナログ誤差信号は、低域フィルタ兼スケー
ラ130へ送られる。スケーラ130は、その周波数応答が可
変ピット・サイズの原因を表わすように設計されてい
る。一般に、遷移速度が毎秒「x」遷移の場合、この周
波数応答は、適切な数のサンプルを保証するように、毎
秒X/50遷移以下に制限される。一層高速の技術は、前縁
から後縁までの最短時間よりも長い時間をサンプルする
ように計数論理を増大させ、次にこれらの複数の時間を
使用して一層高速のサンプル速度で誤差信号を導き出す
ものである。
(DAC)128によって、記録媒体上のピットのサイズの差
を表わす、線126上のアナログ誤差信号へ変換される。
線126上のアナログ誤差信号は、低域フィルタ兼スケー
ラ130へ送られる。スケーラ130は、その周波数応答が可
変ピット・サイズの原因を表わすように設計されてい
る。一般に、遷移速度が毎秒「x」遷移の場合、この周
波数応答は、適切な数のサンプルを保証するように、毎
秒X/50遷移以下に制限される。一層高速の技術は、前縁
から後縁までの最短時間よりも長い時間をサンプルする
ように計数論理を増大させ、次にこれらの複数の時間を
使用して一層高速のサンプル速度で誤差信号を導き出す
ものである。
低域フィルタ兼スケーラ130の出力は、予想された前
縁及び後縁からの実際の前縁及び後縁の(パルス幅の)
変動分の測定値を表す。線132上のこの信号は、2重位
相ロック・ループを構成する、正の移相器134及び負の
移相器136にそれぞれ印加される。移相器134及び136
は、それぞれのループ内にある独立のクロックに、位相
シフトを与える。これらのクロックは、データ・パルス
の前縁及び後縁を検出するのにそれぞれ使用される。
縁及び後縁からの実際の前縁及び後縁の(パルス幅の)
変動分の測定値を表す。線132上のこの信号は、2重位
相ロック・ループを構成する、正の移相器134及び負の
移相器136にそれぞれ印加される。移相器134及び136
は、それぞれのループ内にある独立のクロックに、位相
シフトを与える。これらのクロックは、データ・パルス
の前縁及び後縁を検出するのにそれぞれ使用される。
別法として、第3B図のパルス幅復元回路では、パルス
幅の変動分を訂正するために低域フィルタ90(第1図)
からの幅訂正信号を単一ショット20へ送るのと同じ態様
で、線132上の信号を第1図の単一ショット20へ送っ
て、パルス幅の変動分を訂正することができる。
幅の変動分を訂正するために低域フィルタ90(第1図)
からの幅訂正信号を単一ショット20へ送るのと同じ態様
で、線132上の信号を第1図の単一ショット20へ送っ
て、パルス幅の変動分を訂正することができる。
さらに別の実施例では、第1図の単一ショット18及び
20の両方を、第3C図に示すように可変式とすることがで
きる。この場合、パルス幅の変動分を、低域フィルタ兼
スケーラ130中のスケーラによって2つの部分に分割
し、このように分割した各部分を幅訂正信号として、可
変式単一ショット18′及び20へそれぞれ印加することが
できる。可変式単一ショット18′は、第1図の固定式単
一ショット18の代わりに用いられる。
20の両方を、第3C図に示すように可変式とすることがで
きる。この場合、パルス幅の変動分を、低域フィルタ兼
スケーラ130中のスケーラによって2つの部分に分割
し、このように分割した各部分を幅訂正信号として、可
変式単一ショット18′及び20へそれぞれ印加することが
できる。可変式単一ショット18′は、第1図の固定式単
一ショット18の代わりに用いられる。
E2.事前補償の概念を利用した同時読み取り・書き込み
回路(参考例) 第1図及び第3A図〜第3C図の回路は、好ましくはレー
ザにより、パルス幅変調形式で既に書き込まれたデータ
のパルス幅の復元を行うために設けられる。他方、第4
図の回路では、事前補償の概念を利用して、データが記
録媒体に書き込まれている間に実際のパルス幅を訂正す
るようにしている。
回路(参考例) 第1図及び第3A図〜第3C図の回路は、好ましくはレー
ザにより、パルス幅変調形式で既に書き込まれたデータ
のパルス幅の復元を行うために設けられる。他方、第4
図の回路では、事前補償の概念を利用して、データが記
録媒体に書き込まれている間に実際のパルス幅を訂正す
るようにしている。
すなわち、書き込むべきデータ・イン信号は、線152
を介してデータ信号源150へ送られる。データ信号源150
は、理想的なデータ検出用の正確なタイミングを持つ書
き込み信号を発生する基準手段である。データ信号源15
0は、符号化、同期化及び誤り訂正コーディングを行な
って書き込み信号を生成し、これを線154を介して可変
式縁制御装置156へ与える。縁制御装置156は、パルス
幅、すなわちこの書き込み信号の前縁と後縁の間のタイ
ミング関係を事前補償(変更)する。光学式記録媒体へ
の書き込みを行っているとき、かかる書き込み信号のパ
ルス幅は、レーザ160のドウェル時間の長さを制御す
る。
を介してデータ信号源150へ送られる。データ信号源150
は、理想的なデータ検出用の正確なタイミングを持つ書
き込み信号を発生する基準手段である。データ信号源15
0は、符号化、同期化及び誤り訂正コーディングを行な
って書き込み信号を生成し、これを線154を介して可変
式縁制御装置156へ与える。縁制御装置156は、パルス
幅、すなわちこの書き込み信号の前縁と後縁の間のタイ
ミング関係を事前補償(変更)する。光学式記録媒体へ
の書き込みを行っているとき、かかる書き込み信号のパ
ルス幅は、レーザ160のドウェル時間の長さを制御す
る。
縁制御装置156は、光学式記録プロセスにおける非線
形性に応じて、パルス幅を変更する。縁制御装置156
は、電圧に応動する一の可変式単一ショット及び一のAN
Dゲートを含む。このANDゲートは、線154上の書き込み
信号及び当該単一ショットの出力を受け取る。この単一
ショットは、線154上の書き込み信号を受け取り、この
単一ショットの出力パルスの持続時間は、フィルタ188
及びディジタル・アナログ変換器(DAC)210からの信号
によって制御される。フィルタ188及びDAC220の機能に
ついては、以下で説明する。動作に際し、この単一ショ
ットは、このANDゲートを条件づけることにより、当該A
NDゲートの出力パルスの一方の縁が線154上の書き込み
信号の一方の縁と同時に生じ、出力パルスの他方の縁が
この書き込み信号の他方の縁に対し当該単一ショットの
持続時間だけ延長又は短縮されるようにしている。言い
換えると、縁制御装置156は、線154上にある書き込み信
号のパルス幅を延長又は短縮するタイミング論理回路を
構成する。理想的には、この書き込み信号について行わ
れる事前補償は、その書き込み及び読み取りの後、記録
媒体からの検出信号が事前補償以前に存在したタイミン
グを含むようなものである。
形性に応じて、パルス幅を変更する。縁制御装置156
は、電圧に応動する一の可変式単一ショット及び一のAN
Dゲートを含む。このANDゲートは、線154上の書き込み
信号及び当該単一ショットの出力を受け取る。この単一
ショットは、線154上の書き込み信号を受け取り、この
単一ショットの出力パルスの持続時間は、フィルタ188
及びディジタル・アナログ変換器(DAC)210からの信号
によって制御される。フィルタ188及びDAC220の機能に
ついては、以下で説明する。動作に際し、この単一ショ
ットは、このANDゲートを条件づけることにより、当該A
NDゲートの出力パルスの一方の縁が線154上の書き込み
信号の一方の縁と同時に生じ、出力パルスの他方の縁が
この書き込み信号の他方の縁に対し当該単一ショットの
持続時間だけ延長又は短縮されるようにしている。言い
換えると、縁制御装置156は、線154上にある書き込み信
号のパルス幅を延長又は短縮するタイミング論理回路を
構成する。理想的には、この書き込み信号について行わ
れる事前補償は、その書き込み及び読み取りの後、記録
媒体からの検出信号が事前補償以前に存在したタイミン
グを含むようなものである。
事前補償された書き込み信号が、GaAsレーザ160など
の放射エネルギー・ビーム生成装置によって記録媒体へ
書き込まれる場合、光ダイオード・アレイ164が、記録
媒体からの反射光を検出し、加算ノード166によって加
算された読み取り信号を除算器168へ送る。一方、除算
器168は、線172を介してモニタ・ダイオード170からレ
ーザ強度の測定値を受け取る。読み取り信号をモニタ・
ダイオード170からのレーザ強度の測定値で割ると、線1
74上に正規化された読み取り信号が与えられる。このこ
とは、特開昭61-126643号(特願昭60-177783号)に教示
されている。正規化された読み取り信号は、等化及びフ
ィルタ回路178とデータ検出回路180によって処理され
る。データ検出回路180から線186上に与えられる読み取
り信号は、第1図の回路で使用するような周知のデータ
・イン信号である。
の放射エネルギー・ビーム生成装置によって記録媒体へ
書き込まれる場合、光ダイオード・アレイ164が、記録
媒体からの反射光を検出し、加算ノード166によって加
算された読み取り信号を除算器168へ送る。一方、除算
器168は、線172を介してモニタ・ダイオード170からレ
ーザ強度の測定値を受け取る。読み取り信号をモニタ・
ダイオード170からのレーザ強度の測定値で割ると、線1
74上に正規化された読み取り信号が与えられる。このこ
とは、特開昭61-126643号(特願昭60-177783号)に教示
されている。正規化された読み取り信号は、等化及びフ
ィルタ回路178とデータ検出回路180によって処理され
る。データ検出回路180から線186上に与えられる読み取
り信号は、第1図の回路で使用するような周知のデータ
・イン信号である。
差動増幅器194は、線186上の読み取り信号から線154
上の書き込み信号を差し引く。この書き込み信号と読み
取り信号は、同じ振幅をもつ2進信号である。かくて、
これらの信号の差は、両者のパルス幅の差の測定値であ
る。この測定値が、フィルタ188によって累積され、読
み取り信号中の前縁及び後縁と書き込み信号中の前縁及
び後縁の平均変動分を表す電圧が生成される。フィルタ
188は、誤差信号の平滑化を行うための低域フィルタで
ある。そのフィルタ応答は、読み取り信号の制御ループ
から得られる過渡応答が、誤焦点過渡信号や記録媒体の
変動などに起因する記録シフトの変化に応答するように
選ばれる。かくて、フィルタ188は、線154上の書き込み
信号と線186上の読み取り信号の比較結果を表わす縁訂
正(パルス幅訂正)信号を供給する。
上の書き込み信号を差し引く。この書き込み信号と読み
取り信号は、同じ振幅をもつ2進信号である。かくて、
これらの信号の差は、両者のパルス幅の差の測定値であ
る。この測定値が、フィルタ188によって累積され、読
み取り信号中の前縁及び後縁と書き込み信号中の前縁及
び後縁の平均変動分を表す電圧が生成される。フィルタ
188は、誤差信号の平滑化を行うための低域フィルタで
ある。そのフィルタ応答は、読み取り信号の制御ループ
から得られる過渡応答が、誤焦点過渡信号や記録媒体の
変動などに起因する記録シフトの変化に応答するように
選ばれる。かくて、フィルタ188は、線154上の書き込み
信号と線186上の読み取り信号の比較結果を表わす縁訂
正(パルス幅訂正)信号を供給する。
線196上の縁訂正信号は、縁制御装置156中の電圧に応
動する可変式単一ショットに接続される。縁訂正信号
が、この単一ショットの出力パルスの持続時間を制御し
て、書き込みドライバ216へ送られる書き込み信号のパ
ルス幅を変更する。言い換えれば、縁制御装置156は、
線154上の書き込み信号の前縁と後縁を互いにシフトさ
せて、この書き込み信号に基づく線218上の書き込み信
号を事前補償する。但し、この事前補償の結果として、
線186上の読み取り信号は、線154上の書き込み信号と正
確に合致する。
動する可変式単一ショットに接続される。縁訂正信号
が、この単一ショットの出力パルスの持続時間を制御し
て、書き込みドライバ216へ送られる書き込み信号のパ
ルス幅を変更する。言い換えれば、縁制御装置156は、
線154上の書き込み信号の前縁と後縁を互いにシフトさ
せて、この書き込み信号に基づく線218上の書き込み信
号を事前補償する。但し、この事前補償の結果として、
線186上の読み取り信号は、線154上の書き込み信号と正
確に合致する。
書き込み信号の事前補償は、トラック半径に応じて行
うこともできる。記録媒体は通常一定速度で回転するの
で、レーザ・スポットの表面速度は、記録媒体の回転中
心との距離に応じて変化する。DAC210は、縁制御装置15
6中の可変式単一ショットへ制御電圧を送って、トラッ
クのアドレスの最上位ビットによって表されるトラック
の位置に応じて書き込み信号のパルス幅を調整する。レ
ーザ160の実際のドウェル時間は、縁制御装置156からの
書き込み信号を線218を介して受け取る、書き込みドラ
イバ216によって制御される。書き込み電流制御回路220
は、書き込みドライバ216へ書き込み電流を送る。書き
込み電流制御回路220に対するフィードバック制御は、
モニタ・ダイオード170からの出力を感知することによ
って実現される。
うこともできる。記録媒体は通常一定速度で回転するの
で、レーザ・スポットの表面速度は、記録媒体の回転中
心との距離に応じて変化する。DAC210は、縁制御装置15
6中の可変式単一ショットへ制御電圧を送って、トラッ
クのアドレスの最上位ビットによって表されるトラック
の位置に応じて書き込み信号のパルス幅を調整する。レ
ーザ160の実際のドウェル時間は、縁制御装置156からの
書き込み信号を線218を介して受け取る、書き込みドラ
イバ216によって制御される。書き込み電流制御回路220
は、書き込みドライバ216へ書き込み電流を送る。書き
込み電流制御回路220に対するフィードバック制御は、
モニタ・ダイオード170からの出力を感知することによ
って実現される。
また、線172上のモニタ・ダイオード170の出力が、読
み取り電流制御回路222へ送られる。制御回路222は、線
224上の出力を線226上の書き込みドライバ216の出力と
一緒に加算ノード228へ送って、書き込み中にレーザ160
へ流れる電流を制御する。読み取り電流制御回路222か
らの一定電流は、通常読み取り操作用のレーザ電流、普
通は2ミリワットのレーザからの電力を与える。書き込
み中、書き込みドライバ216は、書き込み電流制御回路2
20からの付加電流をピットを溶融するのに必要な高電力
用のレーザ160によって記録媒体中に導く。
み取り電流制御回路222へ送られる。制御回路222は、線
224上の出力を線226上の書き込みドライバ216の出力と
一緒に加算ノード228へ送って、書き込み中にレーザ160
へ流れる電流を制御する。読み取り電流制御回路222か
らの一定電流は、通常読み取り操作用のレーザ電流、普
通は2ミリワットのレーザからの電力を与える。書き込
み中、書き込みドライバ216は、書き込み電流制御回路2
20からの付加電流をピットを溶融するのに必要な高電力
用のレーザ160によって記録媒体中に導く。
パルス幅の復元及びクロッキングは、第1図又は第3A
図〜第3C図の回路によって線186上の読み取り信号につ
いて行うことができる。書き込み中にパルス幅が復元さ
れると、書き込まれたデータ中の以前の予想外の変動分
が取り除かれるが、読み取り中に再び復元回路を使用す
ると、一層高い信頼性がもたらされる。というのは、パ
ルス幅復元回路は、第1図の線68上のデータ・クロック
・アウト信号によって与えられるような、タイミング・
ウインドウ中で遷移を中心合わせするからである。
図〜第3C図の回路によって線186上の読み取り信号につ
いて行うことができる。書き込み中にパルス幅が復元さ
れると、書き込まれたデータ中の以前の予想外の変動分
が取り除かれるが、読み取り中に再び復元回路を使用す
ると、一層高い信頼性がもたらされる。というのは、パ
ルス幅復元回路は、第1図の線68上のデータ・クロック
・アウト信号によって与えられるような、タイミング・
ウインドウ中で遷移を中心合わせするからである。
F.発明の効果 以上説明したように、本発明によれば、記録媒体上の
データ表現の前縁と後縁の位置決め精度が高まる。そう
すると、関連するタイミングの許容差が減少するため、
記録媒体上での前縁及び後縁の物理的密度を増すことが
できるばかりか、エラーの発生頻度も大幅に減少させる
ことができる。
データ表現の前縁と後縁の位置決め精度が高まる。そう
すると、関連するタイミングの許容差が減少するため、
記録媒体上での前縁及び後縁の物理的密度を増すことが
できるばかりか、エラーの発生頻度も大幅に減少させる
ことができる。
第1図は、本発明の実施例として、パルス幅復元機能を
持つ位相ロック・ループを示すブロック図、 第2図は、第1図のパルス幅復元回路が予想よりも広い
パルス幅のデータ・イン信号について動作する場合の、
諸信号の波形を示すタイミング図、 第3A図、第3B図及び第3C図は、本発明に従ったパルス幅
復元回路の別の実施例を示すブロック図、 第4図は、参考例として、データの書き込み中にデータ
を読み取り、フィードバックして、データを書込んだ結
果生じる記録シフトを最小限にするための同時読み取り
・書き込み回路を示すブロック図である。 18、18′、20……単一ショット・マルチバイブレータ 50……位相検出器 112……カウンタ 118……減算回路 130……低域フィルタ兼スケーラ 134、136……移相器
持つ位相ロック・ループを示すブロック図、 第2図は、第1図のパルス幅復元回路が予想よりも広い
パルス幅のデータ・イン信号について動作する場合の、
諸信号の波形を示すタイミング図、 第3A図、第3B図及び第3C図は、本発明に従ったパルス幅
復元回路の別の実施例を示すブロック図、 第4図は、参考例として、データの書き込み中にデータ
を読み取り、フィードバックして、データを書込んだ結
果生じる記録シフトを最小限にするための同時読み取り
・書き込み回路を示すブロック図である。 18、18′、20……単一ショット・マルチバイブレータ 50……位相検出器 112……カウンタ 118……減算回路 130……低域フィルタ兼スケーラ 134、136……移相器
Claims (4)
- 【請求項1】次の各ステップから成る、データ・パルス
の前縁及び後縁のタイミングによって表現されるパルス
幅変調化データのクロッキング方法。 (a) データ・パルスの前縁を検出するステップ。 (b) データ・パルスの後縁を検出するステップ。 (c) 前記検出された前縁及び後縁を表す前縁信号及
び後縁信号をそれぞれ供給するステップ。 (d) 同方向に生じる前記前縁信号及び後縁信号のシ
フトに追従するクロック信号を、前記前縁信号及び後縁
信号に応答して発生することにより、前記前縁及び後縁
を検出すべき時間として当該クロック信号の中央部に対
応する予想時間を与えるステップ。 (e) 前記前縁信号及び後縁信号のタイミングを前記
予想時間と比較して、当該予想時間に対し前記前縁及び
後縁が互いに反対方向にシフトすることによって示され
るデータ・パルス中の意図しない幅変動を表す幅訂正信
号を発生するステップ。 (f) データ・パルスの幅を前記前縁信号と後縁信号
との間の予想幅に復元するために、前記幅訂正信号に応
答して前記前縁信号と後縁信号との間の相対タイミング
をシフトするステップ。 - 【請求項2】次の各ステップから成る、データ・パルス
の前縁及び後縁のタイミングによって表現されるパルス
幅変調化データのクロッキング方法。 (a) データ・パルスの前縁を検出するステップ。 (b) データ・パルスの後縁を検出するステップ。 (c) 前記検出された前縁及び後縁を表す前縁信号及
び後縁信号をそれぞれ供給するステップ。 (d) 同方向に生じる前記前縁信号及び後縁信号のシ
フトに追従するクロック信号を、前記前縁信号及び後縁
信号に応答して発生することにより、前記前縁及び後縁
を検出すべき時間として当該クロック信号の中央部に対
応する予想時間を与えるステップ。 (e) 前記前縁信号及び後縁信号のタイミングと前記
予想時間との間の位相差をそれぞれ検出し、当該検出さ
れた位相差を表す加速信号及び減速信号を発生して前記
クロック信号を加速及び減速するステップ。 (f) 前記加速信号及び減速信号を組み合わせること
により、前記予想時間に対し前記前縁及び後縁が互いに
反対方向にシフトすることによって示されるデータ・パ
ルス中の意図しない幅変動を表す幅訂正信号を発生する
ステップ。 (g) データ・パルスの幅を前記前縁信号と後縁信号
との間の予想幅に復元するために、前記幅訂正信号に応
答して前記前縁信号と後縁信号との間の相対タイミング
をシフトするステップ。 - 【請求項3】次の各ステップから成る、データ・パルス
の前縁及び後縁のタイミングによって表現されるパルス
幅変調化データのクロッキング方法。 (a) データ・パルスの前縁を検出するステップ。 (b) データ・パルスの後縁を検出するステップ。 (c) 前記検出された前縁及び後縁を表す前縁信号及
び後縁信号をそれぞれ供給するステップ。 (d) 同方向に生じる前記前縁信号及び後縁信号のシ
フトに追従するクロック信号を、前記前縁信号及び後縁
信号に応答して発生することにより、前記前縁及び後縁
を検出すべき時間として当該クロック信号の中央部に対
応する予想時間を与えるステップ。 (e) 前記前縁信号及び後縁信号のタイミングと前記
予想時間との間の位相差をそれぞれ検出し、当該検出さ
れた位相差を表す加速信号及び減速信号を発生して前記
クロック信号を加速及び減速するステップ。 (f) 前記加速信号及び減速信号を組み合わせること
により、前記予想時間に対し前記前縁及び後縁が互いに
反対方向にシフトすることによって示されるデータ・パ
ルス中の意図しない幅変動を表す幅訂正信号を発生する
ステップ。 (g) データ・パルスの幅を前記前縁信号と後縁信号
との間の予想幅に復元するために、前記幅訂正信号に応
答して前記前縁信号に対する前記後縁信号の相対的な遅
延量を調整することにより、前記前縁信号と後縁信号と
の間の相対タイミングをシフトするステップ。 - 【請求項4】次の各ステップから成る、データ・パルス
の前縁及び後縁のタイミングによって表現されるパルス
幅変調化データのクロッキング方法。 (a) データ・パルスの前縁を検出するステップ。 (b) データ・パルスの後縁を検出するステップ。 (c) 前記検出された前縁及び後縁を表す前縁信号及
び後縁信号をそれぞれ供給するステップ。 (d) 同方向に生じる前記前縁信号及び後縁信号のシ
フトに追従するクロック信号を、前記前縁信号及び後縁
信号に応答して発生することにより、前記前縁及び後縁
を検出すべき時間として当該クロック信号の中央部に対
応する予想時間を与えるステップ。 (e) 前記前縁信号及び後縁信号のタイミングと前記
予想時間との間の位相差をそれぞれ検出し、当該検出さ
れた位相差を表す加速信号及び減速信号を発生して前記
クロック信号を加速及び減速するステップ。 (f) 前記加速信号及び減速信号を前記前縁と後縁と
の間の期間の複数倍の期間にわたって平均化することに
より、、前記予想時間に対し前記前縁及び後縁が互いに
反対方向にシフトすることによって示されるデータ・パ
ルス中の意図しない幅変動を表す幅訂正信号を発生する
ステップ。 (g) データ・パルスの幅を前記前縁信号と後縁信号
との間の予想幅に復元するために、前記幅訂正信号に応
答して前記前縁信号と後縁信号との間の相対タイミング
をシフトするステップ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/855,560 US4734900A (en) | 1986-04-25 | 1986-04-25 | Restoring and clocking pulse width modulated data |
US855560 | 1986-04-25 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6195482A Division JP2648573B2 (ja) | 1986-04-25 | 1994-08-19 | 光学式記録媒体に記録されたパルス幅変調化データの幅を補償するための装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62252579A JPS62252579A (ja) | 1987-11-04 |
JPH0828061B2 true JPH0828061B2 (ja) | 1996-03-21 |
Family
ID=25321567
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62057030A Expired - Lifetime JPH0828061B2 (ja) | 1986-04-25 | 1987-03-13 | パルス幅変調デ−タのクロッキング方法 |
JP6195482A Expired - Lifetime JP2648573B2 (ja) | 1986-04-25 | 1994-08-19 | 光学式記録媒体に記録されたパルス幅変調化データの幅を補償するための装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6195482A Expired - Lifetime JP2648573B2 (ja) | 1986-04-25 | 1994-08-19 | 光学式記録媒体に記録されたパルス幅変調化データの幅を補償するための装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4734900A (ja) |
EP (1) | EP0242576B1 (ja) |
JP (2) | JPH0828061B2 (ja) |
CA (1) | CA1285651C (ja) |
DE (1) | DE3751536T2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2810035B2 (ja) * | 1986-08-22 | 1998-10-15 | 株式会社日立製作所 | 光学的記録再生方法 |
US4845575A (en) * | 1987-10-06 | 1989-07-04 | Standard Microsystems Corporation | Analog floppy disk data separator |
US4965782A (en) * | 1988-05-26 | 1990-10-23 | Storage Technology Partners Ii | Off-track bit shift compensation apparatus |
US5111443A (en) * | 1988-11-02 | 1992-05-05 | Pioneer Electronic Corporation | Optical recording apparatus |
GB2224911A (en) * | 1988-11-09 | 1990-05-16 | Philips Nv | Method of and apparatus for assigning binary values to sample values |
US5400313A (en) * | 1992-11-09 | 1995-03-21 | International Business Machines Corporation | Optical data storage system and method with reduced heat buildup |
WO1994011864A1 (en) * | 1992-11-10 | 1994-05-26 | Hardisk Technology | Self-servowriting disk drive and method |
JP3352132B2 (ja) * | 1992-12-11 | 2002-12-03 | キヤノン株式会社 | 光学的情報再生装置 |
US8089323B2 (en) * | 2006-08-05 | 2012-01-03 | Min Ming Tarng | Green technology: green circuit and device designs of green chip |
US5469305A (en) * | 1993-12-17 | 1995-11-21 | Seagate Technology, Inc. | AC timing asymmetry reduction circuit including summing DC offset voltage with timing signal |
US5530688A (en) * | 1994-10-31 | 1996-06-25 | International Business Machines Corporation | Optical disk recording device using two modulated laser beams for recording information data |
EP0717528B1 (en) * | 1994-12-12 | 2003-05-28 | Ford Motor Company | Method and apparatus for data communication |
US5502711A (en) * | 1995-03-20 | 1996-03-26 | International Business Machines Corporation | Dual digital phase locked loop clock channel for optical recording |
JPH08279252A (ja) * | 1995-03-31 | 1996-10-22 | Fujitsu Ltd | デコード装置及び記憶装置 |
US5612938A (en) * | 1995-04-20 | 1997-03-18 | Eastman Kodak Company | Correcting recorded marks and land lengths taken from an optical disk |
US5875064A (en) * | 1996-07-09 | 1999-02-23 | International Business Machines Corporation | Method and system for accurate self-servowriting with normalization in a disk drive |
JPH11122229A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | リタイミング回路およびリタイミング方法 |
EP0983659B1 (en) * | 1998-02-26 | 2011-10-05 | ST-Ericsson SA | Clock recovery circuit and a receiver having a clock recovery circuit |
US6411459B1 (en) | 1999-02-22 | 2002-06-25 | Seagate Technology Llc | Advanced servo writing method for hard disc drives |
US6697308B1 (en) | 2000-04-28 | 2004-02-24 | Mosel Vitelic Corporation | Method and system for providing timing adjustment to perform reliable optical recording at high speeds |
GB0205350D0 (en) * | 2002-03-07 | 2002-04-24 | Zarlink Semiconductor Inc | Clock synchronisation over a packet network using SRTS without a common network clock |
US8000193B1 (en) * | 2007-12-20 | 2011-08-16 | Marvell International Ltd. | Timing recovery for optical disc drive high frequency modulation |
US8050157B1 (en) * | 2007-12-20 | 2011-11-01 | Marvell International Ltd. | Timing recovery for optical disc drive high frequency modulation |
JP2013093088A (ja) * | 2011-10-07 | 2013-05-16 | Panasonic Corp | 光記録再生装置 |
US8958276B1 (en) | 2012-10-31 | 2015-02-17 | Marvell International Ltd. | Optical disc drive high frequency modulation signal detection |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3483539A (en) * | 1966-03-11 | 1969-12-09 | Potter Instrument Co Inc | Pulse repositioning system |
US3614635A (en) * | 1969-12-31 | 1971-10-19 | Ibm | Variable frequency control system and data standardizer |
JPS51114910A (en) * | 1975-04-02 | 1976-10-09 | Hitachi Ltd | Clock data separator |
US4184179A (en) * | 1978-02-24 | 1980-01-15 | Cubic Western Data | Reproduction of binary signals from a recording medium that may be read at varying speeds |
US4280099A (en) * | 1979-11-09 | 1981-07-21 | Sperry Corporation | Digital timing recovery system |
JPS576423A (en) * | 1980-06-13 | 1982-01-13 | Sanyo Electric Co Ltd | Demodulating circuit of mfm modulation signal |
US4532559A (en) * | 1983-02-14 | 1985-07-30 | Prime Computer, Inc. | Apparatus for decoding phase encoded data |
IT1206332B (it) * | 1983-10-25 | 1989-04-14 | Honeywell Inf Systems | Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici. |
EP0213623B1 (en) * | 1985-09-02 | 1996-01-10 | Sharp Kabushiki Kaisha | Optical disc recording and reproducing apparatus |
-
1986
- 1986-04-25 US US06/855,560 patent/US4734900A/en not_active Expired - Fee Related
-
1987
- 1987-03-13 DE DE3751536T patent/DE3751536T2/de not_active Expired - Fee Related
- 1987-03-13 JP JP62057030A patent/JPH0828061B2/ja not_active Expired - Lifetime
- 1987-03-13 EP EP87103631A patent/EP0242576B1/en not_active Expired - Lifetime
- 1987-03-19 CA CA000532449A patent/CA1285651C/en not_active Expired - Fee Related
-
1994
- 1994-08-19 JP JP6195482A patent/JP2648573B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3751536T2 (de) | 1996-05-09 |
JPH0773599A (ja) | 1995-03-17 |
CA1285651C (en) | 1991-07-02 |
US4734900A (en) | 1988-03-29 |
EP0242576A3 (en) | 1989-12-06 |
EP0242576B1 (en) | 1995-09-27 |
EP0242576A2 (en) | 1987-10-28 |
DE3751536D1 (de) | 1995-11-02 |
JP2648573B2 (ja) | 1997-09-03 |
JPS62252579A (ja) | 1987-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0828061B2 (ja) | パルス幅変調デ−タのクロッキング方法 | |
US4872155A (en) | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock | |
JP3176331B2 (ja) | Pll回路 | |
KR880000901B1 (ko) | 디스크 재생장치 | |
TW421921B (en) | PLL circuit | |
US5359585A (en) | Information reproducing apparatus with variable digitizing threshold | |
US5592456A (en) | Information reproducing apparatus and method | |
GB2097560A (en) | Apparatus for reproducing a pulse code modulated signal | |
JPH02198036A (ja) | 光情報記録および/または再生装置における光スポットの移動方向検出装置 | |
US4143407A (en) | Magnetic data storage and retrieval system | |
EP0203786B1 (en) | Recording medium rotation control apparatus | |
US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
US5600626A (en) | Optical disk of sampled servo type having synchronization a marks for simple synchronization detection | |
JP2821629B2 (ja) | 光ディスクのクロック検出方法 | |
JP2675096B2 (ja) | 再生信号補正方法 | |
JPH08293126A (ja) | チルト制御装置 | |
JPH118656A (ja) | スライスレベル評価方法、2値化方法、それを用いた回路及びそれを用いた装置 | |
JPH02230567A (ja) | トラック検索制御装置 | |
JP3225530B2 (ja) | Cd用ディジタルpll回路 | |
JP2624776B2 (ja) | 光ディスク装置の基準クロック信号生成回路 | |
JPH06275025A (ja) | 情報再生装置 | |
JPH0465470B2 (ja) | ||
JPS6337873A (ja) | サ−ボトラツクライタにおけるマスタクロツク作成装置 | |
JPH0574057A (ja) | 光記憶再生装置 | |
JPH03116581A (ja) | アシンメトリ補正装置 |