JPS62264712A - デイジタルフイルタ - Google Patents
デイジタルフイルタInfo
- Publication number
- JPS62264712A JPS62264712A JP10791986A JP10791986A JPS62264712A JP S62264712 A JPS62264712 A JP S62264712A JP 10791986 A JP10791986 A JP 10791986A JP 10791986 A JP10791986 A JP 10791986A JP S62264712 A JPS62264712 A JP S62264712A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- digital filter
- iir filter
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000005070 sampling Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル信号処理回路に用いることのでき
るディジタルフィルタに関するものであ従来の技術 狭帯域通過形の特性を比較的簡羊な構成で実現するディ
ジタルフィルタとして、周波数標本化構造のフィルタが
知られている。
るディジタルフィルタに関するものであ従来の技術 狭帯域通過形の特性を比較的簡羊な構成で実現するディ
ジタルフィルタとして、周波数標本化構造のフィルタが
知られている。
以下に、上記従来の周波数標本化ディジタルフィルタに
ついて簡単な例を用いて説明する。いま、２平面の単位
円周上にπ／３ごとに等間隔にある点、 において、それぞれ１．Ｏ，０，０，０，０なる周波数
応答を持つフィルタの伝達関数はＨ（Ｚｌ＝−（１↓ｚ
−１＋２２＋２３＋２４＋２Ｊｌｌ）・・・・・・ｆｌ
＋ で表され、たとえば第３図のごと＜ＦＩＲフィルタとし
て構成される。第３図の構成においてシよ、入力端子１
から人力された信号は遅延回路３０１〜３０５において
それぞれ１標本化期間ずつ遅延され、加算回路３０６〜
３１０にて加算されたのち係数回路３１１を経て出力端
子８より出力される。
ついて簡単な例を用いて説明する。いま、２平面の単位
円周上にπ／３ごとに等間隔にある点、 において、それぞれ１．Ｏ，０，０，０，０なる周波数
応答を持つフィルタの伝達関数はＨ（Ｚｌ＝−（１↓ｚ
−１＋２２＋２３＋２４＋２Ｊｌｌ）・・・・・・ｆｌ
＋ で表され、たとえば第３図のごと＜ＦＩＲフィルタとし
て構成される。第３図の構成においてシよ、入力端子１
から人力された信号は遅延回路３０１〜３０５において
それぞれ１標本化期間ずつ遅延され、加算回路３０６〜
３１０にて加算されたのち係数回路３１１を経て出力端
子８より出力される。
ここで、周波数標本化構造のフィルタでは＋１１式を次
のように変形する。
のように変形する。
（２）式はこのフィルタが２平面の単位円周上にπ／３
ごとに等間隔に零点を持つＮ単なＦＩＲフィルタとｚ＝
１に極を有するＩＩＲフィルタとの縦続接続によって実
現できることを示している。しかしながら、このＩＩＲ
フィルタは単位円上に極をもつため、実際には安定性を
確保できるように次の（３）式のように実現される。
ごとに等間隔に零点を持つＮ単なＦＩＲフィルタとｚ＝
１に極を有するＩＩＲフィルタとの縦続接続によって実
現できることを示している。しかしながら、このＩＩＲ
フィルタは単位円上に極をもつため、実際には安定性を
確保できるように次の（３）式のように実現される。
６ｌ−ｒｚ（
・・・・・・（３）
ここで、ｒは１よりわずかに小さい定数である。
このフィルタの構成図を第４図に示す。第４図のフィル
タは、２平面の半径ｒの円周上にπ／３ごとに等間隔に
零点を持つ簡単なＦ［Ｒフィルタである第１のフィルタ
９と、ｚ＝ｒに極を有する１１Ｒフイルタである第２の
フィルタ１０との縦続接続によって構成されている。入
力端子１から入力される信号は、第１のフィルタ９にお
いて遅延回路２にて６標本化期間遅延され、係数回路３
にて１６倍されて、演算回路４で入力信号から差し引か
れる。この信号は第２のフィルタ１０において、その出
力を遅延回路７にて１標本化期間遅延して係数回路６に
て１倍した信号と加算して出力となり、係数回路１１で
１ｌ６倍して出力端子８より出力される。
タは、２平面の半径ｒの円周上にπ／３ごとに等間隔に
零点を持つ簡単なＦ［Ｒフィルタである第１のフィルタ
９と、ｚ＝ｒに極を有する１１Ｒフイルタである第２の
フィルタ１０との縦続接続によって構成されている。入
力端子１から入力される信号は、第１のフィルタ９にお
いて遅延回路２にて６標本化期間遅延され、係数回路３
にて１６倍されて、演算回路４で入力信号から差し引か
れる。この信号は第２のフィルタ１０において、その出
力を遅延回路７にて１標本化期間遅延して係数回路６に
て１倍した信号と加算して出力となり、係数回路１１で
１ｌ６倍して出力端子８より出力される。
第３図と第４図とを比較して明らかなように、周波数標
本化構造のディジタルフィルタのほうが小さな回路規模
で実現できる可能性がある。（たとえば、「ディジタル
信号処理」オソペンハイム［Ｏｐｐｅｎｈｅｉｍ］他著
、伊達状、コロナ社。
本化構造のディジタルフィルタのほうが小さな回路規模
で実現できる可能性がある。（たとえば、「ディジタル
信号処理」オソペンハイム［Ｏｐｐｅｎｈｅｉｍ］他著
、伊達状、コロナ社。
１６０〜１６４ページ）
発明が解決しようとする問題点
しかしながら、ｌよりわずかに小さい係ｆ／１ｒを実現
するためには精度を確保するため多くのビット数が必要
となり、係数回路を実現する乗算器や加算器の回路規模
が大きくなってしまう、また、ＦＩＲフィルタのｒの値
、すなわち零点の位置と、１１Ｒフイルタのｒの値、す
なわち掻の位置とが正確に一致しない場合には所望の特
性を得ることができないなどの問題点を有していた。
するためには精度を確保するため多くのビット数が必要
となり、係数回路を実現する乗算器や加算器の回路規模
が大きくなってしまう、また、ＦＩＲフィルタのｒの値
、すなわち零点の位置と、１１Ｒフイルタのｒの値、す
なわち掻の位置とが正確に一致しない場合には所望の特
性を得ることができないなどの問題点を有していた。
本発明は上記問題点に着目し、簡単な構成で安定な周波
数標本化構造のディジタルフィルタを提供することを目
的とする。
数標本化構造のディジタルフィルタを提供することを目
的とする。
問題点を解決するための手段
上記問題点を解決するために本発明のディジタルフィル
タは、２千面の単位円周上に複数の零点を有する第１の
ディジタルフィルタと、前記第１のディジタルフィルタ
に縦続接続され、前記第１のディジタルフィルタの単位
円周上の零点のうち、少なくとも一つの零点の位置に極
を有する第２のディジタルフィルタと、所定の時点に前
記第２のディジタルフィルタの出力を所定の値に設定す
る出力設定手段とを備えたものである。
タは、２千面の単位円周上に複数の零点を有する第１の
ディジタルフィルタと、前記第１のディジタルフィルタ
に縦続接続され、前記第１のディジタルフィルタの単位
円周上の零点のうち、少なくとも一つの零点の位置に極
を有する第２のディジタルフィルタと、所定の時点に前
記第２のディジタルフィルタの出力を所定の値に設定す
る出力設定手段とを備えたものである。
作用
本発明は上記した構成によって、１よりわずかに小さい
係数を用いることなく、第１のディジタルフィルタの零
点と第２のディジタルフィルタの極とを単位円周上で完
全に一致させるとともに、所定の時点に第２のディジタ
ルフィルタの出力を所定の値に設定することにより、単
位円周上に極を有する第２のディジタルフィルタの安定
性の問題を取り除いている。
係数を用いることなく、第１のディジタルフィルタの零
点と第２のディジタルフィルタの極とを単位円周上で完
全に一致させるとともに、所定の時点に第２のディジタ
ルフィルタの出力を所定の値に設定することにより、単
位円周上に極を有する第２のディジタルフィルタの安定
性の問題を取り除いている。
実施例
以下本発明の一実施例におけるディジタルフィルタにつ
いて、図面を参照しながら説明する。
いて、図面を参照しながら説明する。
第１図は本発明のディジタルフィルタの第１の実施例を
示す構成図であって、（２）式に示した伝達関数を有し
、２平面の単位円周上にπ／３ごとに等間隔に零点を持
つ第１のフィルタ１０９と、ｚ＝１に極を有する第２の
フィルタ１１４との縦続接続によって構成されている。
示す構成図であって、（２）式に示した伝達関数を有し
、２平面の単位円周上にπ／３ごとに等間隔に零点を持
つ第１のフィルタ１０９と、ｚ＝１に極を有する第２の
フィルタ１１４との縦続接続によって構成されている。
入力端子１から入力される信号は、第１のフィルタ１０
９において遅延回路１０２にて６標本化期間遅延され、
演算回路１０４で入力信号から差し引かれる。この信号
は第２のフィルタ１１４において、その出力を遅延回路
１０７にて１標本化期間遅延した信号と加算回路１０５
で加算して出力設定回路１１１を経て出力となり、係数
回路１１で１７６倍して出力端子８より出力される。こ
こで、出力設定回路１１１は、スイッチ１１０１スイツ
チ１１０を制御する設定制御端子１１３、および設定値
を入力する設定値入力端子１１２からなり、通常下側に
接続しているスイッチ１１０は、所定のタイミングで設
定制御端子１１３から入力される制御信号によって上側
に接続し、第２のフィルタの出力、すなわち遅延回路１
０７の入力を所定の設定値に設定する。
９において遅延回路１０２にて６標本化期間遅延され、
演算回路１０４で入力信号から差し引かれる。この信号
は第２のフィルタ１１４において、その出力を遅延回路
１０７にて１標本化期間遅延した信号と加算回路１０５
で加算して出力設定回路１１１を経て出力となり、係数
回路１１で１７６倍して出力端子８より出力される。こ
こで、出力設定回路１１１は、スイッチ１１０１スイツ
チ１１０を制御する設定制御端子１１３、および設定値
を入力する設定値入力端子１１２からなり、通常下側に
接続しているスイッチ１１０は、所定のタイミングで設
定制御端子１１３から入力される制御信号によって上側
に接続し、第２のフィルタの出力、すなわち遅延回路１
０７の入力を所定の設定値に設定する。
つぎに、この出力設定回路の働きについて表１を参照し
て説明する。
て説明する。
（以下余白）
表１において、ｆａｌは信号の時刻を、（ｂｌは入力端
子１に入力される信号を示しており、ここでは時刻Ｏに
おいて１となる単位インパルスとしている。
子１に入力される信号を示しており、ここでは時刻Ｏに
おいて１となる単位インパルスとしている。
（Ｃ１，（ｄｌはそれぞれ第１のフィルタ、第２のフィ
ルタの出力信号を示している。同図において、時刻−４
において第２のフィルタの出力がｎであったとすれば、
第２のフィルタは２平面の単位円周上に極を持つため安
定でなく、＋ｄｌに示すごとくこの成分が減衰すること
なく出力に現れてしまい、所望の出力が得られない、そ
こで出力設定回路を用いて、たとえば時刻−４において
第２のフィルタの出力をＯに設定する、あるいは、時刻
０において第２のフィルタの出力を１に設定することに
より所望の出力を得ることができる。
ルタの出力信号を示している。同図において、時刻−４
において第２のフィルタの出力がｎであったとすれば、
第２のフィルタは２平面の単位円周上に極を持つため安
定でなく、＋ｄｌに示すごとくこの成分が減衰すること
なく出力に現れてしまい、所望の出力が得られない、そ
こで出力設定回路を用いて、たとえば時刻−４において
第２のフィルタの出力をＯに設定する、あるいは、時刻
０において第２のフィルタの出力を１に設定することに
より所望の出力を得ることができる。
なおこのような出力設定は、１回の連続動作において１
度行えばよい。したがって、たとえば電源投入時に設定
を行えばよい。あるいはテレビジョンなど映像信号を処
理の対象としている場合などは、帰線期間内に定期的に
設定を行ってもよい。
度行えばよい。したがって、たとえば電源投入時に設定
を行えばよい。あるいはテレビジョンなど映像信号を処
理の対象としている場合などは、帰線期間内に定期的に
設定を行ってもよい。
このようにすれば、雑音などによって第２のフィルタの
出力が不要な値に設定されても定期的に正しく設定され
るため、誤動作を防ぐことができる。
出力が不要な値に設定されても定期的に正しく設定され
るため、誤動作を防ぐことができる。
以上のように本実施例によれば、零点や極を２平面の単
位円の内側に配置するための係数回路を必要とせず、ま
た零点と極が完全に単位円周上にあるため零点の位置と
極の位置とが正確に−敗し、所望の特性を得ることがで
きる。さらに、簡単な構成の出力設定回路により安定制
御についても問題がない。
位円の内側に配置するための係数回路を必要とせず、ま
た零点と極が完全に単位円周上にあるため零点の位置と
極の位置とが正確に−敗し、所望の特性を得ることがで
きる。さらに、簡単な構成の出力設定回路により安定制
御についても問題がない。
次に、本発明の第２の実施例について説明する。
第２図は本発明のディジクルフィルタの第２の実施例を
示す構成図であり、第１図の第１の実施例と同機能をも
のには同番号を付した。本実施例が先の第１．の実施例
と異なる点は、第２のフィルタ２１４の構成である。第
２のフィルタ２１４において、２０７はプリセット機能
付Ｄフリ・ノブフロップであり、通常は遅延回路として
機能し、第２のフィルタ２１４の出力信号を１標本化期
間遅延して加算器１０５へと導く。一方、設定制御端子
２１３に制御信号が人力されると設定値入力端子２１２
に入力される設定値がプリセフ）Ｉｆｆｌ能付Ｄフリり
プフロフプ２０７の出力端子に現れ、結果的に第２のフ
ィルタの出力を所定の値に設定することかできる。
示す構成図であり、第１図の第１の実施例と同機能をも
のには同番号を付した。本実施例が先の第１．の実施例
と異なる点は、第２のフィルタ２１４の構成である。第
２のフィルタ２１４において、２０７はプリセット機能
付Ｄフリ・ノブフロップであり、通常は遅延回路として
機能し、第２のフィルタ２１４の出力信号を１標本化期
間遅延して加算器１０５へと導く。一方、設定制御端子
２１３に制御信号が人力されると設定値入力端子２１２
に入力される設定値がプリセフ）Ｉｆｆｌ能付Ｄフリり
プフロフプ２０７の出力端子に現れ、結果的に第２のフ
ィルタの出力を所定の値に設定することかできる。
このように本実施例によれば、特別なスイッチ回路など
設けることなくプリセット機能付Ｄフリップフロップに
よって出力を設定できる。
設けることなくプリセット機能付Ｄフリップフロップに
よって出力を設定できる。
なおこれまでの説明においては、説明を簡単にするため
（２）式に伝達関数を有するフィルタについて述べたが
、本発明のディジタルフィルタはこれに限られるもので
はなく、周波数標本化構造のいかなるフィルタにおいて
も適用できることは言うまでもない。
（２）式に伝達関数を有するフィルタについて述べたが
、本発明のディジタルフィルタはこれに限られるもので
はなく、周波数標本化構造のいかなるフィルタにおいて
も適用できることは言うまでもない。
発明の効果
以上のように、本発明のディジタルフィルタは零点や極
を２平面の単位円の内側に配置するための係数回路を必
要とせず、構成が簡単である。また零点と極が完全に単
位円周上にあるため零点の位置と極の位置とが正確に一
致し、所望の特性を得ることができる。さらに、簡単な
構成の出力設定手段により安定性についても問題のない
周波数標本化構造のディジタルフィルタが得られる。
を２平面の単位円の内側に配置するための係数回路を必
要とせず、構成が簡単である。また零点と極が完全に単
位円周上にあるため零点の位置と極の位置とが正確に一
致し、所望の特性を得ることができる。さらに、簡単な
構成の出力設定手段により安定性についても問題のない
周波数標本化構造のディジタルフィルタが得られる。
第１図は本発明のディジタルフィルタの第１の実施例を
示す構成図、第２図は本発明のディジタルフィルタの第
２の実施例を示す構成図、第３図は（１）式の伝達関数
を実現するＦＩＲフィルタの構成の、第４図は従来の周
波数サンプリング構造のフィルタの構成図である。 １０９・・・・・・第１のフィルタ、１１４，２１４・
・・・・・第２のフィルタ、１１１・・・・・・出力設
定回路、２１４・・・・・・プリセント機能付Ｄフリッ
プフロップ、１１２．２１２・・・・・・設定値入力端
子、１１３゜２１３・・・・・・設定制御端子。 代理人の氏名 弁理士 中尾敏男 ほか１名Ｉ−へ７１
Ｉ稀１ ＋１ｐ−−−スｈテ Ｉｆｊ−寡環副牌！＆ｌ） 巴−゛−ト２＾７Ｉルク １−−−へり塙か ’２１！−−− ｇｌ先剣！！ｐｊ島）五！−−−Ｖ、
２つフィルタ
示す構成図、第２図は本発明のディジタルフィルタの第
２の実施例を示す構成図、第３図は（１）式の伝達関数
を実現するＦＩＲフィルタの構成の、第４図は従来の周
波数サンプリング構造のフィルタの構成図である。 １０９・・・・・・第１のフィルタ、１１４，２１４・
・・・・・第２のフィルタ、１１１・・・・・・出力設
定回路、２１４・・・・・・プリセント機能付Ｄフリッ
プフロップ、１１２．２１２・・・・・・設定値入力端
子、１１３゜２１３・・・・・・設定制御端子。 代理人の氏名 弁理士 中尾敏男 ほか１名Ｉ−へ７１
Ｉ稀１ ＋１ｐ−−−スｈテ Ｉｆｊ−寡環副牌！＆ｌ） 巴−゛−ト２＾７Ｉルク １−−−へり塙か ’２１！−−− ｇｌ先剣！！ｐｊ島）五！−−−Ｖ、
２つフィルタ
Claims (2)
- （１）平面の単位円周上に複数の零点を有する第１のデ
ィジタルフィルタと、前記第１のディジタルフィルタに
縦続接続され、前記第１のディジタルフィルタの単位円
周上の零点のうち、少なくとも一つの零点の位置に極を
有する第２のディジタルフィルタと、所定の時点に前記
第２のディジタルフィルタの出力を所定の値に設定する
出力設定手段とを備えたことを特徴とするディジタルフ
ィルタ。 - （２）出力設定手段による設定は、映像信号の帰線期間
内に定期的に行うことを特徴とする特許請求の範囲第（
１）項記載のディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10791986A JPS62264712A (ja) | 1986-05-12 | 1986-05-12 | デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10791986A JPS62264712A (ja) | 1986-05-12 | 1986-05-12 | デイジタルフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62264712A true JPS62264712A (ja) | 1987-11-17 |
Family
ID=14471371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10791986A Pending JPS62264712A (ja) | 1986-05-12 | 1986-05-12 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62264712A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791407B2 (en) * | 2003-11-13 | 2010-09-07 | Texas Instruments Incorporated | Technique for improving antialiasing and adjacent channel interference filtering using cascaded passive IIR filter stages combined with direct sampling and mixing |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161514A (ja) * | 1984-09-03 | 1986-03-29 | Matsushita Electric Ind Co Ltd | デイジタルフイルタ回路 |
-
1986
- 1986-05-12 JP JP10791986A patent/JPS62264712A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161514A (ja) * | 1984-09-03 | 1986-03-29 | Matsushita Electric Ind Co Ltd | デイジタルフイルタ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791407B2 (en) * | 2003-11-13 | 2010-09-07 | Texas Instruments Incorporated | Technique for improving antialiasing and adjacent channel interference filtering using cascaded passive IIR filter stages combined with direct sampling and mixing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5031133A (en) | FIR digital filter for high-speed communications systems | |
| EP0377300A3 (en) | Transversal and recursive filters | |
| JPS63318811A (ja) | ディジタルフィルタ装置 | |
| JPS62264712A (ja) | デイジタルフイルタ | |
| US5185537A (en) | Gate efficient digital glitch filter for multiple input applications | |
| KR950008681B1 (ko) | 음질 조절 시스템 | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| US20020049797A1 (en) | Programmable filter architecture | |
| JPS56162600A (en) | Sound image controller | |
| JPS5721118A (en) | Digital filter device | |
| JPH0744425B2 (ja) | デイジタル濾波回路 | |
| EP0143637A2 (en) | Feedback type comb filter | |
| JP2913648B2 (ja) | 無限インパルス応答形デジタルフィルタ | |
| JPS58177027A (ja) | デイジタルフイルタ | |
| JPS6326119A (ja) | サンプリング周波数変換回路 | |
| JPS5721115A (en) | Digital filter device | |
| JPS5614741A (en) | Distortion compensator | |
| JPH0697773A (ja) | デジタルフィルタ装置 | |
| JPH02113617A (ja) | 高次元デジタルフィルタ | |
| JPS61294917A (ja) | バツフアドデイレ−ライン | |
| JPS6062216A (ja) | 音響再生装置 | |
| JPH0578968B2 (ja) | ||
| JPS6447117A (en) | Digital signal phase correction device | |
| JPS6198014A (ja) | ノイズパルス除去装置 | |
| JPS62239610A (ja) | デイジタル信号雑音除去回路 |