JPS62262581A - 同期分離装置 - Google Patents

同期分離装置

Info

Publication number
JPS62262581A
JPS62262581A JP62108754A JP10875487A JPS62262581A JP S62262581 A JPS62262581 A JP S62262581A JP 62108754 A JP62108754 A JP 62108754A JP 10875487 A JP10875487 A JP 10875487A JP S62262581 A JPS62262581 A JP S62262581A
Authority
JP
Japan
Prior art keywords
signal
register
level
signals
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62108754A
Other languages
English (en)
Other versions
JP2514967B2 (ja
Inventor
アルビン リユーベン バラバン
ステイーブン アラン ステツクラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS62262581A publication Critical patent/JPS62262581A/ja
Application granted granted Critical
Publication of JP2514967B2 publication Critical patent/JP2514967B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Landscapes

  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Television Signal Processing For Recording (AREA)
  • Synchronizing For Television (AREA)
  • Fats And Perfumes (AREA)
  • Paper (AREA)
  • Lubrication Of Internal Combustion Engines (AREA)
  • Dry Shavers And Clippers (AREA)
  • Road Signs Or Road Markings (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 この開明はビデオ信号から同期信号を分離するための回
路に19.1するものである。
〔開明の背景〕
テレビジョン受像機では、入来するNTSCテレビジョ
ン信号は甲闇周波段(IF段)を介して、対応するNT
SCベースバンドビデオ信号を生成するビデオ検波器に
供給さ几る。合成ビデオ信号から水平及び垂直の同期信
号を分離するために、スライス、又はスライスレベル信
号と呼ばれる電圧レベルが設定される。一般には、スラ
イスレベル信号は、ある所定の同期パルスのチップ部(
尖端部)、即ちピークの予想レベルと、それに関連する
プランキノグペデスタルのバックポーチ部の予想レベル
との間のレベルに設定される。ビデオ信号の大きさが、
スライスレベル信号を、例えば、超過する時1例えば、
所定同期パルスのチップ部が生じている間は、分離され
た同期信号である出力信号が生成される。一方、ビデオ
信号の大きさがスライスレベル信号の大きざよりも小さ
い時、例えば、ビデオ信号のある所定ビデオ線信号の実
効ビデオ部分期間中は、上記のような出力信号は生成さ
れない。
典型的には、入力信号をビデオ検波器に供給するIF段
の信号ゲインは、帰還を用いた自動利得制御(AGC)
ループで制御される。雑音不感性を得るために、スライ
スレベルは、チップ部とバックポーチ部の各予想レベル
間の中間域レベルに設定される。いくつかの従来回路に
おいては、AGCループは、ある条件が満たされていれ
ば、チップ部又はバックポーチ部のレベルを実質的に一
定の所定のレベルに維持しようとする。上記の条件の1
つは、入来テレビジョン信号の振幅がAGCループの調
整範囲内であることである。条件の第2は、同期チップ
部とバックポーチ部のレベルの1つの同期パルスと次の
ものとの間の過渡的変化が小さく、従って、通常は過渡
応答時間が遅いAGCループがそのような変化に追随で
きることである。ビデオ信号の過渡的変化は、例えば、
テレビジョン受像機の同調チャンネルが変えられた時な
どに起きる。このような過渡的変化は、また。
例えば、入来テレビジョン信号中の飛行機などによるフ
ラッフとか、入来テレピジョ/信号に付随する他の型の
外部雑音信号などによっても生じる。
スライスレベル信号のレベルを動的(ダイナミックに)
かつ自動的に調整して、AGCループがチップ部のレベ
ルに適正に追随できない時にも上記レベルを、例えば、
チップ部のレベルと関連するブランキングペデスタルの
バックポーチ部のレベルとの間の中間域に維持できるよ
うにすることが望ましい場合がある。
ある種の従来回路では、標準入来信号と非標準入来信号
との間で同期パルスの幅が変わるために、スライスレベ
ルも異ることがある。この場合、何らの補正も施さなけ
れば、スライスレベルが変わると、表示される画像が特
殊な形で偏位してしまう。
〔発明の概要〕
この発明による同期分離装置は同期情報を含むビデオ信
号に応答し、このビデオ信号から、次のようにして同期
情報を含む同期出力信号を生成する。即ち、ビデオ信号
の変化率が検出されて、このビデオ信号に生じている変
化率を表わす第1の信号が生成される。ビデオ信号の第
1の所定の変化率が生じたことを表わす第2の信号が生
成される。ビデオ信号と第2の信号に従って、同期出力
信号が生成される。
上記した発明を実施した装置においては、同期分離器が
ビデオ信号の波形の一部においてよある所定の波形バタ
ンか発生した時、それを検出するこのようなバタンか検
出されると、このバタンを含んでいる波形部分から取出
された情報を用いてスライスレベル信号が生成される。
このスライスレベル信号はビデオ信号から同期信号を分
離するために用いられる。
この発明の実施例においては、上記の波形バタンは、ビ
デオ信号の波形中で、例えば、実質的に平坦な第1の部
分と、それに続く遷移部と、さらにそれに続く実質的に
平坦な第2の部分とが連続して生じたことを検出するこ
とによって識別される。このような連続は、例えば、ビ
デオ信号の有効な同期パルスの後縁に相当する。このよ
うなバタンか識別されると、第1と第2の部分のそれぞ
レルヘルの情報が処理されて、スライスレベル信号が生
成される。スライスレベル信号は、例えば、第1の平坦
部のレベルと第2の平坦部のレベルの中間域のレベルに
自動的に設定される。
ビデオ信号の波形中の上記したような第1の部分、遷移
部及び第2の部分からなる連続の検出により、スライス
レベル信号の発生と更新のための情報が得られる。スラ
イスレベル信号は、例えば。
同期パルスの後縁に続く水平期間内に更新されるスライ
スレベル信号は同期パルスのチップ部分のレベルとバッ
クポーチ部分のレベルとに追随スることができ、従って
、AGCループに過渡状態が生じている間、あるいは、
入来テレビジョン信号がAGCループの補正範囲外の振
幅を持つ時、適正な同期分離が維持される。
〔実施例の説明〕
第1図はこの発明の一特徴を具備した同期分離器200
を示す。例えば、NTSC方式に規定されるようなアナ
ログ・ベースバンドビデオ信号100が、例えば、テレ
ビジョン受像機のビデオ検波器(図示せず)の出力端子
に供給される。アナログ信号100はアナログ・デジタ
ル(A/D )変換器7でサンプリングされ、ナイキス
トサンプリング標準を満足する1/Tの速度(但し、T
は連続するサンプリングサイクル相互間の期間)でデジ
タルワードに変換される。例えば゛、速度1/Tは14
.32MHzに等しく、これは、NTSC信号のカラー
副搬送波同波数の4倍である。デジタル化された信号は
デジタル低域通過フィルタ8で濾波されて信号A工、を
生成する。信号A工、はシフトレジスタ24の入カポ−
) INに供給される。
信号A工、のある所定の同期パルスH8の後縁には、同
Mパルス馬のチップ部分に対応する平坦部FFP1遷移
部TR,及び関連するブランキングペデスタルのバック
ポーチ部分に相当する平坦部FBPがある。平坦部FF
Pは、例えば、平坦部FBPの直よりも小さい、即ち、
正の度合いが小さい値である。
同期分離器200は所定の同期パルスH8に伴う部分F
’FPとFBPのそれぞれを表わす値を記憶して、後述
するようにして、同期チップ信号STとバックポーチ信
号BKとを形成する。信号STとBKは加算器21の対
応する入力ポートに供給される。加算器21の出力端子
21aに生成されるスライスレベル信号SLは信号ST
(!:BKの平均値を含んでいる。−例として、同期パ
ルスH8に伴っているチップ部分FFPのレベルとバン
クポーチ部分FBPのレベルとの間の中間域にある値を
持ったスライスレベル信号SLはデジタル比較器20の
入力端子20aに供給される。比較器20の入力端子2
0bには信号A工、が供給される。比較器20は信号A
工、が、−例として、スライスレベル信号SLの値より
も低い値の時に、分離された同期信号100aを生成す
る。従って、信号100aは信号AINの同期パルスH
3に対応する分離された同期信号を含んでいる。
A/D変換器7の出力端子7aに現われる360KHz
と500 KHzの間にあるフィルタの遮断周波数より
高い周波数成分は低域通過フィルタ8によって信号A工
、中ではかなり減じられる。信号A工、のワードは速度
1/Tで連続してシシトレジスタ24ヘシフトされる。
シフトレジスタ24の各記憶セル24nは信号A工、の
対応するデジタルワードを記憶することができる。
レジスタ24にシフト、即ち記憶される信号A工、の1
例えば%5個の連続するワードからなる群A1bは加算
器25の対応する入力ポートに供給される。加算器25
はその出力ポート25aに、各期間T中に群A1bの5
つのデジタルワードの移動平均(running av
erage )を与える対応するワードを含む信号へ〇
を発生する。同様に、信号A工、の、例えば5個の連継
する記憶されたワードからなる群A2bは加算器26の
対応する入力ポートに供給され、加算器26は1群Al
bの5つのワードの直前に記憶される群A2bの5つの
ワードの移動平均を与える信号A2を生成する。従って
、信号A工は信号A工、の対応部分の移動平均を与え、
同様に、信号A2は5Tに等しい遅延期間後に、信号A
工、の連続平均を与える。信号へ〇とA2の各々は、こ
の5点平均化プロセスで低域通過濾波される信号A工、
を表わす。
必要とあれば、群A1b(!:A2bはレジスタ24の
記憶セル24nの幾つかを共通にすることができる。
信号へ〇と匂は加算器11の対応する入力ポートに加え
られる。加算器11はその出力ポート11aに和又は平
均信号A□2を発生する。減算器23で信号A1から信
号A2が減算されて差信号Cが形成される。
差信号Cは比較器18の入力ポートに供給され、この比
較器18は、信号へ〇の値から信号A2の値を引いたも
のに等しい信号Cが予め定められた正の値により大きい
時に信号りを線路18aに供給する。信号Cはこの信号
Cの絶対値に等しい信号Oを発生する絶対値変換器19
の入力ポートにも供給される。
信号OがKより実質的に小さなある予め定められた正の
直りに等しいかそれよりも小さい時、比較器27が信号
Eを線路27aに供給する。信号C,D及びEは信号A
工、の変化率を示す。信号りとEは制御器28に供給さ
れる。制御器28は1例えば信号りとEに従って同期分
離器200の制御を行う。信号A の変化率が小さい時
(これは信号AT、Nの平工N 坦部に相当するが)は、信号Eが生成され、また、例え
ば、同期パルスH8の後縁に対′応して信号AI、の変
化率が正で大きい時は、信号りが生成される。
制御器28は通常の制御論理を用いて構成してもよい。
例えば、制御器28は、読出し専用メモリ(図示せず)
に記1、ホされており、以下に述べる動作を実行スるマ
イクロプログラムのマイクロインストラクションに従っ
て動作する論理シーク゛/す即ちマイクロコノピユータ
を含むものとすることができる。
この発明の1特徴によれば、探査動作モード中。
制御器28は信号A工、の波形中で、この信号A工、の
ある予め定められた変化率の発生を検出することにより
、信号A工、の対応部分における予め定められた波形パ
タンの発生を探査しかつ識別する。信号A工、の対応部
分に発生するこの波形パタンは、例えば、ある与えられ
た同期パルスH8の後縁の生起を表わすものである。
探査モードの最初のステップ中に、制御器28はクロッ
ク信号CT5とCr2とを発生する。各信号CT5とC
r2は、例えば、/Tの速度で発生する。信号A工とA
2の平均値を与える和信号A□2がレジスタ17の入力
ポートに結合されている。各期間T中、クロック信号C
T5は信号A□2の対応するワードがレジスタ17に記
憶されるようにする。
クロック信号CT2が生成される各期間Tに、このクロ
ック信号CT2は信号A工2の対応するワードがレジス
タ14に記憶されるようにする。レジスタ14の出力ポ
ートに現われる信号BK2にはレジスタ14に記憶され
た信号A工2の対応ワードが含まれている。探査モード
における制御器28の動作を第2図a及びbを参照して
説明する。
第2図aは1例えば、第1図の水平同期パルスH3の後
縁に関連する信号A工、のデジタル化された値を概略的
に示す。同期パルスH5は平坦部FFP、それに続く遷
移部TR,更にそれに続いて関連するブランキングペデ
スタルの平坦部F’BPとを含んでいる。第2図すは信
号AIHに対応する信号A□とA2のデジタル化された
値を概略的に示す。第1図及び第2図a、bを通して同
じ′参照番号及び記号は同じ素子及び機能を示す。
探査モードの第1のステップで、第1図の制御器28は
信号Eの発生を検出するために各期間Tに線路27aを
検証する。第2図すかられかるように。
第1図の信号Eは第2図aの信号A工、に平坦部、例え
ば、部分FFPが発生した時に生成される。
第1図の信号Eが、例えば、少くとも5回の連続検証の
各々で検出された後、制御器28は線路27aを検証し
て信号Eが初めて生成されなくなった状態を検出する。
信号Eは、値りを超える速度で正の遷移が信号A工、即
ちA□2に発生する時、例えば第2図aに示す遷移部T
Rが生じると、検出されなくなる。例えば、第2図すの
時間T、□の後などのように、第1図の信号Eが検出さ
れないようになると、第1図の制御器28はクロック信
号CT5の発生を停止し、その結果、信号Eと同時に現
われる信号A□2の最後の値がレジスタ17に記憶され
る。信号Eは信号A工、1の変化率が遅いことを示す。
従って、レジスタ17の信号ST2は、例えば、第2図
aの信号A]:Nの平坦部FFPのレベルを表わすレベ
ルにとどまる。第1図の信号Eが検出されなくなると、
例えば、第2図すの時間Tf工の直後、第1図の制御器
28は直ちに信号CTIを発生する。
信号CTIはカウンタ41をゼロにリセット、即ち初期
化する。信号CTIによって初期化されると、カウンタ
41は各期間T中カウントアツプを開始する。カウンタ
41は、例えば、信号CTIがカラ/り41を初期化し
た後32Tの期間が経過すると、信号TRTOを発生す
る。
仄のステップで、制御器28は続く各期間T中に第1図
の線路18aの検証を行って、信号りの発生を検出する
。・信号りは第2図aの信号A工、における、値Kを超
える変化率、即ち勾配の上方への正の遷移を表わす。値
には7、信号Eが生成された時の信号A工、の勾配を表
わす値りよりも実質的に大きい値である。従って、第1
図の信号りは、例えば%第2図すの時間Trに生成され
る。例えば、少くとも連続して5回の検証の各々におい
て1言号りが生じるということは1例えば、第2 Ig
 aの信号A工、の部分子Rによって生ずるような上方
への遷移が起ったことを示す。
探査モードの最後のステップで、第1図の制御器28は
、その後の各期間Tに線路27aを検証して。
再び信号Eを検出する。この時は、信号Eは、例えば、
第2図aの信号’INの゛バックポーチ部F’BPが発
生したことを示す。第1図の信号Eが例えば、第2図す
の時間Tf2で検出されると、第1図の制御器28は、
信号A工2をレジスタ14に記憶させるクロック信号C
T2の発生を停止する。
レジスタ14の信号BK2は、信号Eが再び検出された
後、例えば、第21図aの信号AINのバックポーチ部
FBPのレベルを示すレベルにとどまる。
例えば第2図すの時間Tf2で終了する上述した検証の
シーケンスが、第1図のカウンタ41の信号TRTOが
生成される前に生じるような場合は、そのシーケンスは
信号CTIの発生後32Tの期間内に生じることになる
ので、信号AINの対応部分の波形は、与えられた同期
パルスHsの後縁に関連する特性と実質的に同じ特性の
波形バタンを持つ。
信号へ〇と〜は低域濾波されるので1例えば第2図すの
時間Tflの後で生じる。パルスH8の後縁と異なる信
号AIN中の遷移が信号TRTOを生成されるよりにす
る。その最後において波形バタンか識別されるような探
査モードを、ここでは良好な探査モードと呼ぶ。一方、
カラ/り41の信号TRTOが上記の検証シーケンスの
完了以前に生成された場合は、制御器28は前述したよ
うに線路27aを検証して、信号Eが発生する5回の連
続した検証を検出することにより、探査モードの最初の
ステップの動作を開始する。
信号ST2とBK2はレジスタ16のそれぞれの入力ポ
ートに供給される。制御器28がクロック信号CT4を
発生すると、信号ST2とBK2は両方共、レジスタ1
Gに記憶されて、レジスタ16のそれぞれの出方ボート
に信号STlとBKlが形成される。同様に、信号ST
IとBKIはレジスタ15のそれぞれの大刀ポートに結
合される。制御器28がクロック信号CT3を発生する
と、両信号STlとBKIは共にレジスタ15に記憶さ
れ、レジスタ15のそれぞれの出力ポートに同期チップ
信号STとバックポーチ信号BKとが形成される。信号
STとBKは加算器21で加算されて、前述したヨウに
、スライスレベル信号SLが生成される。
このよ、うにして、信号ST2とBK2はレジスタ16
を経てレジスタ15に記憶され、それぞれ信号ST及び
BKを生成する。
信号CT3はフリップフロップ40の入力端子4゜bに
も供給されている。信号CT3が端子40bに供給され
ると、フリップフロップ4oはリセット状態にされ、フ
リップフロップ4oの出力信号5TIVDが論理「偽」
状態をとる。レジスタ16に信号ST2とBK2とを記
憶させるために用いられるタロツク信号CT4がフリッ
プフロップ4oの入力端子40aに供給されている。信
号CT4はフリップフロップ40をセット状態にして、
信号5TIVDを論理「真」状態にする。論理「真」状
態の信号5T1vDはレジスタ16の信号sT1とBK
lがレジスタ15に未転送であることを示し、一方、論
理「偽」状態の信号5TIVDは上記2つの信号の転送
が完了していることを示す。
出力信号ST、ST1及びST2は比較器22に供給さ
れる。比較器22は、信号STが信号STIと等しいか
またはそれより小さい時、線路22aに信号Fを発生す
る。信号ST1が信号ST2に等しいかまたはそれより
小さい時、比較器22は線路22bに信号Gを生成する
。信号F%G及び5TIVDは制御器28のそれぞれの
入力端子に供給され。
その良好な探査モードに後続する同期処理モードの動作
が制御される。同期処理モードの動作は、米国特許出願
第857,320号に詳細が示されている。
信号A工、中で所定バタンが識別された良好な探査モー
ドがあった後、制御器28は信号ST2とBK2を処理
して、後述するように、信号STI、BKI、ST、B
’K及びSLの対応する値を設定する。これらの直の設
定後、再び、探査モードが前述したように第1のステッ
プから開始される。
良好な探査モードの各々の終りでは、レジスタ17の出
力信号ST2は、第2図aの、例Aげ−平組部FFPに
対応する信号A工、の部分の平均値を含んでいる。同様
に、第1図のレジスタ14の出力信号BK2は、例えば
、第2図aの平坦部F’BPに対応する信号A工、の部
分の平均値を含んでいる。
対応する良好な探査モードの終りにおける信号ST2が
信号STより小さい場合は、信号ST2はレジスタ15
に直ちに記憶され、信号STを更新する。信号STの更
新は、良好な探査モードが同期パルスHsによる(実効
ビデオ期間のような信号A工、の他の部分における遷移
によるのではなく)ものと考えられるために、適正なも
のと考えられる。信号STが更新された後、探査モード
の第1のステップの動作が前述したように再開される。
信号STが最後に更新された後、例えば水平期間Hより
も少し長い期間T、。中に、1回以上の良好な探査動作
モードが行われた場合を相定する。
更に、これらの各良好探査モードの終シにおいて、信号
ST2のレベルが信号STのレベルよリモ高かったと仮
定する。
このような場合1期間Ttoに起った良好な探査モード
の終りで得られる信号ST2の最低レベルはレジスタ1
5に記憶される。信号ST2のこのような最低レベルは
信号STを更新するために期間Ttoの終りに記憶され
る。典型的には、同期パルスH8の同期チップ部FFP
に対応する信号ST2のレベルは、たとえ信号A工、が
・歪んでいる場合でもあるいはある程度のレベルの雑音
を伴っている場合であっても、チップ部FF’Pに対応
しない信号ST2のレベルよりも低い。従って、典型的
な場合においては、例えば、信号N工、の所定ビデオ線
の実効ビデオ期間中に生じる遷移の結果生じる信号ST
2が信号STに影響を与えることがないという利点があ
る。
次に述べる2つの仮想状況によって、良好な探査モード
におけるそれぞれの動作の終りにおける信号ST、BK
及びSLの更新の様子を説明する第1の仮想状況は、あ
る与えられた良好な探査モードの終りにおいて信号5T
IVDが論理「偽」状態で、レジスタ16の信号ST1
とBKIが、概にレジスタ15に記憶または転送されて
いることを示す場合である。この場合、信号S’r2と
BK2は信号CT4によってレジスタ16に記憶され、
それぞれ、更新線信号STIとBKIが形成される。
同時に、フリップフロップ4oが信号CT4によりセッ
トされ、信号5TIVDは、信号STlとBKlがレジ
スタ15に未転送の情報を含んでいることを示す論理「
真」状態ととるようにされる。信号ST2と等しくなっ
ている信号ST1が信号STよりも小さい場合には、信
号CT3によって更新線信号ST1とBKIがレジスタ
15に記憶される。従って、新しく受取った同期パルス
H3の信号ST2が信号STのレベルよりも低いレベル
の時は、信号ST2とそれに付随している信号BK2が
レジスタ16を経由してレジスタ15に送られ、それぞ
れ更新された信号STとBKが形成され、更に、前述し
たように、次の探査モードの最初のステップから動作が
始まる。
制御器28は線路22aを検証して信号Fがないことを
検出することにより、信号STIと等しくなっている信
号ST2が信号STよりも小さいことを知る。信号CT
3は信号STIとBKIとをレジスタ15に記憶させる
過程で生成されたものなので、フリップフロップ40の
出力信号5TIVDは、レジスタ16の信号STIとB
KIが概にレジスタ15に記憶されていることを示す論
理「偽」状態に復帰する。
信号STが信号ST1と等しいかそれより小さい場合に
は、レジスタ16の信号STIとBKIは直ちにはレジ
スタ15へ転送されず、信号5TIVDは論理「真」状
態にとどまる。その後で、次の探査モードの最初のステ
ップから動作が開始する。
第2の仮想状況は、例えば、ある1つの良好な探査モー
ドの最初のステップの前に、信号5TIVDが「真」状
態をとることによって示される信号STIとBKIとが
レジスタ15に未だ記憶されていないかあるいは転送さ
れていない場合であるそのような良好な探査モードの終
りにおいて、信号ST2が信号STIと等しいかまたは
それより大きい場合は、信号ST2とBK2はレジスタ
16に記憶されず、従って、信号STIとBKIは変更
されない。その結果、信号STIは信号STが最後に更
新された時以後に得られた信号ST2の最低値と等しい
ままにとどまる。一方、上記のような良好な探査モード
の終りにおいて、信号ST2が信号ST1のレベルより
も低いレベルの時は、信号S T 2 (!: B K
 2はレジスタ16に記憶され、信号STIとBKIの
それぞれを更新させる。その結果、信号ST1は、同じ
く、信号STが最後に更新された時以後の信号ST2の
最低値に等しくなる。
信号ST2がレジスタ16に記憶された後、信号STI
の新しい値が更に信号STと比較される。
前述したのと同じようにして、信号STが信号ST1の
レベルよりも低い場合には、信号STはそのままで、信
号5TIVDは論理「真」状態をとる。その後、次の探
査モードの最初のステップから動作が始まる。しかし、
信号STIが信号STのレベルよりも低い場合には、信
号STIとBKlはレジスタ15に記憶され、それぞれ
、更新された同期チップ信号STとバックポーチ信号B
Kが形成される。信号ST1とBKIをレジスタ15に
記憶させる信号CT3は、同時に、信号ST IVDが
論理「偽」状態をとるように働く。その後、次の探査モ
ードの最初のステップから動作が開始する。
レジスタ15へのクロック信号CT3はタイムアウトカ
ラ/り30の入力端子30bにも供給されている。信号
CT3は信号ST1とBKlとがレジスタ15に記憶さ
れる毎に零にリセット、即ち初期化される。カウンタ3
0は信号CT3が印加されると直ちに零から計数する。
例えば水平線周期Hよシも少し長くかつ最後に信号ST
とBKが更新されて後に生ずるタイムアウト期間T、。
内で、信号CT3が再び発生されなかった時は、カウン
タ30は端子30aにタイムアウト信号TOを発生する
。信号STとBKが水平線周期Hに等しい期間内に更新
されなかった場合は、この期間中の信号STIの最低レ
ベルが同期パルスH8の部分F’F’Pによって生じた
ものとみなされる。制御器28の対応する入力端子に供
給される信号Toは、信号STとBKが、例えば、その
直線の水平線−因期H内で更新されなかったことを示す
。信号TOの発生後、制御器28は、レジスタ16の信
号ST1とBKIをレジスタ15に記憶させて信号ST
とBKを更新させるための信号CT3を生成する。信号
STとBKは信号H8の部分FF’PとFBPの各レベ
ルに追随するように更新されるのである。こうして、ス
ライスレベル信号SLは、たとえ信号100が例えば飛
行機のフラッタなどによって歪ませられたような時でも
、所要のレベルに設定される。この後は。
次の探査モードの最初のステップから動作が開始される
スライスレベル信号SLが更新される時間と次の同様の
時間との間の最長時間を決める期間T、。
は、期間Ttoの開始点において予め決められる、即ち
、前もって知ることができ、その期間は同期パルスH8
の娠幅に関係なく制御される。各期間Ttoの開始点は
、例えば、信号SLが最後に更新された時である。これ
に対し、いくつかの従来回時間の最長間隔は1例えば、
同期パルスの振幅の関数である。
前に述べたように、レジスタ16に記憶される信号ST
Iは、信号STとBKが最後に更新された後で、対応す
る良好な探査モードの終了点で生じた信号ST2の最低
値に等しい。信号CT3が生成されて信号STとBKが
更新されると、信号ST IVDは論理「偽」となり、
カウンタ30は再び零からカウントアツプし始めて新し
い期間が始まる。
第31”l a〜第第3図位、良好な探査モード中の動
作の終了後の第1図の分離器200の動作の説明のため
の波形を示す。第1図〜第3図に共通する参照番号及び
符号は同じ素子及び機能を示す。
第3図aにおいて、信号A工、は、異なる同期パルスH
8において、それに対応して異なるレベルの同期チップ
部F’FPを有している。信号AINにおけるこのよう
な変動は、例えば、雑音に関連する妨害や飛行機のフラ
ッタなどによって生じる。信スHs(、)を有し、同期
チップ部F F ’P (□)は信号5T2(、)をパ
ルスHs (1)が存在する間、同期チップ信号STよ
りも低いレベルにする。信号へ〇、の第2の同期パルス
H3(2)は同期チップ部F F P(2)を有し。
この同期チップ部F F P (2)は信号5T2(2
)をノくルスHs(2)の存在期間中、スライスレベル
信号SLのレベルよりモ高いレベルにする。同期ノ<ル
スHs(3)は同期チップ部FFP(3)を有し、ノく
ルスHs (3)の発生期間中、信号5T(3)を同期
チップ信号STよりも低いレベルにする。この信号N1
、の波形は、テレビジョン受像機のAGCループ(図示
せず)が第3図aの信号A工、の同期チップ部FF’P
の急速な変化に追随できない例を示すものである。AG
Cループが信号N1、の急速な変化に追随できるもので
あれば1部分FFP  、F’FP  及びF F P
、3)は実質的に同じレベルになる筈である。
第3図すは第1図のカウンタ30の計数値、即ち状態の
例を概略的に示すものである。第3図すに上方にランプ
する信号として概略的に示されているカウンタ30の計
数値は、第1図の信号CT3が生成されるまで増大する
。信号CT3が発生すると、計数値は零になる。信号S
TとBKが最後に更新された後1例えば周期Hよりも少
し長い第3図aのタイムアウト期間T、oが経過した後
に生じる所定の値に計数値が達すると、信号TOが生成
される。
第3図aで、パルスHs(1)の波形中に所定のバタン
か識別された後の時間t□において、部分F F P 
(1)のレベルに対応する信号5T2(□)は信号ST
のレベルよりも低いレベルにある。信号5T2(1)と
対応するBK2(、)とは第1図のレジスタ16を経由
してレジスタ15に転送され、それぞれ信号STとBK
とを更新させて、スライスレベル信号SLの新しいレベ
ルを生成する。カラ/り30は零に等しい計数値にリセ
ットされる。第3図aにおいて、パルスH8(2)甲で
所定のバタンか識別された後の時間t2において、信号
STよりも高いレベルの信号5T2(2)とそれに対応
する信号BK(2)が第1図のL/レジスタ6に転送さ
れ、あるいは、記憶される。しかし、信号ST% BK
及びSLは、この時は更新されない。信号STとBKが
その前の期間T、。で更新されなかったので、第3図す
の時間t3で第1図のタイムアウト信号TOが生成され
る。信号TOが発生すると、レジスタ16の信号STI
とそれに対応する信号BKIとがレジスタ15に記憶さ
れて、更新された信号STが形成される。第3図aの時
間t4において、信号5T2(3)とそれに対応する信
号BK2(3)とが第1図のレジスタ16を介してレジ
スタ15に記憶され、信号ST% BK及びSLが更新
される。
第3図aに示す例は、AGCループ(図示せず)が信号
A工、の同期パルスHsのチップ部FFRのレベルに追
随できない場合でも、第3図aの信号STがうまく同期
チップ部FFPのレベルに追随テき、同様に、信号BK
がバックポーチ部FBPのレベルに追随できることを示
している。好ましいことには、同期パルスH8の振幅が
大きく変動する場合でも、スライスレベル信号SLは部
分FBPとFFPの間の中間域に自動的に設定される。
第3図aの信号AXHに対応する同期信号100aの分
離された同期信号SSPを示す。同期パルスH3(2)
の平坦部FFP(2)はスライスレベル信号SLよりも
高いレベルにあるので、パルスHs(2)の期間中には
、分離された同期信号SSPはない。しかし1次の信号
5SP(3)は生成される。このように、信号A工、に
急速な変化が生じると、第1図のスライスレベル信号S
Lは、AGCループがそのような急速な変化に追随でき
ない時でも、うまく追随できる。
NTSC方式では、水平周波数のパルスH8は垂直ブラ
ッキング期間の各周期H中にも生じるから、第1図の信
号STとBKは垂直ブランキングにおいても適切に更新
される。
【図面の簡単な説明】
第1図はこの発明の一実施例に従う同期分離器の回路図
、第2図は第1図の同期分離器の同期バタン識別動作の
説明に使用する同期パルスの後縁に関係した波形を示す
波形図、第3図は同期パタ説明に供する波形図である。 18°°°°比較器(第2′の手段)、20°°°°比
較器(同期出力信号発生手段)。

Claims (1)

    【特許請求の範囲】
  1. (1)同期情報を含むビデオ信号に応答して、このビデ
    オ信号から上記同期情報を含む同期出力信号を発生する
    装置であつて、 上記ビデオ信号に応答して、このビデオ信号中の変化率
    を検出して、このビデオ信号中に生じる変化率を示す第
    1の信号を発生する第1の手段と、この第1の信号に応
    答して、この第1の信号が第1の所定の変化率が生じた
    ことを示す時、第2の信号を発生する第2の手段と、 上記ビデオ信号と上記第2の信号に応答して、上記同期
    出力信号を発生する手段と、 を備えた同期分離装置。
JP62108754A 1986-04-30 1987-04-30 同期分離装置 Expired - Lifetime JP2514967B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US857331 1986-04-30
US06/857,331 US4698679A (en) 1986-04-30 1986-04-30 Sync separator

Publications (2)

Publication Number Publication Date
JPS62262581A true JPS62262581A (ja) 1987-11-14
JP2514967B2 JP2514967B2 (ja) 1996-07-10

Family

ID=25325759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62108754A Expired - Lifetime JP2514967B2 (ja) 1986-04-30 1987-04-30 同期分離装置

Country Status (13)

Country Link
US (1) US4698679A (ja)
EP (1) EP0244239B1 (ja)
JP (1) JP2514967B2 (ja)
KR (1) KR950006233B1 (ja)
AT (1) ATE86422T1 (ja)
AU (1) AU597649B2 (ja)
CA (1) CA1267972A (ja)
DD (1) DD256408A5 (ja)
DE (1) DE3784369T2 (ja)
ES (1) ES2038174T3 (ja)
FI (1) FI83719C (ja)
HK (1) HK1002617A1 (ja)
PT (1) PT84813B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06233244A (ja) * 1992-12-07 1994-08-19 Samsung Electron Co Ltd 同期信号抽出回路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3931860A1 (de) * 1989-09-23 1991-04-04 Philips Patentverwaltung Synchronsignal-detektor
DE3931861A1 (de) * 1989-09-23 1991-04-04 Philips Patentverwaltung Digitale schaltungsanordnung zur detektion von synchronisations-impulsen
US5528303A (en) * 1993-11-01 1996-06-18 Elantec, Inc. Synchronizing signal active filter and method
US5481299A (en) * 1994-05-16 1996-01-02 Coffey; Lawrence G. Power saving device for video screen
US6836549B1 (en) * 1998-09-02 2004-12-28 Macrovision Corporation Method and apparatus for synthesizing and reducing the effects of video copy protection signals
US6271889B1 (en) * 1999-03-04 2001-08-07 Analog Devices, Inc. Synchronization pulse detection circuit
US7508453B2 (en) * 2002-04-25 2009-03-24 Thomson Licensing Synchronization signal processor
WO2003107658A1 (en) * 2002-06-17 2003-12-24 Koninklijke Philips Electronics N.V. Method for providing a digital time signal and video device
US11463653B2 (en) * 2020-09-16 2022-10-04 Realtek Semiconductor Corp. Video transmission system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7000743A (ja) * 1970-01-19 1971-07-21
US4185299A (en) * 1978-08-18 1980-01-22 Rca Corporation Synchronization signal separator circuit
AU540726B2 (en) * 1980-09-09 1984-11-29 Sanyo Electric Co., Ltd. Synchronizing separator circuit
NL8104533A (nl) * 1981-10-06 1983-05-02 Philips Nv Synchroniseerschakeling voor het afleiden en verwerken van een, in een inkomend videosignaal aanwezig synchroniseersignaal.
JPS58186270A (ja) * 1982-04-23 1983-10-31 Victor Co Of Japan Ltd 同期分離回路
JPS5923971A (ja) * 1982-07-30 1984-02-07 Toshiba Corp デジタルテレビジヨン受像機
US4621289A (en) * 1984-03-21 1986-11-04 Zenith Electronics Corporation Digital sync separator and differentiator
NL8401955A (nl) * 1984-06-20 1986-01-16 Philips Nv Schakeling voor het afleiden van een in een inkomend videosignaal aanwezig synchroniseersignaal.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06233244A (ja) * 1992-12-07 1994-08-19 Samsung Electron Co Ltd 同期信号抽出回路

Also Published As

Publication number Publication date
JP2514967B2 (ja) 1996-07-10
ES2038174T3 (es) 1993-07-16
PT84813A (en) 1987-05-01
PT84813B (pt) 1989-12-29
HK1002617A1 (en) 1998-09-04
DE3784369T2 (de) 1994-01-05
FI871785A (fi) 1987-10-31
ATE86422T1 (de) 1993-03-15
FI83719C (fi) 1991-08-12
CA1267972A (en) 1990-04-17
DE3784369D1 (de) 1993-04-08
FI83719B (fi) 1991-04-30
EP0244239A2 (en) 1987-11-04
FI871785A0 (fi) 1987-04-23
EP0244239A3 (en) 1989-01-25
AU597649B2 (en) 1990-06-07
DD256408A5 (de) 1988-05-04
KR870010735A (ko) 1987-11-30
EP0244239B1 (en) 1993-03-03
US4698679A (en) 1987-10-06
KR950006233B1 (ko) 1995-06-12
AU7190887A (en) 1987-11-05

Similar Documents

Publication Publication Date Title
US4672639A (en) Sampling clock pulse generator
JPS62262581A (ja) 同期分離装置
EP0244240B1 (en) A sync separator
US4198651A (en) Television reference signal digital indentification system
US5394193A (en) Pattern-adaptive digital comb filter for separation of a luminance and a color signal
US4872055A (en) Line synchronizing circuit in a picture display device
JP2517961B2 (ja) ビデオ信号のクランプ回路
US7050111B2 (en) Process and device for synchronizing a reference signal with respect to a video signal
JP2719470B2 (ja) 色輪郭補正回路
JP3412456B2 (ja) 自動利得制御装置
US5099312A (en) Timebase corrector
JPS62101193A (ja) ハンギングドツト検出器
JPH08307832A (ja) スキュー補償及び雑音除去用の映像信号処理装置
JPH09233367A (ja) フィルタ自動調整回路
JPS60264167A (ja) 同期分離回路
JP3024726B2 (ja) ハーフキラー回路
JP2543554B2 (ja) ドロップアウト補正回路
JPH03283874A (ja) D2規格同期信号検出器
JPH03135187A (ja) ビデオ信号処理回路
JPS59212083A (ja) ゴ−スト除去装置
JPS6352580A (ja) 同期信号分離回路
JPH08275024A (ja) ビデオ信号検出回路
JPH09200711A (ja) 伝送装置
JPH04250777A (ja) 水平同期分離回路及びテレビジョン受像機
JPH08223445A (ja) ディジタル同期分離回路