KR950006233B1 - 동기 분리기 - Google Patents

동기 분리기 Download PDF

Info

Publication number
KR950006233B1
KR950006233B1 KR1019870004136A KR870004136A KR950006233B1 KR 950006233 B1 KR950006233 B1 KR 950006233B1 KR 1019870004136 A KR1019870004136 A KR 1019870004136A KR 870004136 A KR870004136 A KR 870004136A KR 950006233 B1 KR950006233 B1 KR 950006233B1
Authority
KR
South Korea
Prior art keywords
signal
sync
rate
change
signals
Prior art date
Application number
KR1019870004136A
Other languages
English (en)
Other versions
KR870010735A (ko
Inventor
리븐 베라반 앨빈
앨런 스테클러 스티븐
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR870010735A publication Critical patent/KR870010735A/ko
Application granted granted Critical
Publication of KR950006233B1 publication Critical patent/KR950006233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Television Signal Processing For Recording (AREA)
  • Synchronizing For Television (AREA)
  • Fats And Perfumes (AREA)
  • Paper (AREA)
  • Lubrication Of Internal Combustion Engines (AREA)
  • Dry Shavers And Clippers (AREA)
  • Road Signs Or Road Markings (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Abstract

내용 없음.

Description

동기 분리기
제1도는 본 발명의 실시예에 따르는 동기 분리기.
제2a도 및 2b도는 제1도의 동기 분리기의 동기 패턴인지 동작을 설명하는데 유용한 동기 펄스의 추적엣지에 연관된 파형도.
제3a도 내지 3c도는 동기 패턴이 인지된 직후 제1도의 동기 분리기 동작을 설명하는데 유용한 파형도.
* 도면의 주요부분에 대한 부호의 설명
23 : 감산기 24 : 시프트 레지스터
25 : 가산기 28 : 제어기
41 : 카운터 200 : 비교기
본 발명은 비디오 신호로부터 동기신호를 분리하는 회로에 관한 것이다.
텔레비젼 수상기에 있어서, 인입 NTSC 텔레비젼 신호는 IF 단을 거쳐 대응하는 NTSC 기저대 비디오 신호를 발생하는 비디오 검출기에 결합된다. 합성 비디오 신호로부터 수평 및 수직 동기신호를 분리하기 위하여, 때때로 슬라이드 또는 슬라웠발생하는 비디오 검출기에 결합된다. 합성 비디오 신호로부터 수평 및 수직 동기신호를 분리하기 위하여, 때때로 슬라이드 또는 슬라연관된 불랭킹 페데스탈의 백 포치 부분의 예상 레벨 사이에 있는 레벨에서 설정된다. 예들들어, 비디오 신호의 크기가 소정의 동기 펄스의 팁부분 발생동안 슬라이싱 레벨 신호의 크기를 초과할때, 분리된 동기 신호인 출력 신호가 발생된다. 반면에 예들들어, 비디오 신호의 크기가 비디오 신호의 소정의 비디오 라인 신호의 활성 비디오 부분동안 슬라이싱 레벨 신호의 크기보다 작을 때, 상기 출력 신호는 발생하지 않는다.
전형적으로, 입력 신호를 비디오 검출기에 제공되는 IF단의 신호 이들은 피드백을 사용하는 자동 이득제어(AGC) 루프에서 제어된다. 잡음에 대한 보호를 위해, 슬라이싱 레벨은 각각 팁 및 백포치 부분의 예상 레벨사이에 있는 중간범위레벨에서 설정된다. 몇몇의 종래 기술의 회로에 있어서, 만약 몇몇 조건에 일치한다면 AGC 루프는 팁 또는 백포치 부분의 레벨을 소정의 일정한 레벨로 유지하려고 한다. 상기 조건중 첫번째는 인입 텔레비젼 신호의 진폭이 AGC 루프의 변동범위내에 존재한다는 것이다. 상기 조건중 두번째는 하나의 동기 펄스로부터 다음의 동기 펄스로 나타나는 동기 팁 및 백포치 부분의 레벨에서 과도변이가 작아, 일반적으로 변이 응답 시간이 느린 AGC 루프가 상기 변화를 추적할 수 있도록 하는 것이다. 텔레비젼 수상기가 상기한 텔레비젼 채널로 동조될때 비디오 신호에서 과도변이가 발생한다. 상기 과도 변이는 또한 인입 텔레비젼 신호에서 비행기에 의해 유도된 광도불순이거나 인입 텔레비젼 신호에 수반하는 다른 형태의 외부 잡음 신호에 따라 발생한다.
슬라이딩 레벨 신호의 레벨을 동적 및 자동적으로 조정하여, AGC 루프가 팁부분의 레벨을 적합하게 트랙킹할 수 없을 때 조차 팁부분의 레벨과 이에 연관된 블랭킹 폐데스탈의 백포치 부분의 레벨 사이에 있는 중간 범위에 남도록 하는 것은 바람직하다.
몇몇의 종래기술의 회로에 있어서, 규격 및 비규격 인입 신호로 인한 가변 동기 펄스폭이 상이한 슬라이싱 레벨을 설정한다. 상이한 슬라이스 레벨로 디스플레이된 화상은 만약 보상되지 않는다면 공간적으로 이동된다.
본 발명에 따라, 동기화 정보를 포함하고 비디오 신호에 응답하는 동기 분리기 장치는 비디오 신호로부터 다음 형태로 동기화 정보를 포함하는 동기화 출력 신호를 발생한다. 비디오 신호에서 변화율은 비디오 신호에서 발생하는 변화율을 나타내는 제1신호를 발생하기 위해 검출된다. 비디오 신호에서 소정의 제1변화율의 발생을 나타내는 제2신호가 발생된다. 비디오 신호 및 제2신호에 따라 동기화 출력 신호가 발생된다.
상술된 발명을 실행하는 동기 분리기는 비디오 신호의 일부분의 파형으로 소정의 파형 패턴의 발생을 검출한다. 상기 패턴이 인지된 후, 상기 패턴을 포함하는 파형의 부분으로부터 얻어진 정보는 슬라이스 레벨신호를 발생하기 위해 사용된다. 비디오 신호로부터 동기신호를 분리하기 위해 슬라이스 레벨 신호가 사용된다.
본 발명의 실시예에 따라 비디오 신호의 파형에서 실제적으로 평탄한 제2부분에 잇따르는 변위부분에 잇따르는 실제적으로 평탄한 제1부분의 연속을 검출함으로써 패턴이 인지된다. 상기 연속은 비디오 신호중 유요한 동기 펄스의 추적 엣지에 대응한다. 상기 패턴이 인지된 후, 제1 및 제2부분 레벨의 정보는 각각 슬라이스 레벨 신호를 발생하기 위해 처리된다. 슬라이스 레벨 신호는 평탄한 제1부분의 레벨과 평탄한 제2부분의 레벨 사이의 중간범위에 있는 레벨에 있도록 자동적으로 설정된다.
비디오 신호의 파형에서 연속된 제1부분, 변이 및 제2부분을 검출함으로써 슬라이스 레벨 신호를 발생하고 새롭게 하는 정보를 제공한다. 슬라이스 레벨 신호는 동기 펄스의 추적 엣지를 따르는 수평 구간내에서 새롭게 된다. 슬라이스 레벨 신호가 팁과 동기 펄스의 백포치 부분의 레벨을 트랙킹하여, AGC 루프에서 과도조건이 발생할 동안이나 AGC 루프의 보정범위 외의 진폭에 인입 텔레비젼 신호가 있을 때 적당한 동기 분리가 유지되도록 하는 장점을 갖는다.
이하, 도면을 참조하면서 본 발명을 더욱 상세히 설명하기로 한다.
제1도는 본 발명을 실시하는 동기 분리기(200)를 도시한다. NTSC 규격에서 규정된 바와같이, 아날로그이며 기저대 비디오 신호(100)는 제1도에 도시되지 않은 텔레비젼 수상기의 비디오 검출기 출력 단자에 얻어진다. 아날로그 신호(10)는 A/D 변환기(27)에서 나이퀴스트 샘플링 궤적에 일차하고 T가 연속 샘플링 사이클간의 구간인 비율 1/T로서 디지탈 워드로 샘플되고 변환된다. 비율 1/T은 NTSC 신호의 칼라 부반송파 주파수의 4배인 14.32㎒와 동일하다. 디지탈화된 신호는 디지탈 저역 필터(28)에서 저역 통과되어 신호(AIN)를 발생한다. 신호(AIN)는 시프트 레지스터(24)의 입력 단자 IN에 결합된다.
신호(AIN)의 조정의 동기 펄스 Hs의 축적 엣지에 연관된 것은 동기 펄스(Hs)의 팁부분에 일치하는 평편한 부분(FFP), 변이 부분(TR) 및 이에 연관된 불랭킹 페데스탈의 백포치 부분에 대응하는 평편한 부분FBP이다. 도시된 바와같이 FFP 값은 FBP 값보다 더 낮거나 정극성이 양의 값이 더작다.
동기분리기(200)는 소정의 동기 펄스 Hs에 각각 연관된 FFP 및 FBP를 표시하는 값을 저장 하여, 후술되는 바와같이 가산기(21)의 입력 단자에 각각 결합되는 동기 팁 신호(ST) 및 백포치 신호 BK를 제공한다. 가산기(21)의 출력 단자(21a)에서 발생되는 슬라이스 레벨 신호(SL)는 신호(ST, BK)의 평균치를 포함한다. 팁 부분(FFP)와 동기 펄스(Hs)에 연관된 백포치 부분(FBP)의 레벨 사이의 중간범위에 있는 값을 갖는 펄스라인 레벨 신호 SL는 디지탈 비교기(20)의 입력단자(20a)에 결합된다. 신호(AIN)는 비교기(20)의 입력 단자(20b)에 결합된다. 비교기(20)는 신호(AIN)의 값이 슬라이스 레벨 신호(SL)의 값보다 낮을때 분리된 동기 신호(100a)를 발생한다. 그러므로 신호(100a)는 신호(AIN)의 동기 펄스 Hs에 대응하는 분리된 동기 신호를 포함한다.
360㎒ 및 500㎒ 사이에 있는필터 차단 주파수보다 더 큰 A/D 변환가(27)의 출력 단자(27a)에서 주파수 성분은 저역 통과 필터(28)에 의해 신호(AIN)로 축소된다. 신호(AIN)의 워드는 1/T비율로 시프트 레지스터(24)로 순차적으로 이동된다. 시프트 레지스터(24)의 각각의 저장셀(24n)은 신호(AIN)의 대응하는 디지탈 워드를 저장할 수 있다.
신호(AIN)중 다섯개의 연속적으로 이동된 워드군(A1b)은 이동되거나 레지스터(24)에 저장되어, 군(A1b)의 다섯개 디지탈 워드의 러닝 평균을 제공하는 일치 워드를 각 주기 T에 포함하는 신호(A1)를 출력포트(25a)에서 발생하는 가신기(25)의 대응 입력 포트에 결합된다. 이와 유사하게, 신호(AIN)중 다섯개의 연속적으로 저정된 워드군(A2b)은 군(A1b)의 다섯개 워드 직전에 저장되는 군(A2b)의 다섯개 워드의 연속 평균을 제공하는 신호(A2)를 발생하는 가산기(26)의 대응 입력 포트에 결합된다. 그러므로, 신호(A1)은 신호(AIN)의 대응부분을 러닝 평균을 제공한다. 더우기, 5T와 동일한 딜레이 구간후 신호(A2)는 신호(AIN)의 러닝 평균을 제공한다. 각각의 신호(A1, A2)는 상기 다섯개의 평균 처리에 의해 저역 통과하는 신호(AIN)를 표시한다. 만약 바람직하다면, 군(A2b, A2b)은 레지스터(24)의 저장셀(24n)중 하나를 공통으로 하거나 포개어 포함한다.
신호(A1, A2)는 출력 포트(11a)에서 신호를 합하거나, 평균하여 발생하는 가산기(11)의 대응하는 입력 단자에 결합된다. 신호(A2)는 감산기(23)에서 신호(A1)를 빼, 차신호(C)를 형성한다. 차신호(C)는 신호(A2)값을 뺀 신호(A1)값과 동일한 신호(C)가 소정의 양의 값(K) 보다 더클때 라인(18a)상에서 신호(D)를 발생하는 비교기(18)의 입력 포트에 결합된다. 신호(C)는 또한 신호(C)의 절대값과 동일한 신호(O)를 발생하는 절대값 변환기(19)의 입력 포트에 결합된다. 신호(0)가 K보다 실제적으로 더작은 소정의 양의 값(L)보다 작거나 동일할때 라인(27a)상에서 신호(E)를 발생한다. 신호(C, D, E)는 신호(AIN)이 변화율을 나타낸다. 신호(D, E)는 예를들어 신호(D, E)를 따라 비교기(200)의 제어기능을 행하는 제어기(28)에 결합된다. 신호(AIN)의 변화율이 신호(AIN)의 평편한 부분에 대응하여 작을 때, 신호(E)가 발생된다. 신호(AIN)의 변화율이 예를들어 동기 펄스(Hs)의 추적 엣지(TR)에 대응하여 양의 값이고 클때, 신호(D)가 발생된다.
제어기(28)는 종래의 제어논리를 사용하여 구성된다. 예를들어, 제어기(28)는 제1도에 도시되지 않은 ROM에 저장되며, 후술된 절차를 행하는 마이크로그램의 미소구조에 따라 동작하는 논리 순차기 또는 마이크로 컴퓨터를 포함한다.
본 발명에 따라, 조사 모드시 동작하는 동안 제어기(28)는 신호(AIN)의 파형에서 소정의 신호(AIN) 변화율의 발생을 검출함으로서 신호(AIN)의 대응부분에서 발생하는 소정의 파형 패턴을 조사하고 인지한다. 신호의 대응하는 부분에서 발생하는 파형 패턴은 소정의 동기 펄스(Hs)의 추적 엣지 발생을 나타낸다.
조사 모드시 제1단계의 동작 동안, 제어기(28)는 클록 신호(CT5) 및 클록 신호(CT2)를 발생한다. 각 신호(CT5, CT2)는 1/T비율로 발생한다. 신호(A1, A2)의 평균치를 제공하는 합신호(A12)가 레지스터(17)의 입력 포트에 결합된다. 크록신호(CT5)는 각 주기(T)에서 신호(A12)의 대응워드가 레지스터(17)에 저장되도록 한다. 레지스터(17)의 출력 포트에서 신호(ST2)가 신호(A12)의 저장된 워드를 포함한다. 이와 유사하게, 합신호(A12)는 레지스터(14)의 입력 포트에 결합된다. 클fjr 신호(CT2)는 클록 신호(CT2)가 발생되는 각 주기(T)에서 신호(A12)의 대응 워드가 레지스터(14)에 저장되도록 한다. 레지스터(14)의 출력 포트에서 신호(BK2)는 레지스터(14)에 저장되는 신호의 대응 워드를 포함한다. 조사모드시 제어기(28)의 동작은 제2a 및 b도에서 설명된다.
제2a도는 제1도의 수평 동기 펄스(Hs)의 추적 엣지의 연관되는 신호(AIN)의 디지탈화된 값을 도시한다. 동기 펄스(Hs)는 변이 부분(TR)에 잇따르는 평편한 부분(FFP)를 포함하며, 이에 연관된 블랭킹 페데스탈의 평편한 부분(FBP)에 뒤따른다. 제2b도는 신호(AIN)에 대응하는 신호(A1, A2)의 디지탈화된 값을 나타낸다. 제1도, 2a도 및 2b도에서 동일한 번호 및 부호가 동일한 아이템 또는 기능을 나타낸다.
조사 모드시 동작의 제1단계에서, 제1도의 제어기(28)는 신호(E)의 발생을 검출하기 위해 각 주기 T에서 라인(27a)을 테스트한다. 제2b도에서 알 수 있는 바와같이, 제1도의 신호(E)는 평편한 부분이 부분(FFP) 같이 제2a도의 신호(AIN)에서 일어날때 발생한다. 제1도의 신호(E)가 적어도 다섯번의 연속 테스트 각각에서 검출된 후, 제어기(28)는 신호(E)가 발생되지 않은 것을 제일 먼저 검출하기 위해 라인(27a)을 테스트한다. 값(L)을 초과하는 비율에서 양의 변이가 제2a도의 변이 부분(TR)이 일어날때 같이 신호(AIN)이나 신호(A12)를 발생할때 신호(E)가 더이상 검출되지 않는다. 예를들어, 제2b도의 시간(Tf1) 이후 같이 제1도의 신호(E)가 더이상 검출되지 않을 때, 제1도의 제어기(28)가 클록신호(CT5)의 발생을 종결지어, 신호(E)와 동시에 나타나는 신호(A12)의 마지막 값이 레지스터(17)에 저장되도록 한다. 신호(E)는 신호(AIN)의 변화율이 느린것을 나타낸다. 그러므러, 레지스터(17)의 신호(ST2)는 제2a도 신호(AIN)의 평편한 부분(FFP)의 레벨을 나타낸다. 제1도의 신호(E)가 제2b도의 시간(Tf1) 직후같이 더이상 검출되지 않을 때, 제1도의 제어기(28)는 카운터(41)를 0로 리셋하거나 초기화하는 신호(CT1)를 발생한다. 신호(CT1)에 의해 초기화된 후, 카운터(41)는 각 주기(T)에서 카운트업을 시작한다. 예를들어, 32T의 주기가 시간 신호(CT1)로 경과되어 카운터(41)를 초가기화할때 카운터(41)가 신호(TRTO)를 발생한다.
다음 단계에서, 제어기(28)는 신호(D)의 발생을 검출하기 위해 각각 다음의 주기(T)에서 제1도의 라인(18a)을 테스트한다. 신호(D)는 K치를 초과하는 변화율이나 경사율에서 제2a도의 신호(AIN)에 업램핑 양의 변위를 나타낸다. K값은 신호(E)가 발생됐을때 신호(AIN)의 경사를 나타내는 L값보다 더 크다. 그러므로, 제1도의 신호(D)는 제2b도의 시간(Tr)에서 발생된다. 다섯번의 연속 테스트의 각각에서 신호(D)의 발생을 제2a도의 신호(AIN)의 부분(TR)에 기인된 것 같은 업랭핑 변이의 발생을 나타낸다.
조사모드의 마지막 단계에 있어서, 제1도의 제어기(28)는 신호(E)를 다시 검출하기 위해 잇따르는 각 주기(T)에서 라인(27a)를 테스트한다. 신호(E)는 제2a도의 신호(AIN)의 백포치 부분(FBP)의 발생을 도시한다. 제1도의 신호(E)가 제2b도의 시간(Tf2)에서 같이 검출될때, 제1도의 제어기(28)는 레지스터(14)에 신호(A12)를 저장하는 클록 신호(CT2)의 발생을 끝낸다.
신호(E)가 다시 검출된 후, 레지스터(14)의 신호(BK2)는 제2a도 신호(AIN)의 백포치 부분(FBP)의 레벨을 나타내는 레벨에 남는다.
상술된 바와같이, 제1도의 카운터(41)의 신호(TRTO)가 발생되기전 제2b도의 시간(Tf2)에서 끝나는 연속의 테스트가 나타난다면, 시간 신호(CT1)로 부터 32T의 주기내에서 나타난다는 점에서, 신호(AIN)의 일치부분의 파형은 소정의 동기 펄스(Hs)의 추적 엣지에 연관된 특성과 실제적으로 유사한 파형 패턴을 갖는다. 신호(A1, A2)가 저역통과 필터를 통과하기 때문에, 펄스(Hs)의 추적 엣지와 유사하지 않은 제2b도의 시간(Tf1)후 나타나는 신호(AIN)의 변이는 신호(TRTO)가 발생되도록 한다. 패턴이 인지되는 단부에서 조사모드는 연속 조사 모드같이 본 명세서에 인용된다. 이와 비교하여, 카운터(41)의 신호(TRTO)가 상기 연속의 완성 이전에 발생된다면, 제어기(28)는 신호(E)가 나타나는 다섯번의 연속 테스트의 발생을 검출하기 위해, 상술된 바와같이, 라인(27a)을 테스트함으로써 조사모드의 제1단계에서 동작을 시작한다.
신호(ST2, BK2)는 레지스터(16)의 일치 입력 포트에 결합된다. 제어기(28)가 클록신호(CT4)를 발생할때, 신호(ST2, BK2)가 레지스터(16)에 저장되어, 레지스터(16)의 대응 출력 포트에서 각각 신호(ST1)와 신호(BK1)를 형성한다. 이와 유사하게, 신호(ST1, BK1)는 레지스터(15)의 대응 입력 포트에 결합된다. 제어기(28)가 클록 신호(CT3)를 발생할때, 신호(ST1, BK1)가 레지스터(15)에 저장되어, 레지스터(15)의 대응 출력 포트에서 각각 동기 팁 신호(ST)와 백포치 신호(BK)를 형성한다. 신호(ST, BK)는 상술된 바와같이 슬라이스 레벨 신호(SL)를 발생하기 위해 가산기(21)에서 가산된다. 그러므로, 신호(ST2, BK2)는 레지스터(16)를 거쳐 레지스터(15)에 저장되어 각각 신호(ST, BK)를 형성한다.
신호(CT3)는 또한 플립플롭(40)의 입력 단자에 결합된다. 신호(CT3)가 단자(40b)에 인가될때, 플립플롭(40)이 "리셋트"상태로 되어, 플립플롭(40)의 출력신호 STIVD는 논리 "거짓"상태로 된다. 레지스터(16)에 신호(ST2, BK2)를 저장하는데 사용되는 클록신호(CT4)는 또한 플립플롭(40)의 입력 단자(40a)에 결합된다. 신호(CT4)는 플롭플롭(40)이 "세트"상태로 되어 논리 "참" 상태에서 신호STIVD를 제공한다. 논리 "참"상태에서 신호 STIVD는 레지스터(16)의 신호(ST1, BK1)가 아직 레지스터(15)로 이동되지 않는다는 사실을 나타내나, 반면에, 논리 "거짓"상태에서 신호 STIVD는 상기 신호가 이동 됐다는 것을 나타낸다. 신호(ST)가 신호(ST1) 보다 작거나 또는 동등할때, 출력신호(ST, ST1, ST2)는 라인(22a)상에서 신호(F)를 발생하는 비교기(22)에 결합된다. 신호(ST1)가 신호(ST2)보다 작거나 동등할때, 비교기(22)의 신호(G)는 라인(22b) 상에서 발생된다. 신호(F, G, STIVD)가 제어기(28)의 대응 입력 단자에 결합되어, 대응연속 조사 모드를 바로 뒤따르는 동기 처리 모드에서 동작을 제어한다. 동기 처리 모드에서의 동작이 미합중국 특허원 제857,320호에 상세히 기재되어 있다.
패턴이 신호(AIN)에서 인지된 연속 조사 모드의 발생후, 제어기(28)가 신호(ST2, BK2)를 처리하여, 후술된 바와같이, 신호(ST1, BK1, ST, BK, SL)의 대응값을 설정한다. 상기 값을 설정한 후, 상술된 바와같이, 조사모드에서 동작이 제1단계에서 다시 시작한다.
각각의 연속 조사 모드의 끝부분에서, 레지스터(17)의 출력 신호(ST2)는 제2a도의 평편한 부분(FFP)에 해당하는 신호(AIN) 부분의 평균치를 포함한다. 이와 유사하게 제1도의 레지스터(14)의 출력신호(BK2)는 제2a도의 평편한 부분(FBP)에 해당하는 신호(AIN) 부분의 평균치를 포함한다.
만약 대응하는 연속 조사 모드의 끝부분에서 신호(ST2)가 신호(ST)보다 작다면, 신호(ST2)가 레지스터(15)에 즉시 저장되어, 신호(ST)를 갱신한다. 상기 연속 조사 모드가 동기 펄스(Hs)의 발생에 기인하며, 활성 비디오 구간동안처럼 신호(AIN)의 또다른 부분에서 신호 변이에 기인하지 않기 때문에, 상기 신호(ST)를 갱신하는 것은 정당하다. 상술된 바와같이, 신호(ST)가 새롭게 된 후, 조사 모드의 제1단계에서 동작이 다시 시작된다. 마지막 시간신호(ST)가 갱신된 후 잇따라 수평 구간(H)보다 약간 더 긴 주기를 갖는 구간(T10)동안, 하나이상의 연속 조사 모드 동작이 나타나는 상황을 가정한다. 각각의 상기 연속 조사 모드에서 신호(ST2)의 대응 레벨이 신호(ST)의 레벨보다 더 크다는 것을 가정한다.
마지막으로 언급된 상황이 일어날때, 구간(T10)동안 일어나는 해당 연속 조사 모드의 끝부분에서 얻어진 신호(ST2)의 최하위 레벨이 레지스터(15)에 저장된다. 신호(ST)를 갱신하기 위해 상기 신호(ST2)의 최하위 레벨이 구간(T10)의 끝부분에 저장된다. 전형적으로, 동기 펄스(Hs)의 동기 팁부분(FFP)에 대응하는 신호(ST2)의 레벨은 신호(AIN)가 잡음의 적당한 레벨로 왜곡되거나 수반될때 조차부분(FFP)에 해당하지 않는 신호(ST2)의 레벨보다 낮다. 따라서, 전형적인 경우에 있어서, 신호(AIN)의 소정의 비디오 라인의 활성 비디오 구간 동안 나타나는 변이에 의히 일어나는 신호(ST2)가 신호(ST)에 영향을 미치지 않는다는 것이 장점이다.
제1 및 제2 가정상황은 연속 조사모드시 대응동작의 끝부분에서 신호(ST, BK, SL)를 생신하는 방법을 설명한 것이다. 제1가정 상황은 소정의 연속 조사 모드의 끝부분에서 레지스터(16)의 신호(ST1, BK1)가 레지스터(15)에 저장됐거나 이동됐다는 것을 신호(STIVD)가 표시하는 논리 "거짓"상태에 있을 때 일어난다. 상기 경우에 있어서, 신호(ST2, BK2)가 신호(CT4)에 의해 레지스터(16)에 저장되어, 각각 갱신된 신호(ST1, BK1)를 형성하며 ; 동시에, 플립플롭(40)이 신호(CT4)에 의해 세트되어, 신호(ST1, BK1)가 아직 레지스터(15)에 이동되지 않은 정보를 포함하는 것을 나타내는 논리 "참"상태의 신호(STIVD)가 있도록 한다. 만약 신호(ST2)와 동일한 신호(ST1)가 신호(ST)보다 작을때, 갱신된 신호(ST1, BK1)는 신호(CT3)에 의해 레지스터(15)에 저장된다. 그러므로, 새롭게 수신된 동기 펄스(Hs)의 신호(ST2)가 신호(ST)의 레벨보다 더 낮은 레벨에 있을 때, 신호(ST2)와 이에 연관된 신호(BK2)는 레지스터(16)를 거쳐 레지스터(15)로 이동되어, 각각 갱신된 신호(ST, BK)를 형성하고, 상술된 바와 같이, 연속되는 조사모드의 제1단계에서 동작을 시작한다.
제어기(28)는 신호(F)의 부재를 검출하기 위해 신호(ST1)와 동일한 신호(ST2)가 라인(22a)을 테스트함으로써 신호(ST2)보다 작다는 것을 결정한다. 신호(CT3)가 레지스터(15)에서 신호(ST1,BK1)을 저장하는 중에 발생되기 때문에, 플립플롭(40)의 출력 신호(STIVD)는 레지스터(16)의 신호(ST1, BK1)가 이미 레지스터(15)에 저장됐다는 것을 나타내는 논리 "거짓"상태로 귀환한다.
만약 신호(ST)가 신호(ST1)보다 작거나 동일하다면, 레지스터(16)의 신호(ST1, BK1)는 레지스터(15)로 즉시 이동되지 않으며, 신호(STIVD)는 논리 "참"상태로 남는다. 그러므로, 연속하는 조사 모드의 제1단계에서 동작을 시작한다.
제2가정 상황은, 예를들어, 소정의 연속 조사모드의 제1단계 이전에, "참"상태로 있는 신호(STIVD)로 나타낸 것 같이, 신호(ST1, BK1)가 레지스터(15)에 저장되지 않았거나 이동되지 않았을 때 나타난다. 만약 상기 연속 조사 모드의 끝부분에서 신호(ST2)가 신호(ST1)보다 크거나 동일하다면, 신호(ST2, BK2)가 레지스터(16)에 저장되지 않을 것이고, 따라서, 신호(ST1, BK1)은 변화되지 않은 채로남는다. 그결과 마지막 시간 신호(ST)가 갱신됐기 때문에 신호(ST1)는 신호(ST2)의 최하위 값과 동일하게 남는다. 반면에 상기 연속 조사 모드의 끝부분에서 신호(ST2)가 신호(ST1)의 레벨보다 더 낮은 레벨로 있다면, 신호(ST2, BK2)가 레지스터(16) 에 저장되어, 각각 신호(ST1, BK1)을 갱신한다. 다시, 그결과, 마지막 시간 신호(ST)가 갱신 됐기 때문에 신호(ST1)는 얻어진 신호(ST2)의 최하위 값과 동일한다.
신호(ST2)가 레지스터(16)에 저장된 후, 신호(ST1)의 새로운 값이 신호(ST)와 다시 비교된다. 상술된 바와같은 동일한 방법으로, 만약 신호(ST)가 신호(ST1) 의 레벨보다 낮은 레벨로 있다면, 신호(ST)는 변하지 않은 상태로 남으며, 상술된 이유로 신호(STIVD)가 논리 "참"상태로 남는다. 그러므로, 연속하는 조사 모드의 제1단계에서 동작이 시작된다. 그러나 만약 신호(ST1)가 신호(ST)의 레벨보다 낮은 레벨로 있다면, 신호(ST1, BK1)이 레지스터(15)에 저장되어, 각각 갱신된 동기 팁 신호(ST) 및 백포치 신호(BK)를 형성한다. 신호(ST1, BK1)가 레지스터(15)에 저장되게 하는 신호(CT3)는 또한, 신호(STIVD)가 논리 "거짓"상태로 가정되도록 한다. 그러므로, 연속하는 조사 모드의 제1단계에서 동작이 시작된다.
클록 신호를 레지스터(15)에 공급하는 신호(CT3)는 또한, 일시 중지 카운터(30)의 입력 단자(30b)에 결합된다. 신호(CT3)는 신호(ST1, BK1)가 레지스터(15)에 저장될때마다 카운터(30)를 0로 리세트하거나 초기화한다. 신호(CT)가 인가된 직후 카운터(30)은 0로부터 카운트업한다.
만약 신호(CT3)가 예를들어 수평 라인 주기(H)보다 약간 더 길고 마지막 시간 신호(ST, BK)가 갱신된후 일어나는 타임 아웃 구간(T10)내에서 다시 발생하지 않는다면, 카운터(30)은 단자(30a)에서 타임아웃 신호(T0)를 발생한다. 만약 신호(ST, BK)가 주기(H)와 동일한 구간내에서 갱신되지 않았다면, 상기 구간내 신호(ST1)의 최하위 레벨이 동기 펄스(H)의 부분(FFP)에 기인되었다고 가정한다. 제어기(28)의 대응 입력 단자에 결합되는 신호(T0)는 신호(ST, BK)가 예를들어 바로 선행하는 수평 주기(H)내에서 갱신되지 않았다는 사실을 나타낸다. 신호(T0)가 나타난후, 제어기(28)가 레지스터(15)에 레지스터(16)의 신호(ST1, BK1)를 저장하는 신호(CT3)를 발생하여, 각각 신호(ST, BK)를 갱신한다. 신호(ST, BK)는 갱신되어, 신호(Hs)의 각 부분(FFP, FBP)의 레벨을 추적하거나 뒤 따른다. 상기 방법에 있어서, 신호(100)가 비행기 진동불순에 의해 왜곡될때 조차 바람직한 레벨에서 설정된다. 그러므로, 연속하는 조사 모드의 제1단계에서 동작이 시작된다.
슬라이스 레벨 신호(ST1)가 갱신되는 순간에 최대로 긴 시간을 결정하는 구간(TT0)이 구간(TT0)의 개시 시간에서 미리 정해지거나 이미 알려졌고, 동시 펄스(Hs)의 진폭과 무관하게 제어된다. 각각의 구간(TT0)의 개시 시간은 예를들어 신호(ST)가 마지막으로 갱신됐을 때 일어난다. 이와 비교하여 몇몇의 종래기술의 회로에 있어서 슬라이스 레벨 신호가 갱신되는 순간에 상기 최대로 긴 시간은 예를들어 동시 펄스의 진폭의 함수이다.
상술된 바와같이, 레지스터(16)에 저장되는 신호(ST1)는 최종 시간 신호(ST, BK)가 갱신됐기 때문에 대응 연속 조사 모드의 끝부분에서 일어난 신호(ST2)의 최하위 값과 동일한다. 신호(CT3)가 발생되어 신호(ST, BK)를 갱신한 후, 신호(STIVD)는 논리 "거짓"상태로 있으며, 카운터(30)가 0로부터 다시 카운트업을 시작하여, 새로운 주기를 시작한다.
제3a도 내지 3c도는 연속 조사 모드시 대응동작의 끝부분 뒤에 제1도의 분리기(200)의 동작을 설명하는데 파형을 도시한다. 제1도, 2a도, 및 b도, 3a도 및 b도에서 동일한 번호 및 부호는 동일한 아이템이나 기능을 나타낸다.
제3a도의 예에 있어서, 신호(AIN)는 대응하여 상이한 동기 펄스(Hs)에서 각각 상이한 레벨을 갖는 동기 팁 부분을 포함한다. 신호(AIN)에서 상기 변화는 예를들어 장애 또는 비행기 진동불순에 연관된 잡음에 기인된다. 신호(AIN)는 동기 펄스(Hs(1))가 동기 팁 부분(FFP(1))을 갖는 것을 포함하여, 펄스 Hs(1)의 발생동안, 신호(ST(2))가 동기 팁 신호(ST)의 레벨보다 더 낮은 레벨에 있도록 한다. 신호(AIN)의 제2동기 펄스(Hs(2))는 펄스(Hs(2))의 발생동안 신호 ST(2)가 슬라이스 레벨신호(SL)의 레벨보다 더 높은 레벨로 있도록 동기 팁 부분(FFP(2))을 갖는다. 신호(AIN)의 파형은, 제1도에 도시되지 않은 텔레비젼 수상기의 AGC 루프가 제3a도의 신호(AIN)의 동기 팁 부분(FFP)에서 빠른 변화를 트랙킹 할 수 없는 예를 도시한다. AGC 루프가 신호(AIN)에서 빠른 변화를 추적할 수 없었다면, 부분(FFP(1), FFP(2), FFP(3))은 실제적으로 동일한 레벨로 존재한다.
제3b도는 제1도에서 카운터(30)의 카운트번호 또는 상태의 예를 도시한다. 업램핑 신호같이 제3b도에 도시된 카운터(30)의 카운트 번호는 제1도의 신호(CT3)가 발생될때까지 증가한다. 신호(CT3)가 발생될때, 카운트 번호는 0이 된다. 마지막 시간 신호(ST, BK)가 갱신되기 때문에 카운트 번호가 주기(H)보다 약간 더 긴 제3a도의 타임아웃 구간(T10)이 경과된 후 일어나는 소정의 값에 도달됐다면 신호(T0)가 발생된다.
제3a도의 시간(t1)에서 소정의 패턴이 펄스(Hs(1))의 파형에서 인지된 후, 부분(FFP(1))의 레벨에 해당하는 신호(ST2(1))가 신호(ST)의 레벨보다 낮은 레벨로 있다. 그후, 신호(ST(1)) 및 해당 신호(BK2(1))는 각각 신호(ST, BK)를 갱신하기 위해 제1도의 레지스토(16)를 거쳐 레지스터(15)로 이동되어, 슬라이스 레벨 신호(SL)를 위해 새로운 레벨을 발생한다. 카운터(30)는 0와 같은 카운트 번호로 리세트된다. 제3a도의 시간(t2)에서, 소정의 패턴의 펄스(Hs(2))에서 인지된 후, 신호(ST)보다 더 높은 레벨을 갖는 신호(ST2(2))와 대응 신호(BK(2))는 제1도의 레지스터(16)로 이동되거나 저장된다. 그러나 신호(ST, BK, SL)는 상기 시간에서 갱신되지 않는다. 제3b도의 시간(t3)에서, 신호(ST, BK)가 선행구간(TT0)에서 갱신되지 않았기 때문에, 제1도의 타임아웃 신호(T0)가 발생된다. 신호(T0)가 발생될때, 신호(ST1) 및 레지스터(16)의 대응 신호(BK1)가 레지스터(15)에 저장되어, 갱신된 신호(ST)를 형성한다. 제3a도의 시간(t4)에서, 신호(ST2(3))와 대응신호(BK2(3))는 제1도의 레지스터(16)를 거쳐 레지스터(15)에 저장되어, 신호(ST, BK, SL)을 갱신한다.
제3a도의 예는 도면의 도시되지 않은 AGC 루프가 신호(AIN)의 동기 펄스(Hs)의 팁 부분(FFP)의 레벨을 트랙킹 할 수 없을 때 조차 제3a도의 신호(ST)가 동기 팁부분(FFP)의 레벨을 유리하게 트랙킹 할 수 있고, 더우기, 신호(BK)가 백포치 부분(FBP)의 레벨을 뒤따를수 있다는 것을 나타낸다. 동기 펄스(Hs)의 진폭의 현저하게 변화할때 조차 슬라이스 레벨 신호(SL)은 포트(FBP, FFP)간 중간범위에서 자동적으로 설정되는 장점이 있다.
제3c도는 제1도의 비교기(20)에 의해 분리되고 제3a도의 신호(AIN)에 해당하는 동기 신호(100)의 분리된 동기 신호(SSP)를 나타낸다. 동기 펄스(Hs(2))의 평편한 부분(FFP(2))이 슬라이스 레벨 신호(SL)보다 더 높기 때문에, 펄스(Hs(2))의 발생동안 어떤 분리된 동기 신호(SSP)도 나타나지 않는다. 그러나, 다음 신호(SSP(3))는 유리하게 발생한다. 그러므로, 신호(AIN)에서 빠른 변화가 나타날때, 제1도의 슬라이스 레벨 신호(SL)는 AGC 루프가 그렇게 할 수 없을 때 조차 상기 빠른 변화를 트랙킹할 수 있는 장점이 있다.
NTSC 방식에서 수평 비율 펄스(Hs)가 또한 수직 블랭킹 구간이 각 주기(H) 동안 나타나기 때문에, 제1도의 신호(ST, BK)가 또한 수직 블랭킹동안 적합하게 갱신된다는 것을 알 수 있다.

Claims (2)

  1. 동기 정보를 포함하는 비디오 신호에 응답하여 상기 비디오 신호로부터 동기 정보를 포함하는 출력 신호를 공급하는 동기 분리기 장치에 있어서, 상기 비디오 신호에 응답하여, 내부의 제1변화율을 나타내는 제1신호를 공급하는 수단으로써, 상기 제1신호가 유효 동기 펄스의 첨단부와 포치부안의 변화율과 상기 비디오 신호의 변화율이 비슷할 때 발생하는 수단과, 상기 비디오 신호에 응답하여, 그안의 비교적 높은 변화율을 나타내는 제2신호를 공급하는 수단으로써, 상기 제2신호가 상기 유효 동기 펄스의 에지부에서의 변화율과 비슷한 변화율을 상기 비디오 신호가 가졌을 때 발생하는 수단, 상기 제1 및 제2신호에 응답하여, 상기 첨단부와 도치부중 하나에서의 변화율과 비슷한 변화율을 가진 상기 비디오 신호의 제1부분, 상기 에지부에서의 것과 비슷한 변화율을 가진 제2부분, 및 상기 첨단부와 포치부중 다른 하나에서의 것과 비슷한 변화율을 가진 제3부분의 발생을 이 순서에 따라 서치하는 수단, 상기 서치 수단에 연결되어 상기 제1, 및 제2 및 제3부분의 시퀀스 발생 검출시, 검출된 시퀀스의 제1 및 제3부분레벨 중간의 신호 레벨을 나타내는 슬라이스 레벨 신호를 공급하는 수단, 및 상기 비디오 신호와 슬라이스 레벨 신호에 응답하여 상기 출력 신호를 공급하는 신호 비교기 수단을 특징으로 하는 동기 분리기 장치,
  2. 제1항에 있어서, 상기 슬라이스 레벨 신호가 상기 시퀀스의 연속적인 발생 검출 결과에 따라 새롭게 갱신되기 쉬운 동기 분리기 장치.
KR1019870004136A 1986-04-30 1987-04-29 동기 분리기 KR950006233B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US857331 1986-04-30
US06/857,331 US4698679A (en) 1986-04-30 1986-04-30 Sync separator

Publications (2)

Publication Number Publication Date
KR870010735A KR870010735A (ko) 1987-11-30
KR950006233B1 true KR950006233B1 (ko) 1995-06-12

Family

ID=25325759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004136A KR950006233B1 (ko) 1986-04-30 1987-04-29 동기 분리기

Country Status (13)

Country Link
US (1) US4698679A (ko)
EP (1) EP0244239B1 (ko)
JP (1) JP2514967B2 (ko)
KR (1) KR950006233B1 (ko)
AT (1) ATE86422T1 (ko)
AU (1) AU597649B2 (ko)
CA (1) CA1267972A (ko)
DD (1) DD256408A5 (ko)
DE (1) DE3784369T2 (ko)
ES (1) ES2038174T3 (ko)
FI (1) FI83719C (ko)
HK (1) HK1002617A1 (ko)
PT (1) PT84813B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3931860A1 (de) * 1989-09-23 1991-04-04 Philips Patentverwaltung Synchronsignal-detektor
DE3931861A1 (de) * 1989-09-23 1991-04-04 Philips Patentverwaltung Digitale schaltungsanordnung zur detektion von synchronisations-impulsen
JP2546590B2 (ja) * 1992-12-07 1996-10-23 三星電子株式会社 同期信号抽出回路
US5528303A (en) * 1993-11-01 1996-06-18 Elantec, Inc. Synchronizing signal active filter and method
US5481299A (en) * 1994-05-16 1996-01-02 Coffey; Lawrence G. Power saving device for video screen
US6836549B1 (en) * 1998-09-02 2004-12-28 Macrovision Corporation Method and apparatus for synthesizing and reducing the effects of video copy protection signals
US6271889B1 (en) * 1999-03-04 2001-08-07 Analog Devices, Inc. Synchronization pulse detection circuit
US7508453B2 (en) * 2002-04-25 2009-03-24 Thomson Licensing Synchronization signal processor
WO2003107658A1 (en) * 2002-06-17 2003-12-24 Koninklijke Philips Electronics N.V. Method for providing a digital time signal and video device
US11463653B2 (en) * 2020-09-16 2022-10-04 Realtek Semiconductor Corp. Video transmission system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7000743A (ko) * 1970-01-19 1971-07-21
US4185299A (en) * 1978-08-18 1980-01-22 Rca Corporation Synchronization signal separator circuit
AU540726B2 (en) * 1980-09-09 1984-11-29 Sanyo Electric Co., Ltd. Synchronizing separator circuit
NL8104533A (nl) * 1981-10-06 1983-05-02 Philips Nv Synchroniseerschakeling voor het afleiden en verwerken van een, in een inkomend videosignaal aanwezig synchroniseersignaal.
JPS58186270A (ja) * 1982-04-23 1983-10-31 Victor Co Of Japan Ltd 同期分離回路
JPS5923971A (ja) * 1982-07-30 1984-02-07 Toshiba Corp デジタルテレビジヨン受像機
US4621289A (en) * 1984-03-21 1986-11-04 Zenith Electronics Corporation Digital sync separator and differentiator
NL8401955A (nl) * 1984-06-20 1986-01-16 Philips Nv Schakeling voor het afleiden van een in een inkomend videosignaal aanwezig synchroniseersignaal.

Also Published As

Publication number Publication date
JP2514967B2 (ja) 1996-07-10
ES2038174T3 (es) 1993-07-16
PT84813A (en) 1987-05-01
PT84813B (pt) 1989-12-29
HK1002617A1 (en) 1998-09-04
DE3784369T2 (de) 1994-01-05
FI871785A (fi) 1987-10-31
JPS62262581A (ja) 1987-11-14
ATE86422T1 (de) 1993-03-15
FI83719C (fi) 1991-08-12
CA1267972A (en) 1990-04-17
DE3784369D1 (de) 1993-04-08
FI83719B (fi) 1991-04-30
EP0244239A2 (en) 1987-11-04
FI871785A0 (fi) 1987-04-23
EP0244239A3 (en) 1989-01-25
AU597649B2 (en) 1990-06-07
DD256408A5 (de) 1988-05-04
KR870010735A (ko) 1987-11-30
EP0244239B1 (en) 1993-03-03
US4698679A (en) 1987-10-06
AU7190887A (en) 1987-11-05

Similar Documents

Publication Publication Date Title
KR940006625B1 (ko) 비디오 신호 처리 시스템
EP0189195B1 (en) Apparatus for correcting time base error of video signal
KR950006233B1 (ko) 동기 분리기
EP0173439B1 (en) Luminance/chrominance separator
US7176979B2 (en) Synchronization pulse detection circuit
WO1982002311A1 (en) Large scale,single chip integrated circuit television receiver sub-systems
US5394193A (en) Pattern-adaptive digital comb filter for separation of a luminance and a color signal
US5410366A (en) Circuit and method of clamping a video signal with first and second current sources
US4697211A (en) Sync separator with periodic updating
US4942472A (en) Detection circuit for a video tape recorder signal
US5034815A (en) Separation circuit for imposing detection timings of a synchronous signal used in a video apparatus
EP0573295A2 (en) Level detection circuit and automatic color control circuit
US5053869A (en) Digital circuit arrangement detecting synchronizing pulses
KR20000036202A (ko) 지연 정정 회로
US4734758A (en) Signal processing circuit
US20020118045A1 (en) Method and apparatus for detecting change in video source material
KR0129528B1 (ko) 비디오 신호 처리 장치
EP0543351B1 (en) Color contour correction circuit of a color television receiver
KR960002695B1 (ko) 수평 동기 검출 회로
CN100405821C (zh) 视频信号处理电路
JP3412456B2 (ja) 自動利得制御装置
JPS5979686A (ja) テレビジョン信号のタイミング抽出装置
KR930002088B1 (ko) 비표준 영상신호 검출회로
JP3232594B2 (ja) 同期回路
US20030081148A1 (en) Method and device for detecting the parity of successive fields of an interlaced video signal

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990428

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee