JPS62261200A - パツケ−ジ基板の布線装置 - Google Patents

パツケ−ジ基板の布線装置

Info

Publication number
JPS62261200A
JPS62261200A JP61105683A JP10568386A JPS62261200A JP S62261200 A JPS62261200 A JP S62261200A JP 61105683 A JP61105683 A JP 61105683A JP 10568386 A JP10568386 A JP 10568386A JP S62261200 A JPS62261200 A JP S62261200A
Authority
JP
Japan
Prior art keywords
wiring
location
hole
jumper
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61105683A
Other languages
English (en)
Inventor
金澤 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61105683A priority Critical patent/JPS62261200A/ja
Publication of JPS62261200A publication Critical patent/JPS62261200A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パッケージ基板の布線装置に関し、特に、パ
ッケージの技術変更に伴って、布線が必要となる改造ジ
ャンパ線のパッケージ基板上の布線箇所を自動的に決定
する手段を備えたパッケージ基板の布線装置に関する。
〔概要〕
本発明は、パッケージ基板の布線装置において、パッケ
ージ基板製造後に論理接続追加に伴い改造ジャンパ線を
上記パッケージ基板上に布線する布線箇所を、所定の工
事条件のもとで布線長が最短となるように自動的に決定
するジャンパ線布線箇所自動決定手段を設けることによ
り、パッケージ基板の改造コストの低減と、改造品質の
向上を図ったものである。
′ 〔従来の技術〕 従来、この種のパフケージ基板改造ジャンパ線の布線箇
所を決定する場合は、パッケージ基板パターン図を参照
して人手によりジャンパ布線の工事する部品ピンまたは
スルーホールの箇所を捜し出し決定していた。
〔発明が解決しようとする問題点〕
以上の説明から明らかなように、従来の人手によるパフ
ケージ基板改造ジャンパ線の布線箇所決定処理は、改造
ミスによるパッケージ基板の品質低下、決定処理コスト
の増大につながる欠点があツた・ 本発明の目的は、上記の欠点を除去することにより、パ
ッケージ基板の改造コストを低減しがっ改造品質を向上
できるパフケージ基板の布線装置を提供することにある
〔問題点を解決するための手段〕
本発明は、パフケージ基板上に所要の布線を行うパフケ
ージ基板の布線装置において、上記パッケージ製造後に
論理接続追加に伴い改造ジャンパ線を上記パッケージ基
板上に布線する布線箇所を所定の工事条件のもとて布線
長が最短になるように自動的に決定するジャンパ線布線
箇所自動決定手段を含むことを特徴とする。
また、本発明は、ジャンパ線布線箇所自動決定手段が、
論理接続追加となる系列中のすべての部品ピンとこれら
部品ピンと接続のあるすべてのスルーホールを改造ジャ
ンパ線の縞付点対象として上記改造ジャンパ線の布線候
補区間を生成し、締付点は部品ビン優先、布線層は基板
の表面層優先および布線長は最短の工事条件から最適な
改造ジャンパ線の布線区間と線付箇所を決定する最適線
付箇所決定手段と、決定された上記最適な改造ジャンパ
線の布線区間がスルーホールを通る場合は、スルーホー
ルを通しての布線経路の距離が最短となる最適な通過可
能なスルーホールの箇所を決定する最適通過スルーホー
ル箇所決定手段とを含むことが好ましい。
〔作用〕
本発明は、例えば最適縞付決定手段により、布線装置の
データ記憶装置に記憶された、部品ピンおよびスルーホ
ールの中から論理接続追加に関係するすべての部品ピン
とこれら部品と接続のあるすべてのスルーホールを改造
ジャンパ線の縞付対象点としてジャンパ線の布線候補区
間を生成し、締付点は部品のピン優先、布線層は基板の
表面層優先および布線長は最短の工事条件から最適な改
造ジャンパ布線区間と線付箇所を決定する。そして、決
定された上記最適な改造ジャンパ線布線区間がスルーホ
ールを通る場合は、最適通過スルーホール決定手段によ
り、スルーホールを通しての布線経路の距離が最短とな
る最適な通過可能なスルーホールを決定する。そしてこ
れらの処理はすべて自動的に行われる。
かくして、本発明によれば、論理接続追加に伴う改造ジ
ャンパ線の布線位置を合理的にかつ自動的に決定するこ
とができる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例の構成を示すブロック図であ
る6本実施例は、入出力装置1、演算処理装置2、デー
タ記憶装置3およびジャンパ線布線箇所自動決定手段4
を含み、ジャンパ線布線箇所自動決定手段4は、最適線
付箇所決定手段5および最適通過スルーホール箇所決定
手段6を含んでいる。
入出力装置1には論理接続追加情報およびパッケージ基
板の現配線情報が人力される。入出力装置lから人力さ
れたこれらの情報は演算処理装置2で必要な処理が施さ
れ、その結果がデータ記憶装置3に記憶される。最適締
付箇所決定手段5は・論理接続追加となる系列中のすべ
の部品ピンと、それらの部品ビンと接続のあるすべての
スルーホールとを改造ジャンパ線の縄付点対象として改
造ジャンパ線の布線候補を区間を生成し、締付点は部品
ビン優先、布線層は基板の表面優先および布線長は最短
の工事条件により最適布線区間と線付箇所の決定を行う
。また最適通過スルーホール箇所決定手段6は、上記最
適締付箇所決定手段5により決定した布線区間が裏面が
ら表面を通して布線となる場合、スルーホールを通して
の布線経路の距離が最短となる最適な通過可能なスルー
ホールの箇所の決定を行う。
本発明の特徴は、第1図において、最適締付箇所決定手
段5および最適通過スルーホール箇所決定手段6を含む
ジャンパ線布線箇所自動決定手段4を設けたことにある
次に本実施例の動作を第2図のフローチャートに従って
、第3図(al〜(C)および表を併せ参照して説明す
る。なお、第3図(al〜(C1は論理接続追加と、 
 基板配線からの布線候補区間生成の一実施例を示し、
表はジャンパ布線の工事優先条件の一例を示す。
表 最適締付箇所決定手段5は、人出刃装置fがら論理接続
追加データををり出しくステップ31)、また、取り出
した論理接続データの系列に関係するパッケージ基板の
現配線データを入力出装置1より取り出しくステップ3
)、第3図+a)〜(C)の例で示す通り布線候補区間
の生成処理を行う(ステップ4)。次に生成した候補区
間の中で表に示す工事優先条件に従って最適な改造ジャ
ンパ線の布線区間と線付箇所を決定する(ステップ5)
。さらに、最適通過スルーホール筒所決定手段6は、最
適締付箇所決定手段5で決定した布線区間が、裏面層か
ら表面層を通して布線となる場合(ステップ6)、布線
経路が最短となるような最適な通過スルーホールの箇所
を決定する(ステップ7)。
これらの決定したジャンパ線の布線箇所データを、デー
タ記憶装置3に記憶し、次に再び論理接続追加データの
取り出しくステップSl)に戻り、次のジャンパ布線箇
所の決定処理を行い(ステップ81〜ステツプS7)、
この処理を論理接続追加データがなくなるまで繰り返し
完了する(ステップ32)。
なお、第3図(al 〜(e)は、論理ゲートASBS
Cに更に論理ゲートCが追加された場合の論理接続追加
(同図(a))を示し、この場合の基板配線は同図(b
lのように、部品ピンa一部品ビンb−スルーホールE
−スルーホールド一部品ピンCとなされている。従って
、この場合の布線候補区間は、同図(C1に示すように
、部品ピンdとの間でd−a。
d−b、 d−c、、d−E、 d−Fの6個となり、
改造ジャンパ線の最適な布線区間としてはd−Fに決定
される。
〔発明の効果〕 以上説明したように、本発明は、パッケージ基板の論理
変更による改造ジャンパ線の布線箇所を決定する場合に
、論理接続を変更するだけでパッケージ基板の配線状態
を意識することなく自動決定が可能となり、パッケージ
基板改造コストを低減させ、かつ、改造品質を大幅に向
上させる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図。 第2図はその動作を示すフローチャート。 第3図(a)〜(C)は論理接続追加と基板配線からの
布線候補区間生成の一実施例を示す説明図。 l・・・入出力装置、2・・・演算処理装置、3・・・
データ記憶装置、4・・・ジャンパ線布線箇所自動決定
手段、5・・・最適締付箇所決定手段、6・・・最適通
過スルーホール箇所決定手段。

Claims (2)

    【特許請求の範囲】
  1. (1)パッケージ基板上に所要の布線を行うパッケージ
    基板の布線装置において、 上記パッケージ製造後に論理接続追加に伴い改造ジャン
    パ線を上記パッケージ基板上に布線する布線箇所を所定
    の工事条件のもとで布線長が最短になるように自動的に
    決定するジャンパ綿布線箇所自動決定手段を 含むことを特徴とするパッケージ基板の布線装置。
  2. (2)ジャンパ線布線箇所自動決定手段は、論理接続追
    加となる系列中のすべての部品ピンとこれら部品ピンと
    接続のあるすべてのスルーホールを改造ジャンパ線の線
    付点対象として上記改造ジャンパ線の布線候補区間を生
    成し、線材点は部品ピン優先、布線層は基板の表面層優
    先および布線長は最短の工事条件から最適な改造ジャン
    パ線の布線区間と線付箇所を決定する最適線付箇所決定
    手段と、 決定された上記最適な改造ジャンパ線の布線区間がスル
    ーホールを通る場合は、スルーホールを通しての布線経
    路の距離が最短となる最適な通過可能なスルーホールの
    箇所を決定する最適通過スルーホール箇所決定手段と を含む特許請求の範囲第(1)項に記載のパッケージ基
    板の布線装置。
JP61105683A 1986-05-07 1986-05-07 パツケ−ジ基板の布線装置 Pending JPS62261200A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61105683A JPS62261200A (ja) 1986-05-07 1986-05-07 パツケ−ジ基板の布線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61105683A JPS62261200A (ja) 1986-05-07 1986-05-07 パツケ−ジ基板の布線装置

Publications (1)

Publication Number Publication Date
JPS62261200A true JPS62261200A (ja) 1987-11-13

Family

ID=14414211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61105683A Pending JPS62261200A (ja) 1986-05-07 1986-05-07 パツケ−ジ基板の布線装置

Country Status (1)

Country Link
JP (1) JPS62261200A (ja)

Similar Documents

Publication Publication Date Title
JPS62261200A (ja) パツケ−ジ基板の布線装置
JPH09181187A (ja) 集積回路のクロック配線設計法
JP2848312B2 (ja) プリント配線板設計変更処理方式
JPH04251961A (ja) Cadによる回路ブロックの配置設計方式
JPS635473A (ja) 再配線処理方式
JPH09330339A (ja) 自動記述分割装置
JP2655473B2 (ja) 対話型配線設計方法
JP2540952B2 (ja) 対話配線装置
JPH0333982A (ja) ジャンパ配線図生成処理方式
JP2536640B2 (ja) 配線処理方式
JPH03156683A (ja) 配線順序決定方式
JPH05136265A (ja) Lsiの配置処理方式
JPS63177598A (ja) プリント板組立性評価方法
JP2593202B2 (ja) 多層プリント配線板自動設計装置の自動配線処理装置
JPH06249925A (ja) 半導体集積回路
JPH0229870A (ja) 配線径路探索装置
JPH03278274A (ja) 配線基板の配線順序決定方式及び配線方式
JPH06274571A (ja) プリント板設計支援システムにおける自動配線処理方式
JPH01109477A (ja) 配線経路整形装置
JPS62174877A (ja) パツケ−ジ基板に於ける配線切断工事箇所の決定方式
JPH0746286B2 (ja) Nc指令情報作成装置
JP2000200297A (ja) アナログ部品削除情報付与システム
JPH11297839A (ja) ブロック間配線装置
JPS61128543A (ja) 配線処理方式
JPH0642265B2 (ja) デ−タフロ−型マシンのサブル−チン用モジユ−ル