JPS62257536A - デ−タフロ−処理装置 - Google Patents

デ−タフロ−処理装置

Info

Publication number
JPS62257536A
JPS62257536A JP61101365A JP10136586A JPS62257536A JP S62257536 A JPS62257536 A JP S62257536A JP 61101365 A JP61101365 A JP 61101365A JP 10136586 A JP10136586 A JP 10136586A JP S62257536 A JPS62257536 A JP S62257536A
Authority
JP
Japan
Prior art keywords
data
double
token
precision
accuracy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61101365A
Other languages
English (en)
Inventor
Kaoru Uchida
薫 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61101365A priority Critical patent/JPS62257536A/ja
Publication of JPS62257536A publication Critical patent/JPS62257536A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、メモリ部、演算回路部をパイプライン状のバ
スで結合し、データフロ一方式により演算順序をコント
ロールすることを特徴とするデータフロー処理装置に関
する。
(従来の技術) 従来、データフロ一方式による演算処理装置と1 −r
 IJ   /y:+12  ty+i+”IJ−1n
77e−OQAQ6A ra 八ffi +−*r’ 
41S −%t J/1ているような技術がある。前記
公報記載のデータフロー処理装置は第3図に示す構成を
持ち、以下のような動作を行う。
装置に入力されるデータの単位となるトークンは、デー
タ値、入力後にトランスファーテーブルメモリ22を参
照するためのアドレス、そのトークンが処理されるべき
装置を示すモジュール番号を持チ、バスインターフェー
ス21は、外部バスヲ通るトークンのモジュール番号が
その装置の番号と一致する場合にそのトークンを内部に
入力し、そうでない場合そのまま外部バスから出力する
。入力されたトークンは、その持つトランスファーテー
ブルメモリアドレスによりトランスファーテーブルメモ
リ22を参照し、そこでパラメータテーブルメモリ23
を参照するためのパラメータテーブルメモリアドレスと
次回にトランスファーテーブルメモリ22を参照するた
めのトランスファーテーブルメモリアドレスを得た後に
パラメータテーブルメモリ23へ送られる。
トークンはパラメータテーブルメモリ23においてその
パラメータテーブルメモリアドレスによる参照を行い、
そこでデータメモリ24の管理情報の参照・更新を行う
と同時にプロセッサユニット26での処理内容を示す処
理コードとデータメモリ24のアドレスを得、データメ
モリ24に送られ、そこで必要に応じて2項演算の相手
方のオペランドの待合わせあるいは定数演算のための定
数の読み出しを行う。キューメモリ25はプロセッサユ
ニット26が前のトークンを処理中で次のトークンを人
力できない時にトークンを一時保持するためのメモリで
あり、プロセッサユニット26がビジーでない場合には
、トークンはキューメモリ25からプロセッサユニット
26に送られ、その処理コードに応じて、算術演算、論
理演算、シフト、比較、ビット反転、プライオリティエ
ンコーディング、分流、数値発生、コピーのうちの1つ
の処理を受ける。なおトークンの持つ処理コードが出力
を示すものである場合には、キューメモリ25からバス
インタフェース21へ送られ、入カドークンの形に変形
された後に、外部バスへ出力される。プロセッサユニッ
ト26で処理をうけたトークンは、トランスファーテー
ブルメモリ22に送られ、再びそのトランスファーテー
ブルメモリアドレスにより参照を行うというように出力
命令が実行されるまで内部のリングバスを回り、そのデ
ータ値に対して必要な処理を受ける。
(発明が解決しようとする問題点) しかしながら、前記データフロー処理装置にお制限され
ていたため、2語分の精度で演算を行なう場合、ソフト
ウェア的に2語を扱うようにする、装置の扱うデータ値
のビット幅を広げるなどの方法をとらねばならなかった
。しかしソフトウェア的にこれを行なう場合、プログラ
ムに負担がかかる上に演算実行時間が長くなり、またビ
ット幅を広げる場合、回路全体の規模が大きくなってし
まうという問題点があった。
本発明は従来のデータ値のビット幅を変えることな(2
語分の精度を持つデータの処理を行なえる装置を提供す
ることを目的としている。
(問題点を解決するための手段) 本発明のデータフロー処理装置は従来のデータフロー処
理装置において、プロセッサユニットに接続され、直前
に処理した語により変化する内部状態を用いて、連続し
た2語からなる倍精度データの処理をプロセッサユニッ
トと共に行なう倍精度処理制御ユニットを備えている。
(作用) 2語長分の精度を必要とするデータの演算においては、
それを連続する2語に分割して装置に与え、その1語目
に次の語と共に2語を単位として倍精度で処理すること
を示すようなビットを与える。各データは装置のリング
バスをまわり、プロセッサユニットで順次演算されるが
、ここでデータの上記ビットによりそのデータ及び連続
するデータが倍精度であることが示される場合には、プ
ロセッサユニ、フトの内弁ル、!焚熊をイ嬰$豫十入f
た)141g机r■朱11才知ユニットを通じて後に来
る2語目の演算に必要な1語目の演算結果が渡され、倍
精度演算が実行される。これにより連続的な演算処理を
パイプライン動作で行ないながら倍精度のデータを扱う
ことができることとなる。
(実施例) 本発明の装置について図面を参照して説明する。
第1図は本発明の基本構成を示すブロック図である。図
において1はバスインターフェース、2はトランスファ
ーテーブルメモリ、3はパラメータテーブルメモリ、4
はデータメモリ、5はキューメモリ、6はプロセッサユ
ニット、7は倍精度処理制御ユニットであり、トランス
ファーテーブルメモリ2、パラメータテーブルメモリ3
、データメモリ4、キューメモリ5、プロセッサユニッ
ト6は図に示すようにこの順にパイプライン方式のバス
でリング状に接続しである。第2図は倍精度処理制御ユ
ニットの構成を示すブロック図である。
データの単位であるトークンは、トランスファーテーブ
ルメモリ2へ入力される時、データ値、トランスファー
テーブルメモリ2のアドレスの他に次のトークンを連続
したトークンとして扱うかどうかを示すストップビット
を持つ。あるトークンのストップビットが0の場合はそ
のトークンは倍精度トークン組の下位語として次のトー
クンとともに演算され、またストップビットが1の場合
は、その直前のトークンのストップビットによって単精
度トークンとしてまたは倍精度トークン組の上位語とし
て扱われる。倍精度トークン組の下位語、上位語の2つ
のトークンは同一なトランスファーテーブルメモリアド
レスヲ持つ。
外部から装置への入力の単位である入カドークンは、モ
ジュール番号、トランスファーテーブルメモリ2のアド
レス、コントロールビット、符号ビット、データ値の他
にストップビットを持つ。
バスインターフェース1は外部から入力されるトークン
のうちそのモジュール番号が、その装置に与えられた番
号に等しいもののみを内部へ取り込みトランスファーテ
ーブルメモリ2へ送り、その他のトークンは通過トーク
ンとしてそのまま外部バスへ出力する。ここで取り込ま
れるトークンのストップビットが1の場合バスインタフ
ェース1はそのトークンを従来のデータ処理装置におけ
るトークンと同様に扱うが、ストップビットが0の場合
、これは下位語トークンであり次のトークンは上位語と
して連続して取り込まなければならない。このためバス
インタフェース1はキューメモリ5及びプロセッサユニ
ット6ヘビジー信号を送り、2語目が取り込まれるまで
キューメモリ5がらプロセッサユニット6へと、プロセ
ッサユニット6がらトランスファーテーブルメモリ2へ
のトークンの出力を4’?止する。これにより外部バス
が−らバスインタフェース1へ連続して入力された下位
語、上位語のトークン組は連続したままトランスファー
テーブルメモリ2へ送られる。
プロセッサユニット6またはバスインタフェース1から
トランスファーテーブルメモリ2に入力されたトークン
は従来と同様にそのトランスファーテーブルメモリアド
レスを用いてメモリを参照し、そこで得たパラメータメ
モリアドレス及び次回のトランスファーテーブルメモリ
2の参照のためのトランスファーテーブルメモリアドレ
スヲ持ってパラメータメモリ3に送られ、そこでデータ
メモ174の管理情報の参照・更新を行なうと同時にプ
ロセッサユニット6での処理内容を示す処理コード、及
びデータメモリ4のアドレスを受は取る。トランスファ
ーテーブルメモリ2、パラメータテーブルメモリ3にお
いて倍精度トークンは連続したまま同じアドレスで各々
のメモリをアクセスする。
データメモリ4は必要に応じて2項演算のデータの待ち
合わせのためのキューとして、あるいは定数演算のため
の定数などの格納のためのメモリとして用いられる。キ
ューとして用いられる場合、単精度トークンに対しては
従来と同様に、早く到着した方がキューに書き込まれ、
対応するトークンが到着したときにそのパラメータテー
ブルメモリ3からのデータ値とデータメモリ4がらの読
み出しデータ値とを結合してキューメモリ5へ出力する
倍精度トークン組に対しては、先着のトークン組がその
まま連続して書き込まれ、それに対応するl・−クン組
が到着すると、下位トークン同士、上位トークン同士を
結合して倍精度トークン組のそれぞれ下位語、上位語と
してキューメモリ5へ出力する。この時キューメモリ5
へ送られる2つのオペランドを結合したトークンには後
がら到着したトークン組のものと同じストップビットが
付加される。データメモリ4で定数を読み出す場合も同
様で、下位語、上位語の到着特に読み出された定数かも
とのデータ値と結合されてキューメモリ5へ送られる。
キューメモリ5は、プロセッサユニット6にトークンを
人力できないときにトークンを一時保持するためのメモ
リであり、そのトークンの持つ処理コードに応じてキュ
−メモリ5内部のジェネレータキューまたはデータキュ
ーにトークンを保持し1、参〇)右T Y  −IIl
h−h、P   L    −々 ”/ f+ −fy
q  L、、 JJ−−+  −1/%l+送出すると
いう動作を行う。ただし出力するトークンがデータキュ
ーから出力されたものであってもジェネレータキューか
ら出力されたものであっても、そのストップビットが0
である場合にはこれと連続するトークンからなる倍精度
トークン組の出力を連続させなければならないため、前
回出力した方と同じキューから出力するように制御され
る。
プロセッサユニット6は従来と同様に単精度トークンに
対する算術演算、論理演算、シフト、比較、ビット反転
、プライオリティエンコーディング、分流、数値発生、
コピーの機能を持つ他に、倍精度処理制御ユニット7と
共に倍精度トークン組に対する加算、減算、インクリメ
ント、デクリメント、論理演算、数値発生、コピー及び
倍精度トークン組・単精度トークン間のデータ変換を行
なう機能、あるいは前記機能の一部を持つ。
倍精度の加減算、インクリメント、デクリメント、論理
演算は次のように行なう、。まずキューメモリ5からプ
ロセッサユニット6に入力されたトークンが倍精度トー
クン組の下位語の時、そこに結合されている2つのデー
タ値をオペランドとして演算し、結果を下位語ととして
トランスファテーブルメモリ2に出力し、同時に上位語
の演算に必要な下位語演算で生じたキャリーを倍精度処
理制御ユニット7の内部状態として下位語キャリーレジ
スタ11に保持する。次に上位語がそれに連続してキュ
ーメモリ5からプロセッサユニット6に入力された時に
は、直前の下位語トークンの演算の際に前記動作により
下位語キャリーレジスタ11に保持された状態に従って
下位語からのキャリーを含めた演算を行ない、結果を上
位語として出力する。
これにより゛下位語、上位語は連続したまま、倍精度で
パイプライン的に処理されたことになる。
増分値と発生個数が与えられた時に、データ値は増分値
ずつ加算されていきかつその持つトランスファーテーブ
ルメモリアドレスは同一であるような、個数組の倍精度
トークン組を発生する数値発生においては次のような動
作を行う。初めに与えられた初期データを持つ下位、上
位の2語をこの順に出力し、同時にその出力したトーク
ン岨の下位上位を倍精度処理制御ユニット7の内部状態
として倍精度下位語レジスタ12、倍精度上位語レジス
タ13に保持し、次のパイプラインステップでその・倍
精度下位語レジスタ12に保持された前回の下位語のデ
ータ値にプロセッサユニット6において与えられた増分
値を加算し、得たデータを2組目の下位語として出力し
、並びに再び倍精度下位語レジスタ12に書き込み、つ
いで次のパイプラインステップで下位語キャリーレジス
タ11に保持されていた前パイプラインステップの下位
語の演算のキャリーを含めて倍精度上位語レジスタ13
に保持していた上位語への加算を行ない2m目の上位語
として出力する。以下、上で述べたように倍精度処理制
御ユニット7の内部状態を用いて下位語、上位語の順に
必要なトークンを生成するという方法を繰り返し、与え
られた発生個数分の倍精度トークン組ξ発生する。
コピーにおいては、上で述べた数値発生と同様精度トー
クン岨の与えられた発生個数分の組を発生するが、ここ
でトークンの中のトランスファーテーブルアドレスにつ
いては1つ組が進むごとに、即ち2トークンごとに倍精
度処理制御ユニット7内部に保持する状態により1つず
つ増加させる。
単精度トークンから倍精度トークン組を生成する倍精度
化処理においては、キューの待ち合わせあるいは定数の
読出しによって結合してプロセッサユニットに入力され
た2つの41精度データ値のうちの一方にストップビッ
ト0をつけたトークンを下位語、もう一方にストップビ
ット1をつけたトークンを上位語として同じテンプレー
トメモリアドレスを与えてこの順で連続して出力するこ
とにより、倍精度トークン組を生成する。
倍精度トークン組がら単精度トークンを生成する単精度
化処理においては、倍精度トークン岨が入力されたとき
に、その下位語のストップビットを0から1に変えたト
ークンと、上位語の2アドレスを一つインクリメントし
、そのストップビットは1のままというトークンの2つ
を出力することにより2つの単精度トークンを得る。
上に述べたプロセッサユニット6の倍精度演算動作のい
ずれの場合にも、プロセッサユニット6から演算の結果
として倍精度データの下位語、上位語の組を2へ出力す
る際は、出力されるトークンを連続にするために、従来
の装置における数値発生、コピー命令の実行中と同様に
プロセッサユニット6からバスインターフェース1にと
ジー信号を送り、連続データ出力中はバスインターフェ
ース1からテンプレートテーブルメモリ2ヘト−クンが
送られないようにする。
またキューメモリ5内のトークンの処理コードが出力命
令のコードの場合、そのトークンあるいはそのトークン
の持つストップビットが0のときはそれと連続する倍精
度トークン岨は、キューメモリ5からバスインタフェー
ス1へ送られ、バスインタフェース1で先に述べた入カ
ドークンの形に変形された後に外部バスへ出力される。
この時も倍精度トークン組の間に他のトークンが入らす
トークン組が連続して外部バスにのるようにバスインタ
ーフェース1によって制御される。ここで先に述べたよ
うに、外部バスからバスインタフェース1に入力された
トークンのうち、そのモジュール番号がこの装置の番号
と異なるトークンは装置に入力されずにそのままバスイ
ンタフェース1から、この装置に対する通過トークンと
して外部バスへ出力されるわけであり、かつそのトーク
ンがfN m度トークン組であるばあいには、やはりそ
れらが連続して外部バスにのらなければならない。従っ
てそれらの通過トークンの組とすでに述べたように出力
命令の実行によりキューメモリ5から外部バスに出力さ
れるトークン組とが同時にバスインタフェースに入った
場合には、各々連続して出力されるようにその2つの組
のどちらかを優先させ、その組を先に外部バスに出力し
てからもう一方を出力するように制御する必要がある。
(発明の効果) 以上述べたようにこの装置を坩いることにより従来のデ
ータ値のビット幅及び機能を保ったままで、倍精度のデ
ータによる処理を行なうことができる。
【図面の簡単な説明】
第1図は本発明の基本構成を示すブロック図、第2図は
倍精度処理制御ユニットの構成を示すブロック図、第3
図は従来のデータフロー処理装置の構成を示すブロック
図である。図において1はバスインターフェース、2は
トランスファーテーブルメモリ、3はパラメータテーブ
ルメモリ、4はデータメモリ、5はキューメモリ、6は
プロセッサユニット、7は倍精度処理制御ユニット、8
a−dは信号線、11は下位語キャリーレジスタ、12
は倍精度下位語レジスタ、13は倍精度上位語レジスタ
、14はマルチプレクサ、21はバスインターフェース
、22はトランスファーテーブルメモリ、23はパラメ
ータテーブルメモリ、24はデータメモリ、25はキュ
ーメモリ、26はプロセッサユニットである。 代理人弁理士内原 晋3+ H,−:I、。 ゛N−17 L              J”

Claims (1)

    【特許請求の範囲】
  1. データフロー処理装置において、プロセッサユニットに
    接続され、直前に処理した語により変化する内部状態を
    用いて、連続した2語からなる倍精度データの処理をプ
    ロセッサユニットと共に行なう倍精度処理制御ユニット
    を持つことを特徴とするデータフロー処理装置。
JP61101365A 1986-04-30 1986-04-30 デ−タフロ−処理装置 Pending JPS62257536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61101365A JPS62257536A (ja) 1986-04-30 1986-04-30 デ−タフロ−処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61101365A JPS62257536A (ja) 1986-04-30 1986-04-30 デ−タフロ−処理装置

Publications (1)

Publication Number Publication Date
JPS62257536A true JPS62257536A (ja) 1987-11-10

Family

ID=14298800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61101365A Pending JPS62257536A (ja) 1986-04-30 1986-04-30 デ−タフロ−処理装置

Country Status (1)

Country Link
JP (1) JPS62257536A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205233A (ja) * 1988-02-12 1989-08-17 Nec Corp 複合演算パイプライン回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138333A (ja) * 1984-12-10 1986-06-25 Nec Corp 演算モジユ−ル

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138333A (ja) * 1984-12-10 1986-06-25 Nec Corp 演算モジユ−ル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205233A (ja) * 1988-02-12 1989-08-17 Nec Corp 複合演算パイプライン回路

Similar Documents

Publication Publication Date Title
US6138135A (en) Propagating NaNs during high precision calculations using lesser precision hardware
KR970022770A (ko) 데이타처리장치
US4503511A (en) Computing system with multifunctional arithmetic logic unit in single integrated circuit
US4130879A (en) Apparatus for performing floating point arithmetic operations using submultiple storage
JP2518293B2 (ja) デ−タフロ−プロセツサ
JP2617974B2 (ja) データ処理装置
JPH0756712A (ja) 数値計算を実行するプロセスおよびそのプロセスを実現する演算装置
JPS58182754A (ja) 演算処理装置
CN1004306B (zh) 信息处理装置
JPS63123125A (ja) 浮動小数点数の加算装置
JPS62257536A (ja) デ−タフロ−処理装置
US3351915A (en) Mask generating circuit
JPH0452488B2 (ja)
JP3278441B2 (ja) ベクトル処理装置
JPH0648499B2 (ja) プロセッシングユニット
JP3096574B2 (ja) 倍精度乗算を実行する方法及び演算装置
JPS6086671A (ja) 除算回路
JPH04116770A (ja) ベクトルデータ処理装置
JPH0434191B2 (ja)
JP2624738B2 (ja) 丸め処理方式
JPH02230320A (ja) データ処理装置
JP3727640B2 (ja) データ処理装置
JPS61204735A (ja) デ−タ駆動浮動小数点演算回路
JPH01237766A (ja) データ処理装置およびそれを用いた画像データ処理システム
JPH01233520A (ja) 高基数非回復型除算装置